JPH04264754A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH04264754A
JPH04264754A JP3299587A JP29958791A JPH04264754A JP H04264754 A JPH04264754 A JP H04264754A JP 3299587 A JP3299587 A JP 3299587A JP 29958791 A JP29958791 A JP 29958791A JP H04264754 A JPH04264754 A JP H04264754A
Authority
JP
Japan
Prior art keywords
oxide
substrate
layer
region
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3299587A
Other languages
English (en)
Inventor
Richard William Gregor
リチャード　ウイリアム　グレゴール
Chung Wai Leung
チュン　ウェイ　ルン
Joseph Rudolph Radosevich
ジョセフ　ルドルフ　ラドセビッチ
Pradip K Roy
クマー ロイ プラディップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04264754A publication Critical patent/JPH04264754A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路の製造方法に
係り、特に、基板内の高濃度にドーピングされた領域上
に複合酸化物スタックを形成するステップを含み、それ
によって、応力によって起こる転位や他の欠陥、すなわ
ち、核となり、基板内の高濃度にドーピングされた領域
から他の領域に波及し、成長する欠陥の数を減少させる
集積回路の製造方法に関する。
【０００２】
【従来の技術】本質的に、全ての半導体集積回路処理手
順は、第一の材料からなる層または領域が第二の材料か
らなる層または領域上に形成される一つ以上のステップ
を含む。例えば、シリコン基板上の成長酸化物領域と、
成長酸化物上の付着酸化物は、それぞれ、このようなス
テップによって形成された第一および第二の一例である
。
【０００３】レイモンド　　Ｈ．ドクラン、エドワード
　　Ｐ．マーチン，ジュニア、プラディップ　　Ｋ．ロ
イ、スコット　　Ｆ．シャイブ、およびエイショク　　
Ｋ．シンハ（Ｒａｙｍｏｎｄ　Ｈ．Ｄｏｋｌａｎ，　Ｅ
ｄｗａｒｄ　Ｐ．Ｍａｒｔｉｎ，Ｊｒ．，　Ｐｒａｄｉ
ｐ　Ｋ．Ｒｏｙ，　Ｓｃｏｔｔ　Ｆ．Ｓｈｉｖｅ，ａｎ
ｄ　Ａｓｈｏｋ　Ｋ．Ｓｉｎｈａ　）による１９８９年
７月２５日発行の米国特許第４，８５１，３７０号に記
載された成長・付着成長処理によって、欠陥密度の低い
酸化物が生成可能である。
【０００４】多くの場合、少なくとも一つの領域が、後
続の処理を困難にする特性を有する。例えば、多量のイ
オン打込み処理によって形成されるような、重度に損傷
した領域上での厚い酸化物の成長は困難である。このよ
うな構造、すなわち高濃度にドーピングされた領域上に
厚い酸化物が存在する構造は、多くのＥＥＰＲＯＭセル
、埋込層を有するバイポーラトランジスタ、および高度
Ｃセル（逆電池）を有するＤＲＡＭを含む種々の型の集
積回路において使用される。
【０００５】例えば、１９８８年６月７日発行のシュレ
ック（Ｓｃｈｒｅｃｋ）による米国特許第４，７５０，
０２４号、および１９８９年８月１日発行のミッチェル
（Ｍｉｔｃｈｅｌｌ）らによる米国特許第４，８５３，
８９５号に、ＥＥＰＲＯＭセルにおけるこのような構造
について記述されている。この構造の加工は注意深く行
わなければならない。
【０００６】
【発明が解決しようとする課題】しかしながら、以上の
ような構造の加工において、酸化運動は処理によって生
じる損傷によって変化し、酸化物の成長は欠陥の数を増
加させる。さらに、欠陥の数は、酸化物が厚みを増すに
従って増加する。損傷した領域が低質な酸化物の成長を
もたらす一方、素子の品質の視点から他のさらに不利な
影響がある。すなわち、酸化に起因する障害の積み重ね
などの欠陥は、酸化処理の間に、当初は損傷されていな
かったシリコン領域内に波及してしまう傾向がある。
【０００７】従って、欠陥密度を減少することが要求さ
れる。イオン打込みによって生じる損傷の量を減少させ
るために、従来技術において開示されている一つの技術
は、アニーリング、すなわち、酸化物の成長に先立って
熱処理を行う方法である。しかしながら、このアニーリ
ング処理はまた、ドーパントをさらに基板内に導入し、
このような影響は概して不都合な場合が多い。
【０００８】本発明は、上記のような従来技術の課題を
解決するために提案されたものであり、その目的は、イ
オン打込み処理などに起因する基板内の欠陥密度を減少
させ、かつ、欠陥を有する領域から良質な他の領域内へ
欠陥を波及させることのない、優れた集積回路の製造方
法を提供することである。勿論、このような製造方法は
、一般的な半導体集積回路処理のための、熱的処理また
はその他の処理上の制限を満足するものでなければなら
ない。
【０００９】
【課題を解決するための手段】本発明による集積回路の
製造方法は、まず、基板の選択された部分を露出させる
ようにパターニングされたパターン層を基板上に形成す
るステップを含む。この場合、基板の露出部分のうち少
なくとも一部は酸化物からなる表面を有する。本発明の
方法は、また、基板の露出部分の少なくとも一部に、欠
陥を有する領域を形成するステップと、酸化剤種を透過
させる材料からなる層を、酸化物との間に境界面を有す
るように付着するステップを含む。
【００１０】本発明の方法はさらに、酸化剤雰囲気中で
加熱することによって、付着層と酸化物の下部に埋込酸
化物領域を形成させるステップを含む。この場合、酸化
剤雰囲気は、付着層と酸化物を通って基板に達し、そこ
で基板と反応して埋込酸化物領域を形成する酸化剤種を
少なくとも一つ含む。このステップにより、欠陥は、最
初に基板上に存在する酸化物と付着材料との間の境界面
へ移動するものと考えられる。
【００１１】従って、本発明の方法によれば、欠陥は、
損傷した領域から基板内の他の領域に波及することがな
い。本発明の一実施例において、欠陥を有する領域とは
、ドーピングされた被ドーピング領域である。望ましい
実施例において、付着層は酸化物層である。より望まし
い実施例において、パターン層はチッ化物または酸化物
のような絶縁体である。さらに他の実施例において、被
ドーピング領域はイオン打込みによって形成される。
【００１２】
【実施例】図１において、１は基板、３は成長酸化物層
、５はパターニングされたパターン層、７はドーピング
された被ドーピング領域を示す。酸化物層は、一般に基
板表面を酸化することによって形成され、すなわち基板
は酸化物からなる表面層を有する。なお、ここで、“基
板”という語は、“他の部品を支持する部品であり、従
ってエピタキシャル層を含む”ことを意味する。 また、パターン層５は、一般にチッ化ケイ素からなり、
その内部のウィンドウ９を通して成長酸化物層３の選択
された部分を露出させる。
【００１３】この構造は、以下の方法で好都合に形成で
きる。まず、基板表面上に熱酸化による酸化物層を成長
させ、チッ化物層を周知の技術を用いて付着させる。続
いて、周知の技術を使用してチッ化物層をパターニング
し、酸化物層の選択された部分をウィンドウを通して露
出させる。パターニングする部品の適切な寸法の選択は
、当業者には容易である。
【００１４】厚さの正確さは重要でなく、また変動が考
慮されてはいるが、この場合における成長酸化物層３の
厚さは、例えば、約１５ｎｍである。被ドーピング領域
７は、一般に、成長酸化物層３を通してのイオン打込み
によって形成される。例えば、１００ｋｅｖのエネルギ
ーのヒ素イオンの打込みにより、被ドーピング領域７に
おいて約１０２１／ｃｍ３　のドーパント濃度が得られ
る。
【００１５】このような多量のイオン打込みは、単結晶
シリコンを非晶質にし、基板中の打込みが行われた領域
に欠陥を生成する。従って、被ドーピング領域は、欠陥
を有する領域である。このような領域は一般に、イオン
打込みに起因する高欠陥密度領域とみなされる。
【００１６】ドーパント種、ドーパント濃度、およびイ
オン打込みエネルギーなどは、一定の数値から変化させ
ることが可能である。ドーピングステップにおいて適切
なマスクを提供し、後のステップで使用される酸化剤種
の容易な拡散を防止できる限りにおいて、チッ化物以外
の材料をパターン層として使用することも可能である。 例えば、パターン層の一部を、集積回路内の個々の素子
を電気的に絶縁する成長フィールド酸化物とし、チッ化
物層によって覆う構成も可能である。
【００１７】次に、酸化物またはポリシリコンなどの材
料を付着して、図２に示すように、付着層１１を形成す
る。図においては、付着層は、付着酸化物層である。ま
た、この場合における付着層１１の厚さは、例えば、約
２０ｎｍである。このステップにおいては、成長酸化物
層３との間に境界面が形成されるように付着層１１を形
成することのみが重要であるため、厚さの正確さは問題
ではない。ただし、後の処理においてこの付着層１１と
パターン層５の両方を除去する関係から、一般的に、厚
い層とすることは望ましくない。付着層１１の材料とし
ては、拡散する酸化剤種を必ず透過させることができ、
かつ、成長酸化物層３との間に必ず境界面を形成するこ
とのできる材料を選択することが必要である。
【００１８】付着層（付着酸化物層）１１と成長酸化物
層３とを構成する二つの酸化物は、名称上は同一である
が、異なる構造とすることにより境界面を形成すること
が可能である。当業者であれば、付着層１１の形成にあ
たって、化学蒸着のような適当な付着技術を容易に選択
することができる。例えば、付着層１１は、酸素を含有
する前駆物質の分解という付着技術によって形成するこ
とができる。
【００１９】一般的に、付着層１１は、例えば、テトラ
エチルオルトケイ酸塩のプラズマ蒸着によって形成され
る。この方法で形成された酸化物は、一般にＴＥＯＳと
称される。付着層１１の形成にあたっては、他の付着酸
化物も使用可能であり、また、チッ化物なども使用可能
である。後続の素子製造ステップを好都合に行うために
、付着層１１の材料は絶縁体であることが望ましい。 図２は、このようにして付着層（付着酸化物層）１１を
形成した状態における構造を示している。
【００２０】続いて、図２の構造を、酸化剤雰囲気中、
すなわち、付着層１１及び成長酸化物層３を通って基板
１へ拡散可能であり、そこで基板と反応してもう一つの
埋込酸化物層１３（図３）を形成する少なくとも一つの
酸化剤種を有する酸化剤雰囲気中において、加熱する。 この加熱によって、酸化剤種が酸化物層３及び１１を通
過することが可能になる。
【００２１】当業者であれば、図３に示すような望まし
い厚さの酸化物層を形成することは容易である。酸化物
層の厚さは、酸化時間および温度に依存するだけでなく
欠陥密度にも依存し、酸化時間と温度が一定の場合には
、欠陥密度が高いほど、酸化物層の厚さは厚くなる。 本実施例では、例えば、約９００℃の温度が用いられる
。図３は、このようにして埋込酸化物層１３を形成した
状態における構造を示している。
【００２２】そして、ドーパントは、このステップの間
に移動して領域（埋込被ドーピング領域）１５を形成す
る。これらのステップによって、イオン打込みに起因す
る、処理によって生じたシリコン内の欠陥が、成長酸化
物層３と付着酸化物層１１の間の境界面へ移動してそこ
に留められ、この結果、イオン打込みに起因する基板内
の欠陥密度が減少するものと仮定される。従って、従来
のように、イオン打込みに起因する欠陥が核となること
はなく、良質シリコンの領域に欠陥が波及することはな
い。成長酸化物層３と付着酸化物層１１は互いに整合し
ない欠陥構造を有し、応力だめおよび欠陥トラップとし
て働く境界面を形成する。
【００２３】最終的に、ＴＥＯＳ層（付着酸化物層）１
１を圧縮し、パターン層５を除去し、周知の後続の素子
処理が続けられて、例えば、ＥＥＰＲＯＭや他の型の素
子を完成する。酸化物領域は、ＥＥＰＲＯＭ内の他の素
子部品のためのプラットホームの役割を果たす。表面下
の埋込被ドーピング領域１５は、周知のＣＭＯＳ技術に
おけるソース／ドレーン領域と類似しており、同様の方
法で使用される。ＥＥＰＲＯＭの部品は当業者には周知
である。
【００２４】なお、上記の説明は、本発明の一実施例に
関するものであり、この技術分野の当業者であれば、本
発明の種々の変形例が考え得るが、それらはいずれも本
発明の技術的範囲に包含される。また、特許請求の範囲
に記載された参照番号は、発明の容易なる理解のために
付されたものであり、その範囲を制限するように解釈さ
れるべきではない。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
イオン打込み処理などに起因する基板内の欠陥密度を減
少させ、かつ、欠陥を有する領域から良質な他の領域内
へ欠陥を波及させることのない、優れた集積回路の製造
方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の方法による素子製造過程の、初期段階
における集積回路の一部分を示す断面図である。
【図２】本発明の方法による素子製造過程の一段階を示
す断面図である。
【図３】本発明の方法による素子製造過程の一段階を示
す断面図である。
【符号の説明】
１　　基板 ３　　成長酸化物層 ５　　パターン層 ７　　被ドーピング領域 ９　　ウィンドウ １１　　付着酸化物層（付着層） １３　　埋込酸化物層 １５　　埋込被ドーピング領域

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】　　基板（１）上に、前記基板（１）の選
    択された部分を露出させ、前記基板（１）の前記露出部
    分の少なくとも一部が酸化物（３）からなる表面を有す
    るように、パターニングされたパターン層（５）を形成
    するステップと、前記基板（１）の前記露出部分の少な
    くとも一部の、前記表面の下部の素子領域に、欠陥を有
    する領域（７）を形成するステップと、酸化剤種を透過
    させる材料の層（１１）を、前記材料と前記酸化物（３
    ）との間に境界面を形成するように付着するステップと
    、前記付着層（１１）と前記酸化物（３）を通って前記
    基板（１）へ移動可能であり、前記基板（１）と反応し
    て埋込酸化物領域（１３）を形成する少なくとも一つの
    酸化剤種を含有する酸化剤雰囲気中において加熱するこ
    とによって、前記酸化物（３）の下部に前記埋込酸化物
    領域（１３）を形成するステップとを有することを特徴
    とする集積回路の製造方法。
  2. 【請求項２】　　前記欠陥領域（７）が、ドーピングさ
    れた領域であることを特徴とする請求項１記載の方法。
  3. 【請求項３】　　前記欠陥領域（７）を形成するステッ
    プが、イオン打込み法によって行われることを特徴とす
    る請求項２記載の方法。
  4. 【請求項４】　　前記酸化剤種を透過させる材料（１１
    ）が、酸化物を含むことを特徴とする請求項１記載の方
    法。
  5. 【請求項５】　　前記付着するステップが、酸素を含有
    する前駆物質の分解によって行われることを特徴とする
    請求項４記載の方法。
  6. 【請求項６】　　前記酸素を含有する前駆物質が、テト
    ラエチルオキシランを含むことを特徴とする請求項５記
    載の方法。
  7. 【請求項７】　　前記パターン層（５）が、絶縁材料を
    含むことを特徴とする請求項１記載の方法。
  8. 【請求項８】　　前記絶縁材料が、チッ化物を含むこと
    を特徴とする請求項７記載の方法。
JP3299587A 1990-10-26 1991-10-21 集積回路の製造方法 Pending JPH04264754A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60484490A 1990-10-26 1990-10-26
US604844 1990-10-26

Publications (1)

Publication Number Publication Date
JPH04264754A true JPH04264754A (ja) 1992-09-21

Family

ID=24421278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3299587A Pending JPH04264754A (ja) 1990-10-26 1991-10-21 集積回路の製造方法

Country Status (2)

Country Link
EP (1) EP0482829A1 (ja)
JP (1) JPH04264754A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19920333A1 (de) * 1999-05-03 2000-11-16 Siemens Ag Verfahren zur Herstellung einer Halbleitervorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156956A (ja) * 1989-11-15 1991-07-04 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012545A1 (en) * 1978-12-04 1980-06-25 Western Electric Company, Incorporated Semiconductor integrated circuit and fabrication method
JPS61226942A (ja) * 1985-04-01 1986-10-08 Matsushita Electronics Corp 半導体集積回路の素子間分離方法
US4750024A (en) * 1986-02-18 1988-06-07 Texas Instruments Incorporated Offset floating gate EPROM memory cell
JPS62282446A (ja) * 1986-05-31 1987-12-08 Toshiba Corp 半導体装置の製造方法
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156956A (ja) * 1989-11-15 1991-07-04 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0482829A1 (en) 1992-04-29

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US4994400A (en) Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls
KR900007607B1 (ko) 격리 기층을 가진 반도체 기억장치 및 그 제조방법
JPS58154267A (ja) バイポ−ラ・トランジスタの製造方法
JPS61237422A (ja) 半導体装置の製造方法
JPS6037775A (ja) 集積回路構成体の製造方法
JP3199452B2 (ja) Ｐｎｐ装置用ｐ埋め込み層の製造方法
US5358890A (en) Process for fabricating isolation regions in a semiconductor device
US5488002A (en) Method for manufacturing self-aligned bipolar transistors using double diffusion
JPS5917243A (ja) 半導体装置の製造方法
JPH0817841A (ja) 半導体基板，半導体装置及び半導体装置の製造方法
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region
JPS58200554A (ja) 半導体装置の製造方法
JP2518378B2 (ja) 半導体装置の製造方法
JPH065588A (ja) 半導体装置の製造方法
JPH04155829A (ja) 半導体装置の製造方法
JPH09102549A (ja) 半導体装置の製造方法
JPH04127536A (ja) 半導体装置の製造方法
JPS63271972A (ja) 薄膜トランジスタの製法
RU845678C (ru) Способ изготовлени ВЧ р- @ -р транзисторов
JPH05243249A (ja) バイポーラトランジスタの製造方法
JPS6085561A (ja) 半導体装置の製造方法
JPH0750306A (ja) バイポーラトランジスタの製造方法
JPS60137072A (ja) 接合型電界効果トランジスタの製造方法
JPH0233932A (ja) 半導体装置の製造方法