JPS6037775A - 集積回路構成体の製造方法 - Google Patents
集積回路構成体の製造方法Info
- Publication number
- JPS6037775A JPS6037775A JP59138044A JP13804484A JPS6037775A JP S6037775 A JPS6037775 A JP S6037775A JP 59138044 A JP59138044 A JP 59138044A JP 13804484 A JP13804484 A JP 13804484A JP S6037775 A JPS6037775 A JP S6037775A
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial
- layer
- mask
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
- H10P30/212—Through-implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
- H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
- H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、保護層を介して集積回路要素をイオン注入に
よって形成することにより工程数を：織少さぜるど共に
信頼性を改善させた集積回路を製造するための改良した
アイソプレーナープロセス（方法）に関するものである
。 酸化分離を有するバイポーラアイソプレーナー集積回路
を製造する）ル木的な方法は、Ｉｌｏｕｇ］ａｓ Ｌ。 Ｐｅ１ｔｚｅｒの米国特許第３，６４８，１．２５号に
記載されている。シリコン基板上に形成されている薄い
シリコンエピタキシャル層を、酸化分離領域乃至は分離
用酸化領域として呼称されるエピタキシャルシリコン物
質から成る格子状の酸化領域によって電気的に分離され
た島状部乃至はメサ部に細分化する。エピタキシャル島
状部を互いに分離して画定する環状形状をした分離用酸
化領域は、エピタキシャル層を貫通してエピタキシャル
層と基板との間に横方向に延在する１） Ｎ接合、即ち
分離接合として呼称される接合まで酸化して形成されて
いる。これらエピタキシャル島状部及び分離酸化領域の
上表面は実質的に同一平面である。 従来のアイソプレーナープロセスに於いては、一連のマ
スクを使用することによって画定されるエピタキシャル
島状部の異なった領域内に選択的にＰ型及びＮ型ドーパ
ン１〜物質を導入するための複雑な一連のマスク及び拡
散工程を行なうことによってエピタキシャル島状部内に
能動及び受動集積回路要素を形成する。最初のアイソプ
レーナープロセスに於いては、■〕型型組電型至はＮ型
導電型の全てのバイポーラ領域は拡散によって形成され
ている。典型的な拡散］二程に於いては、エピタキシャ
ル層十に一様な酸化層を成長させる。然し乍ら、窒化層
等のようなその他のマスク物質からなる層を使用するこ
とも可能である。この酸化層１−１−±１−１ノぐブ７
１Ｊしスピ゛ノ亀虚１７ このホトレジスト層を光マス
クを介して光パターンに露光させ、ホトレジストの露光
部分又は未露光部分を現像し且つ洗い流してホ１〜レジ
ストから成るマスクパターンを残存させる。ホ１へレジ
ストマスクを形成する際の一連の工程はしばしば乾燥マ
スクステップ乃至は乾燥マスクシーケノスと呼ばれる。 、乾燥マスクシーケンスを行なうことによって、」二側
に積層されるホ１〜レジストマスクパターンが形成され
る。次いで、この上側に存在するホｈレジストマスクパ
ターンをエツヂングマスクとして使用して、下側に存在
する層の露出部分をエツチングする。通常、このホトレ
ジス（−マスクから露出されている下側に存在する層の
露出部分は、ホ１−レジスト物質に影響を与えることの
無い化学的エラチャン！−によって選択的に除去される
。然し／１：ら、プラズマエッチを使用することも可能
である。θくいで、このホ１−レジスト物質を化学的に
除去し、酸化物、窒化物乃至はその他のマスク物質から
成るマスクを残存させる。１−一パント物質を導入する
ためのマスクを形成するためにホｌ〜レジス１ヘマスフ
を介して下側に存在する層をエツチングする際の一連の
工程は、その際に化学的エラチャン１〜を使用するので
、しばしば、ウェブ１ヘマスクステツプ乃至はウェット
マスクシーケンスと呼利；される。 従来のアイソプレーナープロセスは次の如きマスクシー
ケンスによって特徴づけらｈる。 １．０ 埋設コレクタマスク ２．０ 分離酸化マスク ３．０ フレフタシンクマスク ４．０ 窒化物又は自己整合ｌ−ランジスタマスク ５．０ エミッタマスク又はｒ（＋マスク６．０ ベー
スマスク又はＰ＋マスク ７．０ コンタク１〜マスク ８．０ メタリゼーションマスク ベースマスク６，０の場合を除いて、上述したシーケン
スに於けるマスクステップの各々に於いては、ホ１−レ
ジストマスクパターンを形成するための乾燥（ｄｒｙ
）マスクシーケンスと、酸化マスクを形成するために下
側に存在する酸化層をエツチングするためのウエッ１−
マスクシーケンスとが包含されている。勿論、エツチン
グは化学的エッチ乃至はプラズマエッチの何れかによっ
て行なうことが可能である。 典型的な拡散工程に於いては、Ｎ型又はＰ型の導電型物
質から成る選択的な領域をエピタキシャル島状部内に導
入する。ドライマスクステップとウェットマスクステッ
プとを交゛互に１ゴなって酸化マスク又はその他の物質
から成るマスクが形成され、次いで、そのマスクは拡散
マスクとして使用され、マスク層内の開１−Ｊを介して
所望の導電型のドーパント物質を拡散させる。拡散ステ
ップの終了後、酸化マスクは剥離さＡし新たな酸化Ｊ・
Ｎが成長される。次いで、別の拡散ステップが行なオ〕
れ、その場合の各拡散ステップに於いてもドライマスク
シーケンスとウェットマスクシーケンスの両刃が行なわ
れる。従来のアイソプレーナープロセスに於ける拡散ス
テップの完全なる説明は、例えば、前述したＰｅ１ｔｚ
ｅｒの米国特許第：（，６４８，４，２５号に記載され
ている。 Ｐｅ１ｔｚｅｒは、エピタキシャル島状部を互いに分離
するために分離酸化領域を導入することによってアイソ
プレーナー製造プロセスへ基本的な貢献を成しているが
、拡散方法を継続して使用することによる幾つかの欠点
が存在している。第一に、所謂１くライマスクシーケン
ス及びウェットマスクシーケンスを行なうことにより、
酸化層がエツチングされると、エピタキシャル層が周り
の汚染物に露呈されることとなる。さらに、拡散ステッ
プの終了後、酸化層は剥離されねばならず、その際に新
たに酸化層が成長形成されるまでエピタキシャル層全体
が周囲の汚染物に暫時露呈されることとなる。第二に、
拡散はエピタキシャル層内に軸方向に進行するのみなら
ずマスク開口から横方向にも進行するので、ドーバン１
へ物質の導入に際し不正確な制御しか得られない。第三
に、ドライマスク及びウェッ１−マスクを使用する拡散
シーケンスは、過大なステップ数を必要とし、従って製
造プロセスの時間及び費用を増加させることとなる。 その結果、ステップ数を減少させるとともに信頼性を増
加させるために従来のアイソプレーナープロセスに対す
る変形例が半心体製造業者によって導入されている。例
えば、拡散ステップの幾つかをイオン注入ステップで置
換し、選択した導電型のドーパント物質を指向させたイ
オンビームによってエピタキシャル層内に導入させてい
る。従って、エピタキシャル島状部内に能動及び受動要
素を形成するための現在のアイソプレーナープロセスは
、典型的には、拡散ステップとイオン注入ステップとを
組み合わせたハイブリッドプロセスである。このような
ハイブリッ１〜型アイソプレーナープロセスは、例えば
、ＦａｒｒｅＬ］等の米国特許第４．１．９Ｇ、３８０
すに開示されている。 従来のアイソプレーナープロセスは、米国カリフォルニ
ア州マウンテンビューにあるフェアチアイルドカメラア
ンドインストルメン１−コーポレーションにおいても改
良され、そこではエミッタ拡散ステップをエミッタイオ
ン沈入ステップで置き換えている。従って、５．０エミ
ツタマスクは１〜ライマスクステップのみを包含するも
のであり、エミッタ領域を選択的にイオン注入する為に
ホトレジストマスクパターンが形成され且つ使用される
。ドーパント物質をエミッタ領域内に導入する為に、ポ
トレジス（〜マスク内の選択酌量［」を介して、例えば
、Ｎ＋型１く−パント物質から成るイオンビームを指向
させる。同様に、ベース領域もイオン注入によって形成
することがｕ■能であり、この場合には、６．０ベース
マスクステツプはドライマスクシーケンスのみを包含す
るものであり、例えば、Ｐ十型ドーパント物質から成る
イオンビームをベース領域内に指向させる為にホ１〜レ
ジストマスクパターンを形成する。 本発明者か知’！’ しているハイブリッドプロセスに
才９ける欠点としては、製造工程において一度又はそれ
以」二の回数、酸化層又は窒化層から成る保護に＠緑層
がエツチングされ剥離されねばならず、その際に下側に
存在するエピタキシャル層を周囲の汚染物に露呈させる
ということである。更に、何れのハイブリッドプロセス
におし）でも、ノ（ツシベーション用の窒化物層を周囲
の汚染物に対するバリヤとして残したまま、ドーパント
物質を導入する為のイオン注入方法を半導体の８ＣＩ造
プロセス中に完全に組み込んだものではない。例えば、
１９８２年１月１８日に出願された１ｉｌｅｎ Ｃ，Ｋ
ｏ等の米国特許出願第３４０，３９５号、″高密度ラン
ダムアクセスメモリ用のイオン注入型メモリセル（丁ｏ
ｎ Ｊ川）ｌａｎｔｅｄ Ｍｅｍｏｒｙ Ｃｅ１ｌｓ
ｆｏｒ Ｈｉｇ１口）ｅｎｓｉ ｔｙ Ｒａｍ ） ”
。 に開示さ肛ている方法に於いては、完全にイオン注入方
法に転換されてはいるが、構成体をパッシベーションす
る為の窒化物層を維持するものではない。イオン注入方
法を部分的に導入することによって信頼性は向上するが
、製造プロセスの略全体にわたって半導体構成体をバッ
シベ−１〜することによって工程数の著しい減少従って
製造時間及びコストを著しく減少させ、ることかり能で
ある。 ｇ、 本発明は、以」二の点に鑑み為されたものであって、ア
イソプレーナープロセスにイオン注入方法を完全に組み
込むと共に拡散方法をイオン注入方法で完全トこ置換し
た新規で且つ改良されたアイソプレーナープロセスを提
供することを目的とする。 本発明の別の目的とするところは、製造工程の全体にわ
たってエピタキシャル層上にパッシベーション用の保護
層を設けておくことが可能な改良したアイソプレーナー
プロセスを提供することである。本発明の目的によれば
、保護絶縁層を剥離することがなく、且つエピタキシャ
ル島状部内の能動及び受動要素の形成過程中エピタキシ
ャル層を周囲の汚染物に露呈することがない。本発明の
更に別の目的とするところは、バイポーラアイソプレー
ナープロセスに於けるステップ及びシーケンス数を著し
く減少させ、製造時間及びコストを減少させることであ
る。本発明の更に別の目的とするところは、例えば、分
離酸化物内の汚染イオンによって発生される寄生Ｍｏ５
１〜ランシスタ効果を著しく減少させることによってデ
バイスの信頼性を向」ニさせることである。 バイポーラの実質的にアイソプレーナー（同一平面状）
柴積回路構成体の本発明の製造プロ成る基板によって開
始される。この基板は１通常、第２導電型のドーパン（
・物質から成る少なくとも一個の埋込領域を導入すべく
処理されており、該基板内の埋込領域は埋込コレクタと
して機能する。 然し乍ら、全ての場合に埋込コレクタ層を設けろことが
必要なわけてはない。前記基板及び埋込領域」二に半導
体物質から成るエピタキシャル層を４１着形成させる。 従って、エピタキシャル層と基板との間で構成体を横方
向に延在する分離１−’ Ｎ接合が形成される。エピタ
キシャル層上に薄いエピタキシャル酸化バッファ層を形
成する。次いて、通常、本構成体をその中に能動及び受
動要素を形成すべき複数個のエピタキシャル１θ状部に
分割し、且つエピタキシャル層を横切って分ｎ］
よって形成することにより工程数を：織少さぜるど共に
信頼性を改善させた集積回路を製造するための改良した
アイソプレーナープロセス（方法）に関するものである
。 酸化分離を有するバイポーラアイソプレーナー集積回路
を製造する）ル木的な方法は、Ｉｌｏｕｇ］ａｓ Ｌ。 Ｐｅ１ｔｚｅｒの米国特許第３，６４８，１．２５号に
記載されている。シリコン基板上に形成されている薄い
シリコンエピタキシャル層を、酸化分離領域乃至は分離
用酸化領域として呼称されるエピタキシャルシリコン物
質から成る格子状の酸化領域によって電気的に分離され
た島状部乃至はメサ部に細分化する。エピタキシャル島
状部を互いに分離して画定する環状形状をした分離用酸
化領域は、エピタキシャル層を貫通してエピタキシャル
層と基板との間に横方向に延在する１） Ｎ接合、即ち
分離接合として呼称される接合まで酸化して形成されて
いる。これらエピタキシャル島状部及び分離酸化領域の
上表面は実質的に同一平面である。 従来のアイソプレーナープロセスに於いては、一連のマ
スクを使用することによって画定されるエピタキシャル
島状部の異なった領域内に選択的にＰ型及びＮ型ドーパ
ン１〜物質を導入するための複雑な一連のマスク及び拡
散工程を行なうことによってエピタキシャル島状部内に
能動及び受動集積回路要素を形成する。最初のアイソプ
レーナープロセスに於いては、■〕型型組電型至はＮ型
導電型の全てのバイポーラ領域は拡散によって形成され
ている。典型的な拡散］二程に於いては、エピタキシャ
ル層十に一様な酸化層を成長させる。然し乍ら、窒化層
等のようなその他のマスク物質からなる層を使用するこ
とも可能である。この酸化層１−１−±１−１ノぐブ７
１Ｊしスピ゛ノ亀虚１７ このホトレジスト層を光マス
クを介して光パターンに露光させ、ホトレジストの露光
部分又は未露光部分を現像し且つ洗い流してホ１〜レジ
ストから成るマスクパターンを残存させる。ホ１へレジ
ストマスクを形成する際の一連の工程はしばしば乾燥マ
スクステップ乃至は乾燥マスクシーケノスと呼ばれる。 、乾燥マスクシーケンスを行なうことによって、」二側
に積層されるホ１〜レジストマスクパターンが形成され
る。次いで、この上側に存在するホｈレジストマスクパ
ターンをエツヂングマスクとして使用して、下側に存在
する層の露出部分をエツチングする。通常、このホトレ
ジス（−マスクから露出されている下側に存在する層の
露出部分は、ホ１−レジスト物質に影響を与えることの
無い化学的エラチャン！−によって選択的に除去される
。然し／１：ら、プラズマエッチを使用することも可能
である。θくいで、このホ１−レジスト物質を化学的に
除去し、酸化物、窒化物乃至はその他のマスク物質から
成るマスクを残存させる。１−一パント物質を導入する
ためのマスクを形成するためにホｌ〜レジス１ヘマスフ
を介して下側に存在する層をエツチングする際の一連の
工程は、その際に化学的エラチャン１〜を使用するので
、しばしば、ウェブ１ヘマスクステツプ乃至はウェット
マスクシーケンスと呼利；される。 従来のアイソプレーナープロセスは次の如きマスクシー
ケンスによって特徴づけらｈる。 １．０ 埋設コレクタマスク ２．０ 分離酸化マスク ３．０ フレフタシンクマスク ４．０ 窒化物又は自己整合ｌ−ランジスタマスク ５．０ エミッタマスク又はｒ（＋マスク６．０ ベー
スマスク又はＰ＋マスク ７．０ コンタク１〜マスク ８．０ メタリゼーションマスク ベースマスク６，０の場合を除いて、上述したシーケン
スに於けるマスクステップの各々に於いては、ホ１−レ
ジストマスクパターンを形成するための乾燥（ｄｒｙ
）マスクシーケンスと、酸化マスクを形成するために下
側に存在する酸化層をエツチングするためのウエッ１−
マスクシーケンスとが包含されている。勿論、エツチン
グは化学的エッチ乃至はプラズマエッチの何れかによっ
て行なうことが可能である。 典型的な拡散工程に於いては、Ｎ型又はＰ型の導電型物
質から成る選択的な領域をエピタキシャル島状部内に導
入する。ドライマスクステップとウェットマスクステッ
プとを交゛互に１ゴなって酸化マスク又はその他の物質
から成るマスクが形成され、次いで、そのマスクは拡散
マスクとして使用され、マスク層内の開１−Ｊを介して
所望の導電型のドーパント物質を拡散させる。拡散ステ
ップの終了後、酸化マスクは剥離さＡし新たな酸化Ｊ・
Ｎが成長される。次いで、別の拡散ステップが行なオ〕
れ、その場合の各拡散ステップに於いてもドライマスク
シーケンスとウェットマスクシーケンスの両刃が行なわ
れる。従来のアイソプレーナープロセスに於ける拡散ス
テップの完全なる説明は、例えば、前述したＰｅ１ｔｚ
ｅｒの米国特許第：（，６４８，４，２５号に記載され
ている。 Ｐｅ１ｔｚｅｒは、エピタキシャル島状部を互いに分離
するために分離酸化領域を導入することによってアイソ
プレーナー製造プロセスへ基本的な貢献を成しているが
、拡散方法を継続して使用することによる幾つかの欠点
が存在している。第一に、所謂１くライマスクシーケン
ス及びウェットマスクシーケンスを行なうことにより、
酸化層がエツチングされると、エピタキシャル層が周り
の汚染物に露呈されることとなる。さらに、拡散ステッ
プの終了後、酸化層は剥離されねばならず、その際に新
たに酸化層が成長形成されるまでエピタキシャル層全体
が周囲の汚染物に暫時露呈されることとなる。第二に、
拡散はエピタキシャル層内に軸方向に進行するのみなら
ずマスク開口から横方向にも進行するので、ドーバン１
へ物質の導入に際し不正確な制御しか得られない。第三
に、ドライマスク及びウェッ１−マスクを使用する拡散
シーケンスは、過大なステップ数を必要とし、従って製
造プロセスの時間及び費用を増加させることとなる。 その結果、ステップ数を減少させるとともに信頼性を増
加させるために従来のアイソプレーナープロセスに対す
る変形例が半心体製造業者によって導入されている。例
えば、拡散ステップの幾つかをイオン注入ステップで置
換し、選択した導電型のドーパント物質を指向させたイ
オンビームによってエピタキシャル層内に導入させてい
る。従って、エピタキシャル島状部内に能動及び受動要
素を形成するための現在のアイソプレーナープロセスは
、典型的には、拡散ステップとイオン注入ステップとを
組み合わせたハイブリッドプロセスである。このような
ハイブリッ１〜型アイソプレーナープロセスは、例えば
、ＦａｒｒｅＬ］等の米国特許第４．１．９Ｇ、３８０
すに開示されている。 従来のアイソプレーナープロセスは、米国カリフォルニ
ア州マウンテンビューにあるフェアチアイルドカメラア
ンドインストルメン１−コーポレーションにおいても改
良され、そこではエミッタ拡散ステップをエミッタイオ
ン沈入ステップで置き換えている。従って、５．０エミ
ツタマスクは１〜ライマスクステップのみを包含するも
のであり、エミッタ領域を選択的にイオン注入する為に
ホトレジストマスクパターンが形成され且つ使用される
。ドーパント物質をエミッタ領域内に導入する為に、ポ
トレジス（〜マスク内の選択酌量［」を介して、例えば
、Ｎ＋型１く−パント物質から成るイオンビームを指向
させる。同様に、ベース領域もイオン注入によって形成
することがｕ■能であり、この場合には、６．０ベース
マスクステツプはドライマスクシーケンスのみを包含す
るものであり、例えば、Ｐ十型ドーパント物質から成る
イオンビームをベース領域内に指向させる為にホ１〜レ
ジストマスクパターンを形成する。 本発明者か知’！’ しているハイブリッドプロセスに
才９ける欠点としては、製造工程において一度又はそれ
以」二の回数、酸化層又は窒化層から成る保護に＠緑層
がエツチングされ剥離されねばならず、その際に下側に
存在するエピタキシャル層を周囲の汚染物に露呈させる
ということである。更に、何れのハイブリッドプロセス
におし）でも、ノ（ツシベーション用の窒化物層を周囲
の汚染物に対するバリヤとして残したまま、ドーパント
物質を導入する為のイオン注入方法を半導体の８ＣＩ造
プロセス中に完全に組み込んだものではない。例えば、
１９８２年１月１８日に出願された１ｉｌｅｎ Ｃ，Ｋ
ｏ等の米国特許出願第３４０，３９５号、″高密度ラン
ダムアクセスメモリ用のイオン注入型メモリセル（丁ｏ
ｎ Ｊ川）ｌａｎｔｅｄ Ｍｅｍｏｒｙ Ｃｅ１ｌｓ
ｆｏｒ Ｈｉｇ１口）ｅｎｓｉ ｔｙ Ｒａｍ ） ”
。 に開示さ肛ている方法に於いては、完全にイオン注入方
法に転換されてはいるが、構成体をパッシベーションす
る為の窒化物層を維持するものではない。イオン注入方
法を部分的に導入することによって信頼性は向上するが
、製造プロセスの略全体にわたって半導体構成体をバッ
シベ−１〜することによって工程数の著しい減少従って
製造時間及びコストを著しく減少させ、ることかり能で
ある。 ｇ、 本発明は、以」二の点に鑑み為されたものであって、ア
イソプレーナープロセスにイオン注入方法を完全に組み
込むと共に拡散方法をイオン注入方法で完全トこ置換し
た新規で且つ改良されたアイソプレーナープロセスを提
供することを目的とする。 本発明の別の目的とするところは、製造工程の全体にわ
たってエピタキシャル層上にパッシベーション用の保護
層を設けておくことが可能な改良したアイソプレーナー
プロセスを提供することである。本発明の目的によれば
、保護絶縁層を剥離することがなく、且つエピタキシャ
ル島状部内の能動及び受動要素の形成過程中エピタキシ
ャル層を周囲の汚染物に露呈することがない。本発明の
更に別の目的とするところは、バイポーラアイソプレー
ナープロセスに於けるステップ及びシーケンス数を著し
く減少させ、製造時間及びコストを減少させることであ
る。本発明の更に別の目的とするところは、例えば、分
離酸化物内の汚染イオンによって発生される寄生Ｍｏ５
１〜ランシスタ効果を著しく減少させることによってデ
バイスの信頼性を向」ニさせることである。 バイポーラの実質的にアイソプレーナー（同一平面状）
柴積回路構成体の本発明の製造プロ成る基板によって開
始される。この基板は１通常、第２導電型のドーパン（
・物質から成る少なくとも一個の埋込領域を導入すべく
処理されており、該基板内の埋込領域は埋込コレクタと
して機能する。 然し乍ら、全ての場合に埋込コレクタ層を設けろことが
必要なわけてはない。前記基板及び埋込領域」二に半導
体物質から成るエピタキシャル層を４１着形成させる。 従って、エピタキシャル層と基板との間で構成体を横方
向に延在する分離１−’ Ｎ接合が形成される。エピタ
キシャル層上に薄いエピタキシャル酸化バッファ層を形
成する。次いて、通常、本構成体をその中に能動及び受
動要素を形成すべき複数個のエピタキシャル１θ状部に
分割し、且つエピタキシャル層を横切って分ｎ］
【接合
へ延在する酸化半導体物質から成る環状形状をした分６
′１を酸化領域を形成することによってエピタキシャル
島状部を互いに分ｌ＋７ｔｔ状態とさせる。 本発明の目的を達成する為に、前述した基本構成体の上
に一様に窒化物層乃至はその他の絶縁物６ン）Ｊ、・自
１・４セｔＩＪｊＩす４１斗ｊＴＪ「６じ（シミーに侵
ン己（！Ｊｒ大ジノ（、、、ンノ△−１へすると共に、
分離酸化領域と、エピタキシャル酸化八ツ７７層とエピ
タキシャル層とを周囲の汚染物から保護する。本発明の
特徴乃至利点としては、一様な窒化物乃至はその他の絶
縁物質から成る層とエピタキシャル酸化バッファ層とが
結合して木構成体」二に複合保護層を形成するというこ
とである。本発明によれば、この複合保護層が、コレク
タシンクとベース及びエミッタ領域がエピタキシャル島
状部内に導入される工程の主要部分にわたって所定位置
に維持される。更に、複合保護層の少なくとも一部は、
コレクタシンクとベース及びエミッタ領域をエピタキシ
ャル島状部内に心入するプロセスの過程中周囲の汚染物
に対するバリヤとして機能する。従って、コレクタシン
ク領域とベース領域と１．エミッタ領域の夫々の表面位
置にメタリゼーションコンタク１へを何着形成すること
が必要となるまで、エピタキシャルシリコン層の表面は
保護されたままであり露出状態とされることはない。 本発明によれば、選択的にＮ型領域及びＰ副領域を導入
することによってエピタキシャル島状ｆｌｌｉ内に能動
要素及び受動要素を製造するシーケンス乃至手順の全体
をパッジ・＼−シ竺ン用の保ａ Ｊｆｆｌを介して行な
い、且つメタリゼーションコンタク１へを何着形成する
為にニルゲタシンク領域とベース領域とエミッタ領域の
人々の表面個所を露出させるまで選択的に１〜−ブ領域
を導入する過程中この保護層に所定位置に維持させてお
く。即ぢ、本発明によ匙は、このことを達成する為に、
従来のマスクステップを再編成すると共に拡散方法を完
全にイオン沈入方法で１１５換させている。従って、本
発明によれは、相：続して維持されるパッシベーション
用の保護層を介して実施される完全に統合され旧つ順次
的なイオン汁人プロセスが提供される。 オ＼発明のこの点に関する特徴及び利点としては、ウェ
ットマスクステップ及びエツチングステップが最小とさ
れており、アイソプレーナープロセスに必要とされる全
体的なステップ数が減少されているということである。 本発明の別の特徴としでは、メタリゼーションコンタク
トを何着形成するまて、エピタキシャル島状部内に能動
要素及び受動要素を製造する過程中犯積回路構成体が周
囲の汚染物からバッシベー１−されており旧つ保護され
ているということである。 これらの目的を達成する為に、本発明によれは、エピタ
キシャル島状部内にコレクタシンク領域を画定する為に
窒化物層状のパターン内にレジスト物質から成るシンク
注入マスクを形成するステップと、窒化物層とエピタキ
シャル酸化バッファ層とで構成される複合保護層を介し
て第２導電型のイオンビームを照射さぜることによって
前記シンク注入マスク開口を介してイオン注入するステ
ップとを提供している。このイオンビームのエネルギは
エピタキシャル層内のコレクタシンク領域にイオン注入
するように調節されている。窒化物層とエピタキシャル
酸化バッファ層とを所定位置に残存させたままシンク注
入マスクを除去した後に、本発明によれは、エピタキシ
ャル島状部内にベース領域を画定する為に窒化物層状の
パターン内に＋、 ｘノーｙ ｌ−ｒＷｓｒｆｔ Ｊ、
ｖ ＋ｈ ｒＡ； ７− ／％！ １テ１：λフ１力ｔ
ｙ １ｒ？ ｈＶ ｌ 。 且つ前記複合保護層を介して第１導電型のイオンビーム
を指向させることによってベース注入マスク開口を介し
てイオン注入を行なう。この場合のビームエネルギはベ
ース領域をエピタキシャル層内にイオン注入によって形
成するように調節されている。本発明のこの点に於ける
特徴としては、エミッタ領域をイオン注入する前にベー
ス領域をイオン注入することによってアイソプレーナー
プロセスを更に変形し旧つ涌ｉ１１化し７ているという
ごとである。 次いで、窒化物層とエピタキシャル酸化八ツ７７層とを
周囲の汚染物に対するバリヤとして所定位置に維持させ
たままベース注入マスクを除去し、互いに相対的に整合
させてコレクタシンク領域とベース領域とエミッタ領域
とを表面位置に画定する為に窒化物層上に自己整合型１
〜ランジスタマスクパターンを形成する。１本発明の改
良型アイソプレーナープロセスに於いては、この時点に
於いてウエッ１へマスク乃至はエツチングステップを維
持しており、自己整合させた１−ランジスタマスクバタ
ーンにおける開口を介して下側に存在する窒化物層をエ
ツチングし、コレクタシンク領域とベース領域とエミッ
タ領域の表面個所に於いて窒化物層を除去する。然し乍
ら、重要なことであるが、複合パッシベーション用保護
層の一部であるエピタキシャル酸化バッファ層は周囲の
汚染物に対するバリヤとして所定位置に維持される。従
って、本発明によれば、ホ１〜レジストから成る自己整
合型１−ランシスタマスタパターンを除去した後に、エ
ツチングによって窒化物層が除去された表面個所に於り
る所定位置にエピタキシャル酸化ハフ２フ 動要素を製造する過程中、複合パッシベーション用保護
層の少なくとも一部か所定位置に維持されている。本発
明の別の側面によれば、窒化物層のエツチングされなか
った残存部は所定位［直に維持されて、後述する如く、
窒化物自己整合型トランジスタマスクとして機能する。 本発明方法に於けるこの後のステップとしては、エピタ
キシャル島状部内にエミッタ領域を画定する為に窒化物
層及びエピタキシャル酸化バッファ層の露出部分の上に
レジスト物質から成るエミッタ注入マスクパターンを形
成し、エピタキシャル酸化バッファ層を介して第２導電
型のイオンビームを指向させることによりエミッタ注入
マスツノ開口を介してイオン注入を行なう。このイオン
ビームのエネルギは、エピタキシャル島状部内に前にイ
オン注入によって形成したベース領域内にエミッタ領域
をイオン注入によって形成すバ：く調ｉｉ’ｉ’ｉさＪ
している。ひき続いて形成される注入マスクを介してひ
き続いてイオン注入ステップを行なった後に、単一のア
ニール工程を行なうことによりイオン注入したコレクタ
シンク領域とベース領域とエミッタ領域を同時的にアニ
ールし、従って分ｎＩＬ酸化領域によって分離されてい
るエピタキシャル島状部と一致する能動要素及び受動要
素から成る実質的にアイソプレーナー即ち同一平面状の
’ＪＳ ｆｒｊ回路構成体が形成される。 本発明によれば、その他の多数の付加的な特徴を有する
と共に変形が可能なものである。本発明改良プロセスの
その後のステップとしては、窒化物層の未エッチ部分を
窒化物層自己整合型トランジスタマスクとして使用する
為に所定位置に維持させたままエミッタ注入マスクを除
去する。次のエツチングステップに於いては、窒化物層
自己整合型１〜ランジスタマスクを介してメタライスし
たコンタクトを何着形成する為にコレクタシンクとベー
スとエミッタ表面位置に於いてエピタキシャル層を露出
させている窒化物層自己整合型１〜ランシスタマスクを
介してコレクタシンク領域とベース領域とエミッタ領域
との表面位置に於いてエピタキシャル酸化バッファ層を
エツチングする。本発明の特徴及び利点としては、コレ
クタシンク。 ベース及びエミッタ表面位置に於いてエピタキシャル層
を露出させる場合に、窒化物層自己整合型１−ランジス
タマスクパターンを介して露出さ扛ているエピタキシャ
ル酸化層の露出部分を一度にエツチングすることによっ
て行なうことが可能であるということである。従って、
コンタク１ヘマスクエミツタ領域に加えてコレクタシン
ク領域を画定する開口が形成されているエミッタ注入マ
スクパターンを設けることによって更に効率を上げてい
る。従って、エミッタ注入マスク開口を介してイオン注
入を行なうステップに於いては、第２心電型のイオンビ
ームを照射させることによってエミッタ領域をイオン注
入させると共に、同時的にコレクタシンク領域の表面個
所をオーへードーブさせて表面接触抵抗を減少させてい
る。本発明による別の改良点としては、シンク注入マス
クパターンがコレクタシンク表面位置に加えて分ｈ１を
酸化領域を画定する開口が形成さＡしているということ
である。従って、シンク注入マスク開口を介して行なう
イオン注入ステップに於いては、第２Ｊ停電型のイオン
ビームを照射することによって、コレクタシンク領域を
イオン注入すると共に、分離酸化領域内に燐イオンをフ
ィールドイオン沈入させて連続的なゲッタリングを行な
うと共に分離酸化領域のパッシベーションを行なう。 て多数の利点及び改良が与えられている。例えば、本発
明によれは集積回路構成体の信頼性が向」二される。分
離酸化層内にフィール１〜イオン注入された燐イオンは
、通常の製造プロセスに於いて酸化物内に発生ずる、例
えは、ナ１−リウ１１イオンやポタシウムイオン等の様
な酸化物内の汚染イオンをゲッターすると共にバソシヘ
−１−する。デバイスの−１−側に存在するメタルコン
タクトに正電荷が印加されると、酸化物内の電界中に存
在する僅かな量の汚染す１〜リウムイオン及びポタシウ
ムイオンは酸化物のｊ底部に移動する。この様に移動す
る汚染イオンが正電荷を担持しているので、下側に存在
するシリコン基板内にはＮ型キャリヤが誘起される。そ
の結果、Ｊ：側に存在する１】型物質は実効的にＮ型と
なり、」−側に存在する金属コンタク１へと共に寄生Ｍ
ＯＳ Ｆ Ｅ Ｔ ＋〜ランジスタを形成する。 従来の製造プロセスによって生産される一部の製品の中
に欠陥性のあるデバイスの占めるパーセン１−のかなり
の部分は、この分１ｉｌｆｔ酸化物内に汚染イオンによ
って発生される寄生Ｍｏｓ＋〜ランジスタ効果によるも
のである。本発明によ肛ば、フィール１−注入した燐イ
オンか汚染イオンをゲッターし、分離酸化領域をパッシ
ベー１−シ、寄生ＭＯ８Ｉ−ランジヌタのスレッシュボ
ールド電圧が汚染イオンの移動によって起生されたり過
剰なものとなることが防止され、汚染イオンによって発
生される寄生ｒｖｉ ＯＳ ！ヘランジスタフイール１
へ反転効果を実ゲ７的に除去している。従って、欠陥性
のあるデバイスのパーセントは著しく減少され、汚染イ
オンによる寄生Ｍｏｓ＋−ランシスタ効果に起因する欠
陥性デバイスの発生率は茗しく減少されている。 本発明の別の特徴によれは、分１１ｉ酸化領域イと成長
形成する場合に、分離酸化領域の酸化物が膨６Ｊｉする
ことによりエピタキシャル島状部が８＆４ｊさり。 る事を最小とするように温度及びその他のパラメーター
が選択されている。 本発明の全体的な目的は、能動要素及び受動要素をエピ
タキシへ・ル島状部内に導入する」ユで完全にイオン注
入技術を採用し、イオン注入技術と結合してマスク工程
を再編成すると共に減少させることによって製造プロセ
スを簡単化し、能動要素及び受動要素をエピタキシャル
島状部山に製ｉ告すると共に導入する過程中全構成体上
に複合ノ（ノシベーション保護層の少なくとも一部を所
定位置に維持することによって達成可能であること番士
明Ｉらかである。 以ｆ、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。 第１図は、例えは、１）型シリコンからなる基板１０の
一部を示した断面図であって、Ｎ型不純物乃至は１−−
パント物質が導入されて埋込コレクタ領域１２が形成さ
れている。基板１０の厚さは寸法通りには表しておらず
、勿論、他の要素と比べてもっと大きな物である。埋込
コレクタ領域は、以トに説明する従来の方法に依って導
入されてし）る。第１に、基板全体に渡ってシリコン酸
化層１４にｍ＝様に成長形成させる。次いで乾燥マスク
工程を行なって、ポ１−レジスト物質を酸化層」−にス
ピンさせて一様なホ１−レジスト層を形成する。こる光
マスクを介して露光さぜる。ホ１−レシスＩ一層の露光
部分を現像液で洗い流し、その際に残存するポ１〜レジ
スＩ〜物質でエツチングマスクを形成する。 この所Ｊ胃″トライ（乾燥）マスク″工ｆ子の汐（に、
ウェットマスク工程を行ない、下側に存在する酸化層１
４をエツチングして不純物を導入して埋込コレクタＷＪ
１２を形成する表面位置に於いて基板１０を露出させる
。次いで、ホ１−レシストマスクパターンを除去し酸化
層１４を第１図に示したパターンで残存させ拡散マスク
として機能させる。 通常、化学的エノチャン１〜を使用して酸化層をエツチ
ングするが、１−ライブラスマエノチを使用することも
可能である。所謂″ウエノ１〜マスク′″ １′。 程の終了後、拡散マスグ］４内の［；旧−］を介してｌ
’Ｊ型導電導電型物質１１（さゼ第１−図に示した如く
埋込コレクタＷｉ１２を形成する。Ｊ＋１込コレクタ領
域１２はＮ＋によって表される如く極めて高いレヘルに
ドープされており、埋込コレクタ領域の近傍に層１２は
、後述するコレクタ真空領域へ向かってエミッタ領域か
ら抽出された電子を回収すべく機能する。このような埋
込コレクタ領域を設（プることは一般的ではあるが、そ
の他のコレゲタ４ｉｔ造を使用することも可能である。 りくいで、酸化Ｒ１１４を基板から剥離し、第２図に示
した如く、エピタキシャルＷＪ１５を基板」−に形成Ｖ
る。エピタキシャル層１５はエピタキシャルＣＶ ｒｉ
Ｉ型プロセスによって単結晶層の形態で基板」二に堆積
されたＮ型シリコンで構成されている。 エピタキシャル層と基板とは通常反対導電型に（１？）
成するが、これら両者を同一の導電型物質で構成するこ
ともｉｉＪ能である。エピタキシャル層１５の表面を酸
化して二酸化シリコンＳｉ、０２からなる薄いエピタキ
シャル酸化層１Ｇを形成する。エピタキシャル酸化層１
８６はアイソプレーナー酸化層を有しており、それは次
に形成される層である窒化ＦＪｉＪ１８に対する応力緩
和特性を与えるものである。エピタキシャル層１５ばＪ
１１結晶層のまま維持されねばならないが、それは窒化
層１８によって応力変形を受けたり破壊されたりする可
能性がある。従って、エピタキシャル酸化層１６は個の
ような応力を緩和する為のバッファどして機能する。 窒化層Ｊ８は、外部の供給源からＣＶ Ｌｌによってエ
ピタキシャル酸化バラフッ層］６上に４９１着形成され
る。このシリコン窒化層はＳ ：ｉＸＮ、０２の化学式
の形態であり、理想的にはＳｉ、Ｎ、て構成されるもの
である。このシリコン窒化／：’Ｊ ｌｊ、本明細書に
おいては、窒化Ｒ’ｔ ｉ ８として呼称する。 エピタキシャル島状部を形成する乙に、窒化マスク工程
を行なうが、ドライマスクシーケンスとウエソ１〜マス
クシーケンスの両刃製包含している。 最初に、窒化Ｊ１？１状にホ１−レシストＡ’ｊをスピ
ン形成し、光マスクを介して露光し分Ｈｉ、’ｊｉ酸化
領呟の表面位１ｔを決定する。使用するｙｌ； ｌ−レ
ジスト物質がポジティブ型であるかネガティブ型である
かによりホトレジスト層の露光部分又は未Ｓ７Ａ光部分
のいづれかが洗い流さｈ、残存するポ１〜レジストマス
クによってエツチングマスクが形成される。ドライマス
クシーケンスに続いてウエッ１〜マスクシーケンスを行
なうが、３つのエツチングステップを包含しており、そ
れらばウエツ１〜化学的エッチ乃至はトライプラズマエ
ッチとすることが可能である。 最初のエッチステップにおいては、窒化シリコン選択的
エラチャン１−を使用してホ１−レジストマスクを介し
窒化層」８をエツチングし、次いでホ１−レジストマス
クを除去する。次いで、窒化Ｗ１１８をエツチングマス
クとして使用して酸化物エッチによって下側に存在する
エピタキシャル酸化層１６をエツチングする。最後に、
Ｎ型シリコンのエピタキシャル層］５をシリコンエツチ
ングステップに於いて埋込層１２の両側における位置２
０においてエツチングし、窒化シリコンＷｊ１８及び二
酸化シリコン層１６の夫夫のエツチングされなかった部
分に依って形成される帽子乃至はカバーを有するエピタ
キシャル島状部（メサ部乃至は台座部）２５を形成する
。この場合のシリコンエッチはエピタキシャル層１５の
約半分の深さまで行なう。 ＋衣ｎｌｉ Ｍ １ ガト１ｒウ ノｎｕｌ＋−） す
ｔ １．ｆ マ θ）Ｓ／ Ｉ＋ １ ”／ 工 １、
Ｊチンゲステップを従来の深さよりも多少深い深さにな
るまで行ない、従来の温度である１、０００℃よりも多
少高い温度、例えば、１．．０５０℃乃至１．１００’
（″。 の範囲内の温度に於いて分離酸化物空間２０内に酸化物
を成長形成させる。多少高い温度範囲においてシリコン
を酸化することにより、エピタキシャル島状部２５上の
分離用酸化物の破壊効果を最小とするか又は全く除去す
ることが可能である。 分離用酸化物を成長形成する前に、基板１０の上表面及
び分離酸化物空間２０の下側に存在するエピタキシャル
層」５の」−表面内にＹ）型不純物乃至はドーパン１〜
物質を拡散させる。、ｌ、ｉｊ仮１０及び分離酸化物領
域の下側に存在するエピタキシへ・ル層１５の夫々の表
面位置１０ａ及びＪ、 ５ ａ内にＩ〕導電型物質を導
入することにより、後述する如く、燐イオンのフィール
１−札入による分離酸化物内のイオン汚染物がゲッター
されると共に、隣接ずろエピタキシャル島状部との間の
寄生Ｍ ＯＳ ｌ−ランジスタ効果の問題を実質的に除
去することにより集積回路構成体の信頼性を確保するこ
とを可能としている。表面区域１０ａ及び１５ａ内に導
入された、例えば、ボロンからなるＰ型注入物乃至は拡
散は、隣接する島状部間にチャンネルヌトップを提供し
ている。ボロンからなるこのＰ型拡散は丁）乃至はＰ＋
レヘルにまて行なうことが可能であり、又イオン注入か
拡散の何れかによって導入させることが可能である。 表面チャンネルストップを形成する準備をした後に、分
離酸化領域乃至は空間２０内に分離酸化膜２２を成長形
成させ、環状形状をした分離酸化領域によってエピタキ
シャル島状部２５を互いに分子４１ｉさせる。酸化を行
ない分離酸化物を成長する過程に於いて、分離酸化領域
の近傍に於けるエピタキシャルＪｎ Ｉ ５は完全にン
肖費され、捉って分音１を酸化ｑｌ＋分はエピタキシャ
ル層を完全に貫通してエピタキシャル層１５と基板１０
との間の分離接合へ到達する。分ｇｌ［酸化領域内のシ
リコンから成長されるシリコン酸化物は、通常、元のシ
リコンの体積の略２倍の体積を占有し、従って領域２０
内の分離用酸化物２２とエピタキシャル島状部２５とは
実質的にアイソプレーナー即ち同一平面状である。分離
用酸化物の成長過程中、エピタキシャル島状部２５の両
側に烏の頭部２．２ ａと鳥のくちばし部１６ａが形成
される。 次いで、元の窒化層１８の残存部分を隼精回路構成体の
表面から剥離し、第５図に示した如く、新たな窒化シリ
コンＭ２８を本構成体の上に一様に成長形成させる。従
来の方法による場合には、窒化シリコン層２８を再形成
する代りに、構成体−ヒに厚い酸化層を形成し、次いて
１−ライマスクシーケンス及びウエソ１−マスクシーケ
ンスを行すって後述する如きコレクタシンク領域を導入
させる。 一方、本発明による場合には、構成体全体に新たな一様
な窒化に’）２Ｂを形成し、それはエピタキシャル酸化
層１６と共に即積回路邪１成俸全体にｉ）σっでの複合
パンシベーション保護層を形成する。本発明によれば、
別の酸化層を成長させる必要がなく−且つ酸化層をエツ
チングしたり成長させたりする別のステップは排除され
ている。後述する如く、本発明によれば、エピタキシャ
ル島状部２５内に能動要素及び受動要素を製造する為に
イオン注入技術がアイソプレーナープロセス内に完全に
組込まれている。窒化物はその下側に存在する全ての要
素、例えばエピタキシャル酸化Ｎ１６２分離酸化膜２２
及びエピタキシャルシリコン１５などに対し有効な保謀
層として機能する。窒化層２８は周囲の汚染物及び構成
体内のイオンが蓄積されることを防止し、ウェハをバソ
シベ−１〜する。 この為に、第４図に示した如く、酸化を完Ｙし分離酸化
膜２２を成長させた後に、第５図に示した如く、直くに
新たな窒化層２８を形成する。一方、従来のプロセスに
於いては、エピタキシャル層及びその他の下側に存在す
る要素が部分的に周囲の汚染物に露呈されることのある
最大６個のステップの長い期間が存在する。本発明に基
づく改良されたアイツブ１ノーナープロセスに於いては
、エピタキシャル層と、エピタキシャル酸化層と、分離
酸化膜とを有するウェハを直接的にパソシベー１へする
。 かいて バソシベーシゴン用の窒化シリコン層２８どエ
ピタキシャル酸化層１６とを所定位置に維持したままこ
れらの層２８及び」６を介してイオン注入を行ないコレ
クタシンク領域３０を形成する。これは、Ｎ導電型の不
純物乃至は１−一パン１〜物質からなる例えば燐からな
るイオンビー１１をこれらの夫々の層を介して照射させ
てイオンｔ」：人を行なうことによって達成する。この
イオンビームは従来の手法及び装置によって発生される
ものであり、燐原子から電子を剥き取り、加速電界を印
加し、且つプレート乃至はマグネノ１へによって燐イオ
ンビームを合焦させる。イオン注入装置の質量分析器効
果によって、集積回路構成体内の選択箇所にイオン注入
する為の炉イオンビー１１か取１１′、される。このイ
オンビームは、Ｎ型エピタキシャル層」５を純粋な隣で
イオン注入しコレクタシンク領域３０内にＮ十乃至はＮ
子午注入領域をＪｊえる為に窒化層２８及びエピタキシ
ャル酸化層」６を通過するのに十分なエネルギを有する
様に発生される。 選択的イオン注入はドライマスクシーケンスのみを使用
することによって達成される。即ぢ、ホ１へ１ノジス１
一層３５を窒化層２８」二にスピン形成させ、光マスク
パターンを介して露光させる。尚、本発明による場合に
屹この光マスクパターンにより、コレクタシンク領域３
０のみならず分離酸化領域２０及び分離酸化膜２２が開
口を介して画定される。使用するホ１−レジスト物質が
ポジティブ型であるかネガティブ型であるかによりボ１
〜レシストの露光部分または未露光部分を洗い流すこと
によりホ１〜レシストＨ３５が形成され、それはコレク
タシンク領域３０をイオン注入する為のみならず分離酸
化領域内に燐イオンをフィールド注入する為の注入マス
クとして機能する。コレクタシンク領域内にＮ十ノート
のキャリアを得る為にＮ型キャリアの淡イオンビー１１
をイオン注入すると同時に分離酸化膜の連続的なゲッタ
リングを行なうために燐イオンをフィールド注入する為
の典型的なイオンビームエネルギは、例え、ば、１１８
０ＫＱＶである。このようなビームエネルギを使用する
ことにより、パッシベーション用の窒化層２８とエピタ
キシャル酸化層１６とを通過してエピタキシャル層１５
内にコレクタシンク領域をイオン注入によって形成する
ことが可能である。従って、本発明方法によれは、コレ
クタシンク領域のイオン注入と分離酸化膜パッシベーシ
ョン用のフィールドイオン注入とを同時に行なうことが
可能である。勿論、コレクタシンク領域のイオン注入と
を順次行なうことも０■能である。然し乍ら、Ｎ型キャ
リヤか燐である場合には、本発明に於いては、同時的な
イオン注入を行なう。この燐イオンビームはコレクタシ
ンク領域に加えて分Ｍ Ｍ化領Ｊ！！１：の表面箇所を
スキャンする。本発明によＩｔ、は、このことを同時的
に行なうことかｉｉｆ能である。何１１夕ならば、パッ
シベーション用の燐イオン注入物は爾後の酸化エッチに
おいてエツチング除去されることがないからであり、後
述の記載から一層良く理解される如く、この様なエツチ
ングステノブの全てはＭＩ：除されているからである。 従って、酸化領域内に進入する全ての？’ｉ染物は、デ
バイス性能に何等変動を１５えることなしに、ゲッタリ
ング用イオンによって化学的に抑制される。従って、デ
バイス性能は不変のままであり、更に、コレクタシンク
のイオン注入と同時的なフィールドイオン注入のステッ
プの過程中、パッシベーション用窒化層２８は周囲の汚
染物に対するバリヤとして所定位置に存在している。 窒化シリコン層２８とエピタキシャル酸化層」６とを残
存させたまま、シンタ注入ホ１−レジストマスク３５を
除去する。次いで、窒化層２８上に新たなホ１−レジス
ト層をスピン形成し、光マスクを介して露光させ、次い
で使用しているホ１ヘレジスト物質がポジティブ型であ
るかネガティブ型であるかによって露光部分又は未露光
部分を現像剤によって洗い流し、第６図に示した如く、
ベース領域をイオン注入によって形成する為のホ１へ１
ノジス１へマスクパターン３６を残存させる。従って、
ホ１へレジスタマスクパターン３６は、ボロンイオンビ
ーム等の用な■〕導電型の不純物からなるイオンビーム
てあって、窒化［２８とエピタキシャル酸化層１６と後
透過しエピタキシャル島状部２５のエピタキシャル層１
５内にＰ型ベース領域４０を形成させるのに十分なエネ
ルギを有するイオンビームをポトレジストマスク内の開
Ｌ１を介して照射することによりベース領域４０をイオ
ンビームによって形成する際の注入マスクとして機能す
る。 従来のアイソプレーナープロセスと異なり、／＼−ス領
域４０はエミッタ領域かエピタキシャル、（＋。 状部内に導入される前にイオン注入によって形成さオし
る。この事により多数の利点か１１ｔられる３、第１に
、ベース領域をイオン注入することにより保護層を所定
位置に維持することを可能とする。第２に、第６図に示
した如くベース４０にイオン注入することにより、一様
な厚さを有し平坦な形状を有するベース領域か得らＡし
る。第３に、イオン注入技術によって一１ｊえられる不
純物の４人に関する制御性が大きいので、横方向拡散が
殆と無く、ベース領域４０とシンク領域３０とは離隔さ
れたままであり非隣接状態のままである。この場合のポ
ロンのイオン注入を、例えば、８０ Ｋ ｅ Ｖのエネ
ルギで実施することが可能である。更に、エミツタを形
成する前にベースをイオン注入によって形成するので、
後に第７図に関し説明する如く。 エミッタ領域の下限とベース領域の下限との間に適宜の
ベース幅乃至は間隙を維持する事が可能である。この」
１は第６Ａ図に示した従来のスタンダー１〜なプロセス
と対比される点であり、第６Ａ図に示した場合には、ベ
ースを形成する前に、エピタキシャル酸化層」−」６と
ホ１〜レジストマスク層１３８及び窒化Ｍ１２８内の開
口を介してエミッタ１５０が最初に形成される。次いで
、第６Ｂ図に示した如く、ホトレジス１へマスク層」３
６と窒化層１２８内の開口を介してベース１４０が形成
される。この場合には、窒化層１２８の開口部分におい
てはイオン注入に対する停止能力か低ｆしているので、
これらの開（二１部分の下側におけるベース形状は隣接
部分よりも−Ｊ！深く形成されている。このようにベー
ス１４０の深さ乃至は形状が不均一であるということと
エミッタ１５０の横方向拡散とが結合されて、エミッタ
領域１５０の下限と点１４５におけるベース領域１４．
０の下限との間の幅乃至は間隔は狭いものとなる。この
狭い間隔はエミッタの端部に高電界領域を発生させ、従
って″漏れ性″１〜ランジスタを形成することとなる。 本発明方法によれば、ベース幅及び形状か不均一になる
という問題を除去するたけてなく、パッシベーション用
窒化層２８とエピタキシャル酸化層１６の両方から構成
される複合保護層を所定位置に維持したままベース領域
をイオン注入によって形成することが可能である。 次いで、窒化層２８をそのまま維持したままでホトレジ
ストベース注入マスク３６を除去する。 次いで、窒化層２８上に新たなホ１〜レジス１一層をス
ピン形成すると共に、そのホトレシスｈ ＥＶを自己整
合型トランジスタマスクパターンにｉ・露光さぜる。ホ
１〜レジス１一層を現像し、その露光部分又は未露光部
分が使用するポ１−レジスト物り′ｒがポジティブ型で
あるか又はネカティブ型であるかということによって洗
い流され、下側に存在する窒化層をエツチングする為の
自己整合型１ヘランジスタ（ＳＡＴ ’）マスクパター
ンが残存される。このような自己整合整合型１−ランジ
スタマスクパターンばＦａｒｒｅ〕、］等の米国特許第
４．１．９９，３８０号及びＫｏ等の米国特許出願節３
４０，３９５号に開示されている。ホ１ヘレジストＳ
Ａ Ｔエツチングマスクパターンを形成した後に、本発
明による改良型アイソプレーナープロセスに於いては最
初に窒化層２８をエツチングする。従って、この窒化層
エッチ」工程の前に、窒化Ｍ２Ｂを残したまま行なうこ
との可能な全てのステップは完了されている。ホトレジ
ストＳＡＴマスクパターンを介して窒化層２８をエツチ
ングすることにより、第７図に示した窒化層パターン２
８が形成される。重要なことであるが、窒化層２８のみ
がエツチングされ下側に存在するエピタキシャル酸化層
１６はエツチングさ４しない。第７図に示した如く、コ
レクタシンク領域とベース領域とエミッタ領域の表面位
置に於いて窒化層２８内にエツチング形成された開口を
介してエピタキシャル酸化層１６が露出されている。窒
化層２８とエピタキシャル酸化ＰＪ１６とを複合保護層
として考えているので、エピタキシャル島状部に対する
保護バリヤとしてエピタキシャル酸化層１６を所定位置
に維持したままエミッタイオン注入ステップを行なうの
に必要とされる複合層の一部のみをエツチングによって
除去する。 窒化物エッチの完了後、ホ１〜レジストＳ Ａ ’ｒマ
スクパターンを除去し、エミッタ注入シーケンスを行な
う準備としてエツチングした窒化層２８の上に新たにホ
トレジスト層をスピン形成する。この新たなホトレジス
ト層を光マスクパターンを介して露光し、且つそのホ１
〜レジストの露光部分又は未露光部分を現像すると共に
洗い流し、第７図に示した如く、ホトレジストエミッタ
領域注入マスクパターン３８を残存させる。本発明によ
れば、ホトレジス１へマスクパターン３８内に形成した
開りは、エミッタ領域５０内に選択的不純物を注入する
ことを可能とするだけでなく、コレクタシンク領域にお
ける表面接触抵抗を減少させる為にコレクタシンク領域
３０の表面部分３１をオーバードープすることを可能と
する。 このエミッタ注入工程は、例えば、Ｎ型導電型不純物を
第７図に於いてＮ＋＋によって表わされる様に一層高い
キャリヤ濃度とするようにイオン注入を行なうものであ
る。このような一層高い濃度で一層高い導電性のイオン
注入は、砒素イオンのようなＮ型導電型のイオン不純物
から成るイオンビームをエピタキシャル酸化層１６を介
して照射し且つエピタキシャル層内に導入させてエミッ
タ領域５０をイオン注入すると共にオーバードープした
コレクタシンク表面部分３］−をイオン注入すべくイオ
ンビームを照射することによって行ない、これらは全て
第７図に示しである。通常、エミッタ領域及びコレクタ
シンク領域の表面部分に砒素イオンをイオン注入する為
のイオンヒームエネルギは１． ＯＯＫ ｅ Ｖのオー
ダーである。公知の如く、例えばアイソプレーナー製造
プロセスの過程中に於ける種々の加熱ステップの結果、
第５図乃至第７図に順次示した如く、コレクタシンク領
域３０が次第に内側へ進行乃至は拡散し、遂にコレクタ
シンク領域３０は埋設コレクタ１２と接触する。窒化層
２８の部分２８ａは、コレクタシンク領域３０とベース
領域４０とを分離させておく為にＮ型導電型のイオンビ
ームに対するへリヤとして機能する。本発明に基づき、
エピタキシャル酸化Ｗ１１６を介してエミッタ領域をイ
オン注入すると共にコレクタシンク領域の表面部分をオ
ーバードープすることによって、従来のアイソプレーナ
ープロセスに於いて必要とされていたエツチング及びマ
スクステップが更に不用となる。 次いで、ホ１〜レジストエミッタ江入マスクパターン３
８を除去し、次いで、コレクタシンク領域、ベース領域
及びエミッタ領域に対する全てのイオン注入物を同時的
に単一のステップに於いてアニールし、コレクタシンク
領域３０及びエミッタ領域５０に於ける注入物を第７図
に示した適宜所望の深さへドライブする。従って、本発
明は、従来のプロセスにおける別々のアニール工程を全
てのイオン注入を完了した後の単一のステップに統合さ
せている。このようにアニール工程の繰り返しを除去す
ることによって製造方法を簡単化している。 本発明による改良したアイソプレーナープロセスの最終
ステップは、第８図に示した如く、窒化層２８内にエツ
チング形成された開口を介して露出されているエピタキ
シャル酸化［１６の露出部分を一度にエツチング除去す
ることである。コレクタシンク領域とベース領域とエミ
ッタ領域の表面部分の」二に存在するエピタキシャル酸
化層１６の部分を選択的にエツチング除去する為にその
ほかのマスク工程が必要とされることはない。従来の方
法に於いてはアンターカッティングを防止する為に酸化
層をエツチングする場合に拡散領域を保護する為に別の
コンタクトマスクステップが必要であるが、本発明に於
いては、窒化ＷＪ２８内の開口を介して行なうプランケ
ラ１〜エツチングステツプが必要とされるのみであり、
窒化層２８はエピタキシャル酸化層１６の露出部分をエ
ツチング除去する為の窒化層ＳＡＴマスクとして実効的
に機能する。そのほかのマスキングを使用せず、且つエ
ツチングした窒化層２８をメタリゼーション二１ソ々ツ
ノ１−のｔ託オＲ的イ寸碧を才子なう為、の寥々り的マ
スクとじて使用することによりコレクタシンク領域とベ
ース領域とエミッタ領域の表面部分の」二に直接メタリ
ゼーションコンタク１〜を伺着形成させることが可能で
ある。 本発明に基づく改良型バイポーラアイソプレーナープロ
セスステップを要約すると以下の如くなる。 １．０ 埋め込みコレクタマスク ２．０ 分離酸化マスク ３．０ コレクタシンクマスク（ドライマスクシーケン
スのめ） ６．０ ベースマスク又はＩ〕＋マスク（１〜ライマス
クシーケンスのみ） ４．０ 窒化膜又は自己整合型１ヘランジスタ（ＳＡＴ
マスク） ５．０ エミッタマスク又はＮ＋マスク（トライマスク
シーケンスのみ） 従って、本発明の改良したアイソプレーナープロセスに
於いては、７．０コンタクＩ〜マスクステツプと、３．
０コレクタシンクマスクウエノ１〜マスフ乃至はエツチ
ングシーケンス及び５．０エミノタマスクウエツ１〜マ
スク乃至はエツチングシーケンスをＪｌｌｌｉ除してい
る。パッシベーション用の窒化膜は、窒化膜を所定個所
に維持したまま実行することが可能な全てのステップを
実際に完了するまで所定位置に維持される。従来のステ
ップを再糸掃成して窒化膜を所定個所に維持することを
可能とするのに最適なプロセスとしており、この窒化膜
はエミッタ領域をイオン注入する前にのみＳＡＴマスク
シーケンスを介してエツチングされる。 然し乍ら、複合保設層の一部であるエピタキシャル酸化
１ｍはこのエミッタ注入ステップに於いても所定位置に
維持されている。総括すると、従来のアイソプレーナー
プロセスと比較して、ウエツ１ヘエッチングシーケンス
の数は６か６２へ減少されており、ドライマスクシーケ
ンスの数は５から４に減少されており、一方イオン注入
ステップは２からご３に増加さｈており、アニールステ
ップは単一ステップに統合し加熱ステップの数を減少さ
せている。 以上、本発明をバイポーラデバイスの特定例に関して説
明し且つＮ型及びＰ型導電型半心体物質及び領域の特定
の場合について説明したが、全ての特徴及び利点を保持
したままＮ心電型とｐｉ算電電型を逆にすることも可能
である。即ち、以上の説明に於いては、本発明の具体的
実施の態様について詳細に説明したが、本発明はこれら
具体例にのみ１恨定さ九るべきものではなく、本発明の
技術的範囲を逸脱することなしに種々の変形か可能であ
ることは勿論である。
へ延在する酸化半導体物質から成る環状形状をした分６
′１を酸化領域を形成することによってエピタキシャル
島状部を互いに分ｌ＋７ｔｔ状態とさせる。 本発明の目的を達成する為に、前述した基本構成体の上
に一様に窒化物層乃至はその他の絶縁物６ン）Ｊ、・自
１・４セｔＩＪｊＩす４１斗ｊＴＪ「６じ（シミーに侵
ン己（！Ｊｒ大ジノ（、、、ンノ△−１へすると共に、
分離酸化領域と、エピタキシャル酸化八ツ７７層とエピ
タキシャル層とを周囲の汚染物から保護する。本発明の
特徴乃至利点としては、一様な窒化物乃至はその他の絶
縁物質から成る層とエピタキシャル酸化バッファ層とが
結合して木構成体」二に複合保護層を形成するというこ
とである。本発明によれば、この複合保護層が、コレク
タシンクとベース及びエミッタ領域がエピタキシャル島
状部内に導入される工程の主要部分にわたって所定位置
に維持される。更に、複合保護層の少なくとも一部は、
コレクタシンクとベース及びエミッタ領域をエピタキシ
ャル島状部内に心入するプロセスの過程中周囲の汚染物
に対するバリヤとして機能する。従って、コレクタシン
ク領域とベース領域と１．エミッタ領域の夫々の表面位
置にメタリゼーションコンタク１へを何着形成すること
が必要となるまで、エピタキシャルシリコン層の表面は
保護されたままであり露出状態とされることはない。 本発明によれば、選択的にＮ型領域及びＰ副領域を導入
することによってエピタキシャル島状ｆｌｌｉ内に能動
要素及び受動要素を製造するシーケンス乃至手順の全体
をパッジ・＼−シ竺ン用の保ａ Ｊｆｆｌを介して行な
い、且つメタリゼーションコンタク１へを何着形成する
為にニルゲタシンク領域とベース領域とエミッタ領域の
人々の表面個所を露出させるまで選択的に１〜−ブ領域
を導入する過程中この保護層に所定位置に維持させてお
く。即ぢ、本発明によ匙は、このことを達成する為に、
従来のマスクステップを再編成すると共に拡散方法を完
全にイオン沈入方法で１１５換させている。従って、本
発明によれは、相：続して維持されるパッシベーション
用の保護層を介して実施される完全に統合され旧つ順次
的なイオン汁人プロセスが提供される。 オ＼発明のこの点に関する特徴及び利点としては、ウェ
ットマスクステップ及びエツチングステップが最小とさ
れており、アイソプレーナープロセスに必要とされる全
体的なステップ数が減少されているということである。 本発明の別の特徴としでは、メタリゼーションコンタク
トを何着形成するまて、エピタキシャル島状部内に能動
要素及び受動要素を製造する過程中犯積回路構成体が周
囲の汚染物からバッシベー１−されており旧つ保護され
ているということである。 これらの目的を達成する為に、本発明によれは、エピタ
キシャル島状部内にコレクタシンク領域を画定する為に
窒化物層状のパターン内にレジスト物質から成るシンク
注入マスクを形成するステップと、窒化物層とエピタキ
シャル酸化バッファ層とで構成される複合保護層を介し
て第２導電型のイオンビームを照射さぜることによって
前記シンク注入マスク開口を介してイオン注入するステ
ップとを提供している。このイオンビームのエネルギは
エピタキシャル層内のコレクタシンク領域にイオン注入
するように調節されている。窒化物層とエピタキシャル
酸化バッファ層とを所定位置に残存させたままシンク注
入マスクを除去した後に、本発明によれは、エピタキシ
ャル島状部内にベース領域を画定する為に窒化物層状の
パターン内に＋、 ｘノーｙ ｌ−ｒＷｓｒｆｔ Ｊ、
ｖ ＋ｈ ｒＡ； ７− ／％！ １テ１：λフ１力ｔ
ｙ １ｒ？ ｈＶ ｌ 。 且つ前記複合保護層を介して第１導電型のイオンビーム
を指向させることによってベース注入マスク開口を介し
てイオン注入を行なう。この場合のビームエネルギはベ
ース領域をエピタキシャル層内にイオン注入によって形
成するように調節されている。本発明のこの点に於ける
特徴としては、エミッタ領域をイオン注入する前にベー
ス領域をイオン注入することによってアイソプレーナー
プロセスを更に変形し旧つ涌ｉ１１化し７ているという
ごとである。 次いで、窒化物層とエピタキシャル酸化八ツ７７層とを
周囲の汚染物に対するバリヤとして所定位置に維持させ
たままベース注入マスクを除去し、互いに相対的に整合
させてコレクタシンク領域とベース領域とエミッタ領域
とを表面位置に画定する為に窒化物層上に自己整合型１
〜ランジスタマスクパターンを形成する。１本発明の改
良型アイソプレーナープロセスに於いては、この時点に
於いてウエッ１へマスク乃至はエツチングステップを維
持しており、自己整合させた１−ランジスタマスクバタ
ーンにおける開口を介して下側に存在する窒化物層をエ
ツチングし、コレクタシンク領域とベース領域とエミッ
タ領域の表面個所に於いて窒化物層を除去する。然し乍
ら、重要なことであるが、複合パッシベーション用保護
層の一部であるエピタキシャル酸化バッファ層は周囲の
汚染物に対するバリヤとして所定位置に維持される。従
って、本発明によれば、ホ１〜レジストから成る自己整
合型１−ランシスタマスタパターンを除去した後に、エ
ツチングによって窒化物層が除去された表面個所に於り
る所定位置にエピタキシャル酸化ハフ２フ 動要素を製造する過程中、複合パッシベーション用保護
層の少なくとも一部か所定位置に維持されている。本発
明の別の側面によれば、窒化物層のエツチングされなか
った残存部は所定位［直に維持されて、後述する如く、
窒化物自己整合型トランジスタマスクとして機能する。 本発明方法に於けるこの後のステップとしては、エピタ
キシャル島状部内にエミッタ領域を画定する為に窒化物
層及びエピタキシャル酸化バッファ層の露出部分の上に
レジスト物質から成るエミッタ注入マスクパターンを形
成し、エピタキシャル酸化バッファ層を介して第２導電
型のイオンビームを指向させることによりエミッタ注入
マスツノ開口を介してイオン注入を行なう。このイオン
ビームのエネルギは、エピタキシャル島状部内に前にイ
オン注入によって形成したベース領域内にエミッタ領域
をイオン注入によって形成すバ：く調ｉｉ’ｉ’ｉさＪ
している。ひき続いて形成される注入マスクを介してひ
き続いてイオン注入ステップを行なった後に、単一のア
ニール工程を行なうことによりイオン注入したコレクタ
シンク領域とベース領域とエミッタ領域を同時的にアニ
ールし、従って分ｎＩＬ酸化領域によって分離されてい
るエピタキシャル島状部と一致する能動要素及び受動要
素から成る実質的にアイソプレーナー即ち同一平面状の
’ＪＳ ｆｒｊ回路構成体が形成される。 本発明によれば、その他の多数の付加的な特徴を有する
と共に変形が可能なものである。本発明改良プロセスの
その後のステップとしては、窒化物層の未エッチ部分を
窒化物層自己整合型トランジスタマスクとして使用する
為に所定位置に維持させたままエミッタ注入マスクを除
去する。次のエツチングステップに於いては、窒化物層
自己整合型１〜ランジスタマスクを介してメタライスし
たコンタクトを何着形成する為にコレクタシンクとベー
スとエミッタ表面位置に於いてエピタキシャル層を露出
させている窒化物層自己整合型１〜ランシスタマスクを
介してコレクタシンク領域とベース領域とエミッタ領域
との表面位置に於いてエピタキシャル酸化バッファ層を
エツチングする。本発明の特徴及び利点としては、コレ
クタシンク。 ベース及びエミッタ表面位置に於いてエピタキシャル層
を露出させる場合に、窒化物層自己整合型１−ランジス
タマスクパターンを介して露出さ扛ているエピタキシャ
ル酸化層の露出部分を一度にエツチングすることによっ
て行なうことが可能であるということである。従って、
コンタク１ヘマスクエミツタ領域に加えてコレクタシン
ク領域を画定する開口が形成されているエミッタ注入マ
スクパターンを設けることによって更に効率を上げてい
る。従って、エミッタ注入マスク開口を介してイオン注
入を行なうステップに於いては、第２心電型のイオンビ
ームを照射させることによってエミッタ領域をイオン注
入させると共に、同時的にコレクタシンク領域の表面個
所をオーへードーブさせて表面接触抵抗を減少させてい
る。本発明による別の改良点としては、シンク注入マス
クパターンがコレクタシンク表面位置に加えて分ｈ１を
酸化領域を画定する開口が形成さＡしているということ
である。従って、シンク注入マスク開口を介して行なう
イオン注入ステップに於いては、第２Ｊ停電型のイオン
ビームを照射することによって、コレクタシンク領域を
イオン注入すると共に、分離酸化領域内に燐イオンをフ
ィールドイオン沈入させて連続的なゲッタリングを行な
うと共に分離酸化領域のパッシベーションを行なう。 て多数の利点及び改良が与えられている。例えば、本発
明によれは集積回路構成体の信頼性が向」二される。分
離酸化層内にフィール１〜イオン注入された燐イオンは
、通常の製造プロセスに於いて酸化物内に発生ずる、例
えは、ナ１−リウ１１イオンやポタシウムイオン等の様
な酸化物内の汚染イオンをゲッターすると共にバソシヘ
−１−する。デバイスの−１−側に存在するメタルコン
タクトに正電荷が印加されると、酸化物内の電界中に存
在する僅かな量の汚染す１〜リウムイオン及びポタシウ
ムイオンは酸化物のｊ底部に移動する。この様に移動す
る汚染イオンが正電荷を担持しているので、下側に存在
するシリコン基板内にはＮ型キャリヤが誘起される。そ
の結果、Ｊ：側に存在する１】型物質は実効的にＮ型と
なり、」−側に存在する金属コンタク１へと共に寄生Ｍ
ＯＳ Ｆ Ｅ Ｔ ＋〜ランジスタを形成する。 従来の製造プロセスによって生産される一部の製品の中
に欠陥性のあるデバイスの占めるパーセン１−のかなり
の部分は、この分１ｉｌｆｔ酸化物内に汚染イオンによ
って発生される寄生Ｍｏｓ＋〜ランジスタ効果によるも
のである。本発明によ肛ば、フィール１−注入した燐イ
オンか汚染イオンをゲッターし、分離酸化領域をパッシ
ベー１−シ、寄生ＭＯ８Ｉ−ランジヌタのスレッシュボ
ールド電圧が汚染イオンの移動によって起生されたり過
剰なものとなることが防止され、汚染イオンによって発
生される寄生ｒｖｉ ＯＳ ！ヘランジスタフイール１
へ反転効果を実ゲ７的に除去している。従って、欠陥性
のあるデバイスのパーセントは著しく減少され、汚染イ
オンによる寄生Ｍｏｓ＋−ランシスタ効果に起因する欠
陥性デバイスの発生率は茗しく減少されている。 本発明の別の特徴によれは、分１１ｉ酸化領域イと成長
形成する場合に、分離酸化領域の酸化物が膨６Ｊｉする
ことによりエピタキシャル島状部が８＆４ｊさり。 る事を最小とするように温度及びその他のパラメーター
が選択されている。 本発明の全体的な目的は、能動要素及び受動要素をエピ
タキシへ・ル島状部内に導入する」ユで完全にイオン注
入技術を採用し、イオン注入技術と結合してマスク工程
を再編成すると共に減少させることによって製造プロセ
スを簡単化し、能動要素及び受動要素をエピタキシャル
島状部山に製ｉ告すると共に導入する過程中全構成体上
に複合ノ（ノシベーション保護層の少なくとも一部を所
定位置に維持することによって達成可能であること番士
明Ｉらかである。 以ｆ、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。 第１図は、例えは、１）型シリコンからなる基板１０の
一部を示した断面図であって、Ｎ型不純物乃至は１−−
パント物質が導入されて埋込コレクタ領域１２が形成さ
れている。基板１０の厚さは寸法通りには表しておらず
、勿論、他の要素と比べてもっと大きな物である。埋込
コレクタ領域は、以トに説明する従来の方法に依って導
入されてし）る。第１に、基板全体に渡ってシリコン酸
化層１４にｍ＝様に成長形成させる。次いで乾燥マスク
工程を行なって、ポ１−レジスト物質を酸化層」−にス
ピンさせて一様なホ１−レジスト層を形成する。こる光
マスクを介して露光さぜる。ホ１−レシスＩ一層の露光
部分を現像液で洗い流し、その際に残存するポ１〜レジ
スＩ〜物質でエツチングマスクを形成する。 この所Ｊ胃″トライ（乾燥）マスク″工ｆ子の汐（に、
ウェットマスク工程を行ない、下側に存在する酸化層１
４をエツチングして不純物を導入して埋込コレクタＷＪ
１２を形成する表面位置に於いて基板１０を露出させる
。次いで、ホ１−レシストマスクパターンを除去し酸化
層１４を第１図に示したパターンで残存させ拡散マスク
として機能させる。 通常、化学的エノチャン１〜を使用して酸化層をエツチ
ングするが、１−ライブラスマエノチを使用することも
可能である。所謂″ウエノ１〜マスク′″ １′。 程の終了後、拡散マスグ］４内の［；旧−］を介してｌ
’Ｊ型導電導電型物質１１（さゼ第１−図に示した如く
埋込コレクタＷｉ１２を形成する。Ｊ＋１込コレクタ領
域１２はＮ＋によって表される如く極めて高いレヘルに
ドープされており、埋込コレクタ領域の近傍に層１２は
、後述するコレクタ真空領域へ向かってエミッタ領域か
ら抽出された電子を回収すべく機能する。このような埋
込コレクタ領域を設（プることは一般的ではあるが、そ
の他のコレゲタ４ｉｔ造を使用することも可能である。 りくいで、酸化Ｒ１１４を基板から剥離し、第２図に示
した如く、エピタキシャルＷＪ１５を基板」−に形成Ｖ
る。エピタキシャル層１５はエピタキシャルＣＶ ｒｉ
Ｉ型プロセスによって単結晶層の形態で基板」二に堆積
されたＮ型シリコンで構成されている。 エピタキシャル層と基板とは通常反対導電型に（１？）
成するが、これら両者を同一の導電型物質で構成するこ
ともｉｉＪ能である。エピタキシャル層１５の表面を酸
化して二酸化シリコンＳｉ、０２からなる薄いエピタキ
シャル酸化層１Ｇを形成する。エピタキシャル酸化層１
８６はアイソプレーナー酸化層を有しており、それは次
に形成される層である窒化ＦＪｉＪ１８に対する応力緩
和特性を与えるものである。エピタキシャル層１５ばＪ
１１結晶層のまま維持されねばならないが、それは窒化
層１８によって応力変形を受けたり破壊されたりする可
能性がある。従って、エピタキシャル酸化層１６は個の
ような応力を緩和する為のバッファどして機能する。 窒化層Ｊ８は、外部の供給源からＣＶ Ｌｌによってエ
ピタキシャル酸化バラフッ層］６上に４９１着形成され
る。このシリコン窒化層はＳ ：ｉＸＮ、０２の化学式
の形態であり、理想的にはＳｉ、Ｎ、て構成されるもの
である。このシリコン窒化／：’Ｊ ｌｊ、本明細書に
おいては、窒化Ｒ’ｔ ｉ ８として呼称する。 エピタキシャル島状部を形成する乙に、窒化マスク工程
を行なうが、ドライマスクシーケンスとウエソ１〜マス
クシーケンスの両刃製包含している。 最初に、窒化Ｊ１？１状にホ１−レシストＡ’ｊをスピ
ン形成し、光マスクを介して露光し分Ｈｉ、’ｊｉ酸化
領呟の表面位１ｔを決定する。使用するｙｌ； ｌ−レ
ジスト物質がポジティブ型であるかネガティブ型である
かによりホトレジスト層の露光部分又は未Ｓ７Ａ光部分
のいづれかが洗い流さｈ、残存するポ１〜レジストマス
クによってエツチングマスクが形成される。ドライマス
クシーケンスに続いてウエッ１〜マスクシーケンスを行
なうが、３つのエツチングステップを包含しており、そ
れらばウエツ１〜化学的エッチ乃至はトライプラズマエ
ッチとすることが可能である。 最初のエッチステップにおいては、窒化シリコン選択的
エラチャン１−を使用してホ１−レジストマスクを介し
窒化層」８をエツチングし、次いでホ１−レジストマス
クを除去する。次いで、窒化Ｗ１１８をエツチングマス
クとして使用して酸化物エッチによって下側に存在する
エピタキシャル酸化層１６をエツチングする。最後に、
Ｎ型シリコンのエピタキシャル層］５をシリコンエツチ
ングステップに於いて埋込層１２の両側における位置２
０においてエツチングし、窒化シリコンＷｊ１８及び二
酸化シリコン層１６の夫夫のエツチングされなかった部
分に依って形成される帽子乃至はカバーを有するエピタ
キシャル島状部（メサ部乃至は台座部）２５を形成する
。この場合のシリコンエッチはエピタキシャル層１５の
約半分の深さまで行なう。 ＋衣ｎｌｉ Ｍ １ ガト１ｒウ ノｎｕｌ＋−） す
ｔ １．ｆ マ θ）Ｓ／ Ｉ＋ １ ”／ 工 １、
Ｊチンゲステップを従来の深さよりも多少深い深さにな
るまで行ない、従来の温度である１、０００℃よりも多
少高い温度、例えば、１．．０５０℃乃至１．１００’
（″。 の範囲内の温度に於いて分離酸化物空間２０内に酸化物
を成長形成させる。多少高い温度範囲においてシリコン
を酸化することにより、エピタキシャル島状部２５上の
分離用酸化物の破壊効果を最小とするか又は全く除去す
ることが可能である。 分離用酸化物を成長形成する前に、基板１０の上表面及
び分離酸化物空間２０の下側に存在するエピタキシャル
層」５の」−表面内にＹ）型不純物乃至はドーパン１〜
物質を拡散させる。、ｌ、ｉｊ仮１０及び分離酸化物領
域の下側に存在するエピタキシへ・ル層１５の夫々の表
面位置１０ａ及びＪ、 ５ ａ内にＩ〕導電型物質を導
入することにより、後述する如く、燐イオンのフィール
１−札入による分離酸化物内のイオン汚染物がゲッター
されると共に、隣接ずろエピタキシャル島状部との間の
寄生Ｍ ＯＳ ｌ−ランジスタ効果の問題を実質的に除
去することにより集積回路構成体の信頼性を確保するこ
とを可能としている。表面区域１０ａ及び１５ａ内に導
入された、例えば、ボロンからなるＰ型注入物乃至は拡
散は、隣接する島状部間にチャンネルヌトップを提供し
ている。ボロンからなるこのＰ型拡散は丁）乃至はＰ＋
レヘルにまて行なうことが可能であり、又イオン注入か
拡散の何れかによって導入させることが可能である。 表面チャンネルストップを形成する準備をした後に、分
離酸化領域乃至は空間２０内に分離酸化膜２２を成長形
成させ、環状形状をした分離酸化領域によってエピタキ
シャル島状部２５を互いに分子４１ｉさせる。酸化を行
ない分離酸化物を成長する過程に於いて、分離酸化領域
の近傍に於けるエピタキシャルＪｎ Ｉ ５は完全にン
肖費され、捉って分音１を酸化ｑｌ＋分はエピタキシャ
ル層を完全に貫通してエピタキシャル層１５と基板１０
との間の分離接合へ到達する。分ｇｌ［酸化領域内のシ
リコンから成長されるシリコン酸化物は、通常、元のシ
リコンの体積の略２倍の体積を占有し、従って領域２０
内の分離用酸化物２２とエピタキシャル島状部２５とは
実質的にアイソプレーナー即ち同一平面状である。分離
用酸化物の成長過程中、エピタキシャル島状部２５の両
側に烏の頭部２．２ ａと鳥のくちばし部１６ａが形成
される。 次いで、元の窒化層１８の残存部分を隼精回路構成体の
表面から剥離し、第５図に示した如く、新たな窒化シリ
コンＭ２８を本構成体の上に一様に成長形成させる。従
来の方法による場合には、窒化シリコン層２８を再形成
する代りに、構成体−ヒに厚い酸化層を形成し、次いて
１−ライマスクシーケンス及びウエソ１−マスクシーケ
ンスを行すって後述する如きコレクタシンク領域を導入
させる。 一方、本発明による場合には、構成体全体に新たな一様
な窒化に’）２Ｂを形成し、それはエピタキシャル酸化
層１６と共に即積回路邪１成俸全体にｉ）σっでの複合
パンシベーション保護層を形成する。本発明によれば、
別の酸化層を成長させる必要がなく−且つ酸化層をエツ
チングしたり成長させたりする別のステップは排除され
ている。後述する如く、本発明によれば、エピタキシャ
ル島状部２５内に能動要素及び受動要素を製造する為に
イオン注入技術がアイソプレーナープロセス内に完全に
組込まれている。窒化物はその下側に存在する全ての要
素、例えばエピタキシャル酸化Ｎ１６２分離酸化膜２２
及びエピタキシャルシリコン１５などに対し有効な保謀
層として機能する。窒化層２８は周囲の汚染物及び構成
体内のイオンが蓄積されることを防止し、ウェハをバソ
シベ−１〜する。 この為に、第４図に示した如く、酸化を完Ｙし分離酸化
膜２２を成長させた後に、第５図に示した如く、直くに
新たな窒化層２８を形成する。一方、従来のプロセスに
於いては、エピタキシャル層及びその他の下側に存在す
る要素が部分的に周囲の汚染物に露呈されることのある
最大６個のステップの長い期間が存在する。本発明に基
づく改良されたアイツブ１ノーナープロセスに於いては
、エピタキシャル層と、エピタキシャル酸化層と、分離
酸化膜とを有するウェハを直接的にパソシベー１へする
。 かいて バソシベーシゴン用の窒化シリコン層２８どエ
ピタキシャル酸化層１６とを所定位置に維持したままこ
れらの層２８及び」６を介してイオン注入を行ないコレ
クタシンク領域３０を形成する。これは、Ｎ導電型の不
純物乃至は１−一パン１〜物質からなる例えば燐からな
るイオンビー１１をこれらの夫々の層を介して照射させ
てイオンｔ」：人を行なうことによって達成する。この
イオンビームは従来の手法及び装置によって発生される
ものであり、燐原子から電子を剥き取り、加速電界を印
加し、且つプレート乃至はマグネノ１へによって燐イオ
ンビームを合焦させる。イオン注入装置の質量分析器効
果によって、集積回路構成体内の選択箇所にイオン注入
する為の炉イオンビー１１か取１１′、される。このイ
オンビームは、Ｎ型エピタキシャル層」５を純粋な隣で
イオン注入しコレクタシンク領域３０内にＮ十乃至はＮ
子午注入領域をＪｊえる為に窒化層２８及びエピタキシ
ャル酸化層」６を通過するのに十分なエネルギを有する
様に発生される。 選択的イオン注入はドライマスクシーケンスのみを使用
することによって達成される。即ぢ、ホ１へ１ノジス１
一層３５を窒化層２８」二にスピン形成させ、光マスク
パターンを介して露光させる。尚、本発明による場合に
屹この光マスクパターンにより、コレクタシンク領域３
０のみならず分離酸化領域２０及び分離酸化膜２２が開
口を介して画定される。使用するホ１−レジスト物質が
ポジティブ型であるかネガティブ型であるかによりボ１
〜レシストの露光部分または未露光部分を洗い流すこと
によりホ１〜レシストＨ３５が形成され、それはコレク
タシンク領域３０をイオン注入する為のみならず分離酸
化領域内に燐イオンをフィールド注入する為の注入マス
クとして機能する。コレクタシンク領域内にＮ十ノート
のキャリアを得る為にＮ型キャリアの淡イオンビー１１
をイオン注入すると同時に分離酸化膜の連続的なゲッタ
リングを行なうために燐イオンをフィールド注入する為
の典型的なイオンビームエネルギは、例え、ば、１１８
０ＫＱＶである。このようなビームエネルギを使用する
ことにより、パッシベーション用の窒化層２８とエピタ
キシャル酸化層１６とを通過してエピタキシャル層１５
内にコレクタシンク領域をイオン注入によって形成する
ことが可能である。従って、本発明方法によれは、コレ
クタシンク領域のイオン注入と分離酸化膜パッシベーシ
ョン用のフィールドイオン注入とを同時に行なうことが
可能である。勿論、コレクタシンク領域のイオン注入と
を順次行なうことも０■能である。然し乍ら、Ｎ型キャ
リヤか燐である場合には、本発明に於いては、同時的な
イオン注入を行なう。この燐イオンビームはコレクタシ
ンク領域に加えて分Ｍ Ｍ化領Ｊ！！１：の表面箇所を
スキャンする。本発明によＩｔ、は、このことを同時的
に行なうことかｉｉｆ能である。何１１夕ならば、パッ
シベーション用の燐イオン注入物は爾後の酸化エッチに
おいてエツチング除去されることがないからであり、後
述の記載から一層良く理解される如く、この様なエツチ
ングステノブの全てはＭＩ：除されているからである。 従って、酸化領域内に進入する全ての？’ｉ染物は、デ
バイス性能に何等変動を１５えることなしに、ゲッタリ
ング用イオンによって化学的に抑制される。従って、デ
バイス性能は不変のままであり、更に、コレクタシンク
のイオン注入と同時的なフィールドイオン注入のステッ
プの過程中、パッシベーション用窒化層２８は周囲の汚
染物に対するバリヤとして所定位置に存在している。 窒化シリコン層２８とエピタキシャル酸化層」６とを残
存させたまま、シンタ注入ホ１−レジストマスク３５を
除去する。次いで、窒化層２８上に新たなホ１−レジス
ト層をスピン形成し、光マスクを介して露光させ、次い
で使用しているホ１ヘレジスト物質がポジティブ型であ
るかネガティブ型であるかによって露光部分又は未露光
部分を現像剤によって洗い流し、第６図に示した如く、
ベース領域をイオン注入によって形成する為のホ１へ１
ノジス１へマスクパターン３６を残存させる。従って、
ホ１へレジスタマスクパターン３６は、ボロンイオンビ
ーム等の用な■〕導電型の不純物からなるイオンビーム
てあって、窒化［２８とエピタキシャル酸化層１６と後
透過しエピタキシャル島状部２５のエピタキシャル層１
５内にＰ型ベース領域４０を形成させるのに十分なエネ
ルギを有するイオンビームをポトレジストマスク内の開
Ｌ１を介して照射することによりベース領域４０をイオ
ンビームによって形成する際の注入マスクとして機能す
る。 従来のアイソプレーナープロセスと異なり、／＼−ス領
域４０はエミッタ領域かエピタキシャル、（＋。 状部内に導入される前にイオン注入によって形成さオし
る。この事により多数の利点か１１ｔられる３、第１に
、ベース領域をイオン注入することにより保護層を所定
位置に維持することを可能とする。第２に、第６図に示
した如くベース４０にイオン注入することにより、一様
な厚さを有し平坦な形状を有するベース領域か得らＡし
る。第３に、イオン注入技術によって一１ｊえられる不
純物の４人に関する制御性が大きいので、横方向拡散が
殆と無く、ベース領域４０とシンク領域３０とは離隔さ
れたままであり非隣接状態のままである。この場合のポ
ロンのイオン注入を、例えば、８０ Ｋ ｅ Ｖのエネ
ルギで実施することが可能である。更に、エミツタを形
成する前にベースをイオン注入によって形成するので、
後に第７図に関し説明する如く。 エミッタ領域の下限とベース領域の下限との間に適宜の
ベース幅乃至は間隙を維持する事が可能である。この」
１は第６Ａ図に示した従来のスタンダー１〜なプロセス
と対比される点であり、第６Ａ図に示した場合には、ベ
ースを形成する前に、エピタキシャル酸化層」−」６と
ホ１〜レジストマスク層１３８及び窒化Ｍ１２８内の開
口を介してエミッタ１５０が最初に形成される。次いで
、第６Ｂ図に示した如く、ホトレジス１へマスク層」３
６と窒化層１２８内の開口を介してベース１４０が形成
される。この場合には、窒化層１２８の開口部分におい
てはイオン注入に対する停止能力か低ｆしているので、
これらの開（二１部分の下側におけるベース形状は隣接
部分よりも−Ｊ！深く形成されている。このようにベー
ス１４０の深さ乃至は形状が不均一であるということと
エミッタ１５０の横方向拡散とが結合されて、エミッタ
領域１５０の下限と点１４５におけるベース領域１４．
０の下限との間の幅乃至は間隔は狭いものとなる。この
狭い間隔はエミッタの端部に高電界領域を発生させ、従
って″漏れ性″１〜ランジスタを形成することとなる。 本発明方法によれば、ベース幅及び形状か不均一になる
という問題を除去するたけてなく、パッシベーション用
窒化層２８とエピタキシャル酸化層１６の両方から構成
される複合保護層を所定位置に維持したままベース領域
をイオン注入によって形成することが可能である。 次いで、窒化層２８をそのまま維持したままでホトレジ
ストベース注入マスク３６を除去する。 次いで、窒化層２８上に新たなホ１〜レジス１一層をス
ピン形成すると共に、そのホトレシスｈ ＥＶを自己整
合型トランジスタマスクパターンにｉ・露光さぜる。ホ
１〜レジス１一層を現像し、その露光部分又は未露光部
分が使用するポ１−レジスト物り′ｒがポジティブ型で
あるか又はネカティブ型であるかということによって洗
い流され、下側に存在する窒化層をエツチングする為の
自己整合型１ヘランジスタ（ＳＡＴ ’）マスクパター
ンが残存される。このような自己整合整合型１−ランジ
スタマスクパターンばＦａｒｒｅ〕、］等の米国特許第
４．１．９９，３８０号及びＫｏ等の米国特許出願節３
４０，３９５号に開示されている。ホ１ヘレジストＳ
Ａ Ｔエツチングマスクパターンを形成した後に、本発
明による改良型アイソプレーナープロセスに於いては最
初に窒化層２８をエツチングする。従って、この窒化層
エッチ」工程の前に、窒化Ｍ２Ｂを残したまま行なうこ
との可能な全てのステップは完了されている。ホトレジ
ストＳＡＴマスクパターンを介して窒化層２８をエツチ
ングすることにより、第７図に示した窒化層パターン２
８が形成される。重要なことであるが、窒化層２８のみ
がエツチングされ下側に存在するエピタキシャル酸化層
１６はエツチングさ４しない。第７図に示した如く、コ
レクタシンク領域とベース領域とエミッタ領域の表面位
置に於いて窒化層２８内にエツチング形成された開口を
介してエピタキシャル酸化層１６が露出されている。窒
化層２８とエピタキシャル酸化ＰＪ１６とを複合保護層
として考えているので、エピタキシャル島状部に対する
保護バリヤとしてエピタキシャル酸化層１６を所定位置
に維持したままエミッタイオン注入ステップを行なうの
に必要とされる複合層の一部のみをエツチングによって
除去する。 窒化物エッチの完了後、ホ１〜レジストＳ Ａ ’ｒマ
スクパターンを除去し、エミッタ注入シーケンスを行な
う準備としてエツチングした窒化層２８の上に新たにホ
トレジスト層をスピン形成する。この新たなホトレジス
ト層を光マスクパターンを介して露光し、且つそのホ１
〜レジストの露光部分又は未露光部分を現像すると共に
洗い流し、第７図に示した如く、ホトレジストエミッタ
領域注入マスクパターン３８を残存させる。本発明によ
れば、ホトレジス１へマスクパターン３８内に形成した
開りは、エミッタ領域５０内に選択的不純物を注入する
ことを可能とするだけでなく、コレクタシンク領域にお
ける表面接触抵抗を減少させる為にコレクタシンク領域
３０の表面部分３１をオーバードープすることを可能と
する。 このエミッタ注入工程は、例えば、Ｎ型導電型不純物を
第７図に於いてＮ＋＋によって表わされる様に一層高い
キャリヤ濃度とするようにイオン注入を行なうものであ
る。このような一層高い濃度で一層高い導電性のイオン
注入は、砒素イオンのようなＮ型導電型のイオン不純物
から成るイオンビームをエピタキシャル酸化層１６を介
して照射し且つエピタキシャル層内に導入させてエミッ
タ領域５０をイオン注入すると共にオーバードープした
コレクタシンク表面部分３］−をイオン注入すべくイオ
ンビームを照射することによって行ない、これらは全て
第７図に示しである。通常、エミッタ領域及びコレクタ
シンク領域の表面部分に砒素イオンをイオン注入する為
のイオンヒームエネルギは１． ＯＯＫ ｅ Ｖのオー
ダーである。公知の如く、例えばアイソプレーナー製造
プロセスの過程中に於ける種々の加熱ステップの結果、
第５図乃至第７図に順次示した如く、コレクタシンク領
域３０が次第に内側へ進行乃至は拡散し、遂にコレクタ
シンク領域３０は埋設コレクタ１２と接触する。窒化層
２８の部分２８ａは、コレクタシンク領域３０とベース
領域４０とを分離させておく為にＮ型導電型のイオンビ
ームに対するへリヤとして機能する。本発明に基づき、
エピタキシャル酸化Ｗ１１６を介してエミッタ領域をイ
オン注入すると共にコレクタシンク領域の表面部分をオ
ーバードープすることによって、従来のアイソプレーナ
ープロセスに於いて必要とされていたエツチング及びマ
スクステップが更に不用となる。 次いで、ホ１〜レジストエミッタ江入マスクパターン３
８を除去し、次いで、コレクタシンク領域、ベース領域
及びエミッタ領域に対する全てのイオン注入物を同時的
に単一のステップに於いてアニールし、コレクタシンク
領域３０及びエミッタ領域５０に於ける注入物を第７図
に示した適宜所望の深さへドライブする。従って、本発
明は、従来のプロセスにおける別々のアニール工程を全
てのイオン注入を完了した後の単一のステップに統合さ
せている。このようにアニール工程の繰り返しを除去す
ることによって製造方法を簡単化している。 本発明による改良したアイソプレーナープロセスの最終
ステップは、第８図に示した如く、窒化層２８内にエツ
チング形成された開口を介して露出されているエピタキ
シャル酸化［１６の露出部分を一度にエツチング除去す
ることである。コレクタシンク領域とベース領域とエミ
ッタ領域の表面部分の」二に存在するエピタキシャル酸
化層１６の部分を選択的にエツチング除去する為にその
ほかのマスク工程が必要とされることはない。従来の方
法に於いてはアンターカッティングを防止する為に酸化
層をエツチングする場合に拡散領域を保護する為に別の
コンタクトマスクステップが必要であるが、本発明に於
いては、窒化ＷＪ２８内の開口を介して行なうプランケ
ラ１〜エツチングステツプが必要とされるのみであり、
窒化層２８はエピタキシャル酸化層１６の露出部分をエ
ツチング除去する為の窒化層ＳＡＴマスクとして実効的
に機能する。そのほかのマスキングを使用せず、且つエ
ツチングした窒化層２８をメタリゼーション二１ソ々ツ
ノ１−のｔ託オＲ的イ寸碧を才子なう為、の寥々り的マ
スクとじて使用することによりコレクタシンク領域とベ
ース領域とエミッタ領域の表面部分の」二に直接メタリ
ゼーションコンタク１〜を伺着形成させることが可能で
ある。 本発明に基づく改良型バイポーラアイソプレーナープロ
セスステップを要約すると以下の如くなる。 １．０ 埋め込みコレクタマスク ２．０ 分離酸化マスク ３．０ コレクタシンクマスク（ドライマスクシーケン
スのめ） ６．０ ベースマスク又はＩ〕＋マスク（１〜ライマス
クシーケンスのみ） ４．０ 窒化膜又は自己整合型１ヘランジスタ（ＳＡＴ
マスク） ５．０ エミッタマスク又はＮ＋マスク（トライマスク
シーケンスのみ） 従って、本発明の改良したアイソプレーナープロセスに
於いては、７．０コンタクＩ〜マスクステツプと、３．
０コレクタシンクマスクウエノ１〜マスフ乃至はエツチ
ングシーケンス及び５．０エミノタマスクウエツ１〜マ
スク乃至はエツチングシーケンスをＪｌｌｌｉ除してい
る。パッシベーション用の窒化膜は、窒化膜を所定個所
に維持したまま実行することが可能な全てのステップを
実際に完了するまで所定位置に維持される。従来のステ
ップを再糸掃成して窒化膜を所定個所に維持することを
可能とするのに最適なプロセスとしており、この窒化膜
はエミッタ領域をイオン注入する前にのみＳＡＴマスク
シーケンスを介してエツチングされる。 然し乍ら、複合保設層の一部であるエピタキシャル酸化
１ｍはこのエミッタ注入ステップに於いても所定位置に
維持されている。総括すると、従来のアイソプレーナー
プロセスと比較して、ウエツ１ヘエッチングシーケンス
の数は６か６２へ減少されており、ドライマスクシーケ
ンスの数は５から４に減少されており、一方イオン注入
ステップは２からご３に増加さｈており、アニールステ
ップは単一ステップに統合し加熱ステップの数を減少さ
せている。 以上、本発明をバイポーラデバイスの特定例に関して説
明し且つＮ型及びＰ型導電型半心体物質及び領域の特定
の場合について説明したが、全ての特徴及び利点を保持
したままＮ心電型とｐｉ算電電型を逆にすることも可能
である。即ち、以上の説明に於いては、本発明の具体的
実施の態様について詳細に説明したが、本発明はこれら
具体例にのみ１恨定さ九るべきものではなく、本発明の
技術的範囲を逸脱することなしに種々の変形か可能であ
ることは勿論である。
第」図は後にエピタキシャル島状部か形成されるべき位
置を示すと共に基板内に形成した埋込コレクタ層を示し
た集積回路構成体の一部を示した断面図、第２図はエピ
タキシャル層とエピタキシャル酸化層と窒化層とを形成
した後の状態を示した集積回路構成体の断面図、第２３
図はエピタキシャル酸化状部を形成した後の状態を示し
た集積回路構成体の断面図、第４図は分離酸化領域を形
成した後の状態を示した集積回路構成体の断面図、第５
図はコレクタシンク領域をイオン注入すると共に分ｎ１
を酸化領域を同時的にライールドイオン注入する状態を
示した集積回路構成体の断面図、第６図はベース領域を
イオン注入する状態を示した集積回路構成体の断面図、
第６Ａ図及び第６１３図はエミッタ領域とベース領域と
を導入する従来のプロセスを示した各１ノを面図、第７
図はエミッタ領域のイオン注入と同時的に表面接触抵抗
を最小のものとするろにコ１ノタタシンク表面部分をオ
ーバードープする状態を示した集積回路構成体の断面図
、第８図はコレクタシンク領域とベース領域とエミッタ
領域との表面部分にメタリゼーシ竺ンコンタク１−を（
＝Ｊ着させる準備としてエツチングした後の状態を示し
た床積回路構成体の断面図、である。 （符号の説明） １０：基板 １５：エピタキシャル層 １６：エピタキシャル酸化層 １Ｑ−空ノ１−口 ２５：エピタキシャル島状部 ２８二窒化シリコン層 ３０：コレクタシンク領域 ４０：ベース領域 ５０：エミッタ領域 特許出願人 フェアチアイルド カメラアンド インス
ｌヘルメン１〜 コーポレーション 図面の浄書（内容に変更なし） ＦＩＧ、 １ ＦＩＧ、 ３ ＦＩＧ、 ５ ＦＩＧ、６ ＦＩＧ、６Ａ ＦＩＧ、６８ 手続ネＮ’３１Ｅ甲を 昭和５９年９月１１ 日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５９年 特 許 願 第１３８０
４４号２、発明の名称 保護層を介しての注入によるウ
ェハの製造３、補正をする者 事イ１１との関係 特ａ′１出願人 ４、代理人 ５、補正命令の日刊 自 発 ６、補正により増加する発明の数 な し７、補正の対
象 図 面（内容に変更なし）′ □１ ．５０．ず１
置を示すと共に基板内に形成した埋込コレクタ層を示し
た集積回路構成体の一部を示した断面図、第２図はエピ
タキシャル層とエピタキシャル酸化層と窒化層とを形成
した後の状態を示した集積回路構成体の断面図、第２３
図はエピタキシャル酸化状部を形成した後の状態を示し
た集積回路構成体の断面図、第４図は分離酸化領域を形
成した後の状態を示した集積回路構成体の断面図、第５
図はコレクタシンク領域をイオン注入すると共に分ｎ１
を酸化領域を同時的にライールドイオン注入する状態を
示した集積回路構成体の断面図、第６図はベース領域を
イオン注入する状態を示した集積回路構成体の断面図、
第６Ａ図及び第６１３図はエミッタ領域とベース領域と
を導入する従来のプロセスを示した各１ノを面図、第７
図はエミッタ領域のイオン注入と同時的に表面接触抵抗
を最小のものとするろにコ１ノタタシンク表面部分をオ
ーバードープする状態を示した集積回路構成体の断面図
、第８図はコレクタシンク領域とベース領域とエミッタ
領域との表面部分にメタリゼーシ竺ンコンタク１−を（
＝Ｊ着させる準備としてエツチングした後の状態を示し
た床積回路構成体の断面図、である。 （符号の説明） １０：基板 １５：エピタキシャル層 １６：エピタキシャル酸化層 １Ｑ−空ノ１−口 ２５：エピタキシャル島状部 ２８二窒化シリコン層 ３０：コレクタシンク領域 ４０：ベース領域 ５０：エミッタ領域 特許出願人 フェアチアイルド カメラアンド インス
ｌヘルメン１〜 コーポレーション 図面の浄書（内容に変更なし） ＦＩＧ、 １ ＦＩＧ、 ３ ＦＩＧ、 ５ ＦＩＧ、６ ＦＩＧ、６Ａ ＦＩＧ、６８ 手続ネＮ’３１Ｅ甲を 昭和５９年９月１１ 日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５９年 特 許 願 第１３８０
４４号２、発明の名称 保護層を介しての注入によるウ
ェハの製造３、補正をする者 事イ１１との関係 特ａ′１出願人 ４、代理人 ５、補正命令の日刊 自 発 ６、補正により増加する発明の数 な し７、補正の対
象 図 面（内容に変更なし）′ □１ ．５０．ず１
Claims (1)
- 【特許請求の範囲】 ■、第１導電型の半導体物質からなる基板上に実質的に
同一平面状のバイポーラ集積回路構成体を製造する方法
であって、前記基板上に半導体物質からなるエピタキシ
ャル層を付着形成して前記構成体を介して前記エピタキ
シャル層と基板との間に横方向に延在する分離接合を形
成し、前記エピタキシャル層」二に薄いエピタキシャル
酸化バッファ層を形成し、前記構成体を能動及び受動要
素を形成すべき複数個のエピタキシャル島状部に分割し
、前記エピタキシャル層を貫通して前記分離接合に延在
させ酸化半導体物質からなる環状形状をした分離酸化領
域を形成することによって前記エピタキシャル島状部を
互いに分離させて前記基板を処理する製造方法において
、前記構成体上に一様な窒化層を（＝Ｊ着影形成て前記
構成体をパッシベ−Ｉ−すると共に前記分離酸化領域と
エピタキシャル酸化バッファ層とエピタキシャル層とを
汚染物質から保護し、前記窒化層とエピタキシャル酸化
バッファ層を介してコレクタシンク領域表面箇所の前記
エピタキシャル層内に第２導電型のイオンビームを選択
的に照射させて前記エピタキシャル島状部内にコレクタ
シンク領域をイオン注入ニヨって形成し、前記窒化層と
エピタキシャル酸化バッファ層とを周囲の汚染物質に対
するバリヤとしてそのまま維持し、エミッタ領域をイオ
ン注入によって形成する前に前記窒化層とエピタキシャ
ル酸化バッファ層を介してベース領域表面箇所の前記エ
ピタキシャル層内に第１導電型のイオンビームを選択的
に照射させて前記エピタキシャル島状部内にベース領域
をイオン注入によって形成し、前記窒化層とエピタキシ
ャル酸化バッファＪ、＋ｙｊとを周囲の汚染物質に対す
るバリヤとしてそのまま維持し、自己整合型１〜ランジ
スタマスクパターン内の開ｌ」を介して前記エピタキシ
ャル島状部」−に互いに自己整合させてコレクタシンク
領域とベース領域とエミッタ領域の表面位置を画定する
為に前記窒化層」二に自己整合型トランジスタマスクパ
ターンを形成し、前記自己整合型トランジスタマスクパ
ターン内の開口を介して下側に存在する前記窒化層をエ
ツチングし且つ前記エピタキシャル酸化バッファ層を周
囲の汚染物質に対するバリヤとしてそのまま維持しなが
ら前記コレクタシンク領域とベース領域とエミッタ領域
の表面位置において前記窒化層を除去し、前記自己整合
型１〜ランジスタマスクパターンを除去するとＪ（に前
記窒化層の未エッチ残部をそのまま残存させ七つ前記窒
化層がエツチングによって除去された表面位１δにおい
て前記エピタキシャル酸化ハラ２フ層をそのまま維持し
、前記エピタキシャル酸化バッファ層を介して前記エピ
タキシャル層内に第２導電型のイオンビームを選択的に
照射させて前記エピタキシャル島状部内し３前［こイオ
ン注入ＦＸよって形成されたベース領域内にエミッタ領
域をイオン注入によって形成し、前記イオン注入によっ
て形成されたシンク領域とベース領域とエミッタ領域と
を同時的にアニールして前記分離酸化領域によって分離
されているエピタキシャル島状部内に能動及び受動要素
を有する実質的に同一平面状の集積回路構成体を提供す
ることを特徴とする方法。 ２、特許請求の範囲第１項において、前記窒化層を自己
整合型１−ランジスタマスクとして使用して前記窒化層
内の開口によって画定されるコレクタシンク領域とベー
ス領域とエミッタ領域の表面位置において前記エピタキ
シャル酸化）１ソファ層をエツチングして前記採積回路
（）“１１成体のエピタキシャル島状部上のコレクタシ
ンク領域とへ一フ、領域とエミッタ領域の表面位置にお
いて前記エピタキシャルＭｋ露出させることを特徴とす
る方法。 ３、特許請求の範囲第２項において、前記窒化層自己整
合型１〜ランジスタマスクを介して＋’ｔ′ｌＪ記コレ
クタシンク領域とベース領域とエミッタ領域のエッチさ
れ露出された表面位置にメタライズしたコンタクトを４
１着形成させてコンメタ１〜マスク工程を排除したこと
を特徴とする方法。 ４、特Ｒ′１・請求の範囲第１項において、エミッタ領
域をイオン注入すると共に前記コレクタシンク領域内に
第２導電型のイオンビームを再度照射させて前記コレク
タシンク領域の表面箇所をオーバートープさせて表面接
触抵抗を減少させることを特徴とする方法。 ５、特許請求の範囲第１項において、連続的なゲッタリ
ング及び分離酸化領域のバソシベーンヨンを行なう為に
前記分１ｊｌＬ酸化領域内に燐イオンビームを選択的に
照射させてフィールドイオン注入を行なうことを特徴と
する方法。 ６、特許請求の範囲第１項において、前記分離酸化領域
ｋＬ０５０℃乃至１，１００″ＣのＩｆ適温度範囲内で
形成し、その酸化半導体物質の粘性を実質的に減少させ
ると共にエピタキシャル島状部の破壊を利除させたこと
を特徴とする方法。 ７、特許請求の範囲第１項において、前記分１ｔｆｆｔ
酸化領域内に鱗のゲッタリングイオンをフィールドイオ
ン注入することを特徴とする方法。 ８、実質的に同一平面状のバイポーラ集積回路構成体内
に要素を製造する方法であって、前記搭ｈすＩｋ ４＋
〜笛１道蕾バ→Ｊの？に道！末物質か＾か／、其↓舒ン
前記基板内に形成された第２導電型のドーバン１−物質
からなる少なくとも１個の埋込領域と、前記基板と埋込
領域上に付着形成された半導体物質からなるエピタキシ
ャル層で前記基板との間に前記構成体を横方向に延在す
る分離接合を形成するエピタキシャル層と、前記エピタ
キシャル層−１−に形成された薄いエピタキシャル酸化
バッファ層とを有しており、前記構成体が前記要素を形
成すべき複数個のエピタキシャル島状部に分割されてお
り、前記エピタキシャル島状部は前記分離接合へ前記エ
ピタキシャル層を介して延在し酸化半導体物質からなる
環状形状をした分離酸化領域によって互いに分離されて
いる１１１ｆ記構成体内に要素を製ｊ告する方法におい
て、前記構成体」−に一様な窒化層を付着形成して前記
構成体をパッシヘ−１−すると共に前記分離酸化領域と
エピタキシャル酸化バッファ層とエピタキシャル層を汚
染物質から保護し、シンク注入マスク内に形成した開］
コを介して前記エピタキシャル島状部内にコレクタシン
ク領域を画定する為のパターンにレジスト物質からなる
シンク注入マスクを前記窒化層上に形成し、前記エピタ
キシャル島状部内にコレクタシンク領域をイオン注入さ
せる為に前記窒化層とエピタキシャル酸化バッファ層を
介して第２導電型のイオンビームを前記エピタキシャル
層内に照射させることによって前記シンク注入マスク開
口を介１．てイオン注入を行ない、前記シンク注入マス
クを除去すると共に前記窒化層とエピタキシャル酸化バ
ッファ層とを周囲の汚染物質に対するバリヤとしてその
まま維持し、前記ベース注入マスク内に形成されている
開１コを介して前記エピタキシャル島状部内にベース領
域を画定する為のパターン状にレジスト物質からなるベ
ース注入マスクを前記窒化層−Ｌに形成し、エミッタ領
域をイオン注入する前にへ一ス領域をイオン注入する為
に前記窒化層とエピタキシャル酸化バッファ層を介して
第」導電型のイオンビームを前記エピタキシャル層内に
照射させることによって前記ベース注入マスク開口を介
してイオン注入を行ない、前記ベース注入マスクを除去
すると共に前記窒化層とエピタキシャル酸化バッファ層
を周囲の汚染物質に対するバリヤとしてそのまま維持し
、自己整合型１−ランジスタマスクパターン内の開１」
を介して互いに自己整合さぜたコレクタシンク領域とベ
ース領域とエミッタ領域の表面位置を画定する為に前記
窒化層−」二に自己整合型ｌ−ランジスタマスクパター
ンな形成し、前記自己整合型トランジスタマスタパター
ン内の開］１を介して下側に存在する前記窒化層をエツ
チングすると共に１ｊＩＩ記工ピタキシヤル酸化バツフ
ア層を周囲の汚染物質に対するバリヤとしてそのままの
位置に維持しながら前記コレクタシンク領域とベース領
域とエミッタ領域の表面位置において前記窒化層を除去
し、前記自己整合型１−ランジスタマスグパターンを除
去すると共に前記窒化層の未エッチ残部をそのままの位
置に残存させ且つ１）；ｊ配室化層がエツチングによっ
て除去された表面位置に前記エピタキシャル酸化バッフ
ァ層をそのまま維持し、エミッタ注入マスク内の開口を
介して前記エピタキシャル島状部内にエミッタ領域を画
定する為に前記窒化層及びエピタキシャル酸化バッファ
層の露出部分の上ｔこレジスト物質からなるエミッタ注
入マスクパターンを形成し、前記エピタキシャル島状部
内に前にイオン注入したベース領域内にエミッタ領域を
イオン注入する為に前記エピタキシャル酸化バッファ層
を介して第２導電型のイオンビームを前記エピタキシャ
ル層内に照射させることにより前記エミッタ注入マスク
開口を介してイオン注入を行ない、前記イオン注入した
コレクタシンク領域とベース領域とエミッタ領域を同時
にアニールして前記分離酸化領域によって分層さＩして
いるエピタキシャル島状部に対応する要素を有する実質
的に同一平面状の集積回路構成体を提供することを特徴
とする方法。 ９、 特許請求の範囲第８項におい”Ｃ１前記窒化層を
窒化層自己Ｉλ合梨型１−ランシスタマスクして使用す
る為に前記窒化層の未エッチ８１１分をそのまま維持し
ながら前記エミッタ注入マスクを除去し、前記窒化層自
己整合型１−ランジスタマスク内の開［口によって画定
されるコレクタシンク領ｊ或とベース領域とエミッタ領
域の表面位置において前記エピタキシャル酸化バッファ
層をエツチングしてその際にその後のマスク工程を排除
すると共に前記集積回路構成体のエピタキシャル島状部
上のコレクタシンク領域とベース領域とエミッタ領域の
表面位置において前記エピタキシャル層を露出させるこ
とを特徴とする方法。 ］０．特許請求の範囲第９項において、Ｉ）汀記エノチ
ング工程が前記窒化層自己整合型１〜ランジスタマスク
を介して酸化半導体物質を一度ｔこ工、ノチングするも
のであることを特徴とする方法。 Ｊｌ、特許請求の範囲第９項において、前Ｊξシ窄化層
自己整合型トランジスタマスクを介して前記コレクタシ
ンク領域とベース領Ｊ或とエミッタ領ｊλ＋。 のエツチングされ露出された表面箇所にメタライズした
コンタク１−を何着形成させその際にコンタク１〜マス
ク工程を排除していることを特徴どする方法。 １２、特許請求の範囲第８項において、前記エミッタ注
入マスクパターンにもコレクタシンク領域を画定する開
口が形成されており、前記エミッタ注入マスク開口を介
してのイオン注入が第２導電型のイオンビームを照射さ
せエミッタ領域をイオン注入すると共に前記コレクタシ
ンク領域の表面箇所をオーバードープさせて表面接触抵
抗を減少させることを特徴とする方法。 １３、特許請求の範囲第８項において、前記シンク注入
マスクも分離酸化領域を画定する開口が形成されており
、前記シンク注入マスク開口を介してのイオン注入が第
２導電型のイオンビーｌ＼を照射することによってコレ
ゲタシンク領域をイオン注入すると共に前記分離酸化領
域内に燐イオンをフィールドイオン注入して連続的なゲ
ッタリングを行なうと共に前記分離酸化領域をパッシベ
ートすることを特徴とする方法。 １４、特許請求の範囲第８項において、前記県積回路構
成体が前記エピタキシャル層の表面及び前記分離酸化領
域の下側の基板部分に導入させた第１導電型の１・−パ
ン（〜物質で形成されていることを特徴とする方法。 １５、実質的に同一平面状のバイポーラ集積回路構成体
を製造する方法であって、前ｉ！８集積回路構成体が第
１導電型半導体物質からなるａ板と、前記基板上に形成
されており前記基板との間で前記構成体を介して横方向
に延在する分離接合を形成する半導体物質からなるエピ
タキシャル層とを有しており、前記構成体が前記分ｇｆ
、接合へ前記エピタキシャル層を介して延在しており酸
化半導体物質からなる環状形状をした分離酸化領域によ
って複数個のエピタキシャル島状部に分割さＡしており
、前記島状部の少なくとも幾つかはコレクタシンク領域
とベース領域とエミッタ領域とを有しており、前記コレ
クタシンク領域とベース領域とエミッタ領域とは前記エ
ピタキシャル層の表面に表面箇所を有しているニ（二積
回路帖成体の製造方法において、前記エピタキシャル島
状部内に前記コレクタシンク領域とベース領域とエミッ
タ領域とを形成する前に前記エピタキシャル島状部と分
Ｈニア１Ｂ酸化領域とを具備する前記エピタキシャル層
」二にパッシベーション用の複合保ｍＭを形成し、前記
複合保護層」二にシンク注入マスクパターンを形成する
と共に前記シンク注入マスクパターンに従い前記複合保
護層を介して前記エピタキシャル層内に第２導電型のイ
オンビームを照射することによって前記シンク領域をイ
オン注入し、前記複合保護層をそのままの位置に維持し
たまま前記シンク注入マスクパターンを除去し、前記複
合保護層上にベース注入マスクパターンを形成すると共
に前記ベース注入マスクパターンに従い前記複合保護層
を介して前記エピタキシャル層内に第１導電型のイオン
ビームを照射させることにより前記ベース領域をイオン
注入して前記エミッタ領域より前に前記ベース領域をイ
オン注入し、前記複合保護層をそのままの位置に維持し
たままで前記ベース注入マスクパターンを除去すると共
に前記複合保護層」−に自己ｇ金型トランジスタマスク
パターンを形成し、前記自己整合型１〜ランジスタマス
クパターンを介して下側に存在する複合保護層を部分的
にエツチングして前記コレクタシンク領域とベース領域
とエミッタ領域の表面箇所において前記複合イ易膜層の
Ｉ Ｆｉｔ７令翔く令左瞳ホＩ、アＭｆ言−Ｗ春開舊別
の成分部分を汚染物質に対するバリヤとして残存させた
まま前記コレクタシンク領域とベース領域とエミッタ領
域の表面箇所を整合させ、前記自己整合型トランジスタ
マスクパターンを除去すると共に前記部分的にエツチン
グした複合保護層」二にエミッタ注入マスクパターンを
形成し、前記エミッタ注入マスクパターンに従い１）η
記残存さゼた複合保護層の成分部分を介して前記エピタ
キシャル層のベース領域内に第２導電型のイオンビー１
１を照射させることにより前記エミッタ領域をイオン注
入し、その際に前記島状部の少なくとも幾つかは自己整
合した表面箇所にイオン注入したコレクタシンク領域と
ベース領域とエミッタ領域とを有する能動要素に変換さ
れ、且つ前記コレクタシンク領域とベース領域とエミッ
タ領域は前記構成体をパッシベー１−すると共に前記エ
ピタキシャル層と分離酸化領域とを製造過程中に汚染物
質がら保護する複合保護層を介してイオン注入すること
によって形成されることを特徴とする方法。 １Ｇ、特許請求の範囲第１５項において、前記イオン注
入したコレクタシンク領域とベース領域とエミッタ領域
とを同時的にアニールすることを特徴とする方（１；。 １７、特許請求の範囲第１５項において、前記整合させ
た表面箇所にメタライズしたコンタク１〜を付着形成さ
せる準備として前記コレクタシンク領域とベース領域と
エミッタ領域の表面箇所において自己整合型１ヘランジ
スタマスクを介してエツチングした保護層の残存成分部
分をエツチングによって除去することを特徴とする方法
。 １８、特許請求の範囲第１５項において、前記シンク注
入マスクパターンは前記シンク領域及び分１１１酸化領
域の表面箇所を画定する開口を有しており、前記複合保
護層の残存させた成分部分を介して前記分離酸化領域内
にゲッタリング用イオンをフィールドイオン注入して、
前記シンク領域をイオン注入すると同時に前記分前酸化
領域内の酸化半導体物質の連続的なゲッタリングを行な
うことを特徴とする方法。 １９、特許請求の範囲第１５項において、前記エツチン
グがウエツ１へエツチングであることを特徴とする方法
。 ２、特許請求の範囲第１５項において、前記エツチング
がプラズマエッチングであることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/510,761 US4498227A (en) | 1983-07-05 | 1983-07-05 | Wafer fabrication by implanting through protective layer |
| US510761 | 1983-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037775A true JPS6037775A (ja) | 1985-02-27 |
| JPH0697665B2 JPH0697665B2 (ja) | 1994-11-30 |
Family
ID=24032080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59138044A Expired - Lifetime JPH0697665B2 (ja) | 1983-07-05 | 1984-07-05 | 集積回路構成体の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4498227A (ja) |
| EP (1) | EP0134166B1 (ja) |
| JP (1) | JPH0697665B2 (ja) |
| CA (1) | CA1216075A (ja) |
| DE (1) | DE3469977D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370516A (ja) * | 1986-09-12 | 1988-03-30 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 金属接点の形成方法 |
| JPH01116617U (ja) * | 1988-02-02 | 1989-08-07 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597824A (en) * | 1983-11-11 | 1986-07-01 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
| GB8426897D0 (en) * | 1984-10-24 | 1984-11-28 | Ferranti Plc | Fabricating semiconductor devices |
| JPS61222137A (ja) * | 1985-03-06 | 1986-10-02 | Sharp Corp | チップ識別用凹凸パターン形成方法 |
| GB2175136B (en) * | 1985-04-10 | 1988-10-05 | Mitsubishi Electric Corp | Semiconductor manufacturing method |
| JPH0719838B2 (ja) * | 1985-07-19 | 1995-03-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US4669179A (en) * | 1985-11-01 | 1987-06-02 | Advanced Micro Devices, Inc. | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions |
| JPH0666402B2 (ja) * | 1985-12-12 | 1994-08-24 | 三菱電機株式会社 | 半導体集積回路装置の入力保護回路 |
| US4729006A (en) * | 1986-03-17 | 1988-03-01 | International Business Machines Corporation | Sidewall spacers for CMOS circuit stress relief/isolation and method for making |
| DE3751773T2 (de) * | 1986-12-11 | 1996-11-28 | Fairchild Semiconductor | Modifiziertes isoplanares verfahren mit erhöhter dichte |
| US4849344A (en) * | 1986-12-11 | 1989-07-18 | Fairchild Semiconductor Corporation | Enhanced density modified isoplanar process |
| IT1231913B (it) * | 1987-10-23 | 1992-01-15 | Sgs Microelettronica Spa | Procedimento di fabbricazione di transistori ad alta frequenza. |
| US4847672A (en) * | 1988-02-29 | 1989-07-11 | Fairchild Semiconductor Corporation | Integrated circuit die with resistive substrate isolation of multiple circuits |
| US5041896A (en) * | 1989-07-06 | 1991-08-20 | General Electric Company | Symmetrical blocking high voltage semiconductor device and method of fabrication |
| US5139961A (en) * | 1990-04-02 | 1992-08-18 | National Semiconductor Corporation | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base |
| US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
| US5223734A (en) * | 1991-12-18 | 1993-06-29 | Micron Technology, Inc. | Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion |
| US5220192A (en) * | 1992-07-10 | 1993-06-15 | Lsi Logic | Radiation hardened CMOS structure using an implanted P guard structure and method for the manufacture thereof |
| EP0592084B1 (en) * | 1992-09-22 | 1998-01-07 | National Semiconductor Corporation | Process for fabricating a retrograde nwell cathode Schottky transistor and fabrication process |
| DE4340590A1 (de) * | 1992-12-03 | 1994-06-09 | Hewlett Packard Co | Grabenisolation unter Verwendung dotierter Seitenwände |
| US5516731A (en) * | 1994-06-02 | 1996-05-14 | Lsi Logic Corporation | High-temperature bias anneal of integrated circuits for improved radiation hardness and hot electron resistance |
| TW274628B (ja) * | 1994-06-03 | 1996-04-21 | At & T Corp | |
| KR0156316B1 (ko) * | 1995-09-13 | 1998-12-01 | 김광호 | 반도체장치의 패턴 형성방법 |
| JP2865045B2 (ja) | 1996-02-28 | 1999-03-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4027447B2 (ja) | 1996-04-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6001701A (en) * | 1997-06-09 | 1999-12-14 | Lucent Technologies Inc. | Process for making bipolar having graded or modulated collector |
| US6097062A (en) * | 1997-09-12 | 2000-08-01 | Advanced Micro Devices, Inc. | Optimized trench edge formation integrated with high quality gate formation |
| US6444534B1 (en) | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | SOI semiconductor device opening implantation gettering method |
| US6376336B1 (en) | 2001-02-01 | 2002-04-23 | Advanced Micro Devices, Inc. | Frontside SOI gettering with phosphorus doping |
| US6670259B1 (en) | 2001-02-21 | 2003-12-30 | Advanced Micro Devices, Inc. | Inert atom implantation method for SOI gettering |
| US6958264B1 (en) | 2001-04-03 | 2005-10-25 | Advanced Micro Devices, Inc. | Scribe lane for gettering of contaminants on SOI wafers and gettering method |
| US20040009424A1 (en) * | 2002-03-01 | 2004-01-15 | Mass Institute Of Technology (Mit) | Protecting groups for lithographic resist compositions |
| KR100731087B1 (ko) * | 2005-10-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 바이씨모스 소자 및 그의 제조방법 |
| KR101040367B1 (ko) * | 2008-12-26 | 2011-06-10 | 주식회사 하이닉스반도체 | 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법 |
| CN116504612B (zh) * | 2023-02-09 | 2023-11-21 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443683A (en) * | 1977-09-14 | 1979-04-06 | Hitachi Ltd | Production of transistor |
| JPS5446485A (en) * | 1977-08-25 | 1979-04-12 | Philips Nv | Method of producing semiconductor |
| JPS55153344A (en) * | 1979-05-18 | 1980-11-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5858759A (ja) * | 1981-10-05 | 1983-04-07 | Nec Corp | 半導体装置 |
| JPS5878457A (ja) * | 1981-11-05 | 1983-05-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58197877A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS59188172A (ja) * | 1983-04-08 | 1984-10-25 | Hitachi Ltd | 半導体装置の製造法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275989A (en) * | 1975-12-22 | 1977-06-25 | Hitachi Ltd | Production of semiconductor device |
| US4110126A (en) * | 1977-08-31 | 1978-08-29 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
| US4199380A (en) * | 1978-11-13 | 1980-04-22 | Motorola, Inc. | Integrated circuit method |
| US4261763A (en) * | 1979-10-01 | 1981-04-14 | Burroughs Corporation | Fabrication of integrated circuits employing only ion implantation for all dopant layers |
| JPS57139965A (en) * | 1981-02-24 | 1982-08-30 | Toshiba Corp | Manufacture of semiconductor device |
| DE3115029A1 (de) * | 1981-04-14 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zur herstellung eines integrierten bipolaren planartransistors" |
| JPS5870570A (ja) * | 1981-09-28 | 1983-04-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4433471A (en) * | 1982-01-18 | 1984-02-28 | Fairchild Camera & Instrument Corporation | Method for the formation of high density memory cells using ion implantation techniques |
-
1983
- 1983-07-05 US US06/510,761 patent/US4498227A/en not_active Expired - Lifetime
-
1984
- 1984-07-04 CA CA000458075A patent/CA1216075A/en not_active Expired
- 1984-07-05 DE DE8484401427T patent/DE3469977D1/de not_active Expired
- 1984-07-05 EP EP84401427A patent/EP0134166B1/en not_active Expired
- 1984-07-05 JP JP59138044A patent/JPH0697665B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446485A (en) * | 1977-08-25 | 1979-04-12 | Philips Nv | Method of producing semiconductor |
| JPS5443683A (en) * | 1977-09-14 | 1979-04-06 | Hitachi Ltd | Production of transistor |
| JPS55153344A (en) * | 1979-05-18 | 1980-11-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5858759A (ja) * | 1981-10-05 | 1983-04-07 | Nec Corp | 半導体装置 |
| JPS5878457A (ja) * | 1981-11-05 | 1983-05-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58197877A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS59188172A (ja) * | 1983-04-08 | 1984-10-25 | Hitachi Ltd | 半導体装置の製造法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370516A (ja) * | 1986-09-12 | 1988-03-30 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 金属接点の形成方法 |
| JPH01116617U (ja) * | 1988-02-02 | 1989-08-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697665B2 (ja) | 1994-11-30 |
| DE3469977D1 (en) | 1988-04-21 |
| US4498227A (en) | 1985-02-12 |
| EP0134166B1 (en) | 1988-03-16 |
| CA1216075A (en) | 1986-12-30 |
| EP0134166A1 (en) | 1985-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| JPS61237422A (ja) | 半導体装置の製造方法 | |
| US4018627A (en) | Method for fabricating semiconductor devices utilizing oxide protective layer | |
| JPS6214459A (ja) | 半導体装置の製造方法 | |
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| JPS63244776A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| US6258693B1 (en) | Ion implantation for scalability of isolation in an integrated circuit | |
| US5780347A (en) | Method of forming polysilicon local interconnects | |
| JPS6252950B2 (ja) | ||
| US6291284B1 (en) | Method of fabricating semiconductor device | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2730650B2 (ja) | 半導体装置の製造方法 | |
| JPH0732164B2 (ja) | 半導体デバイス製造法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPH04252032A (ja) | Ｎウエルスチーム酸化工程を省略し、ブランケットｐウエル打ち込み工程によりシリコン基板上にｎウエルおよびｐウエルを形成させる方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0487353A (ja) | 半導体装置の製造方法 | |
| JPS60263454A (ja) | 半導体装置の製造方法 | |
| JPS6074676A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |