JPH04266232A - ディジタル通信端末とメモリ消費電力節約法 - Google Patents

ディジタル通信端末とメモリ消費電力節約法

Info

Publication number
JPH04266232A
JPH04266232A JP3333824A JP33382491A JPH04266232A JP H04266232 A JPH04266232 A JP H04266232A JP 3333824 A JP3333824 A JP 3333824A JP 33382491 A JP33382491 A JP 33382491A JP H04266232 A JPH04266232 A JP H04266232A
Authority
JP
Japan
Prior art keywords
memory
data
data storage
random access
communication terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3333824A
Other languages
English (en)
Inventor
Thomas R Eames
タマス、アー、イームズ
Lac Trinh
ラク、トリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Holdings Inc
Original Assignee
DSC Communications Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DSC Communications Corp filed Critical DSC Communications Corp
Publication of JPH04266232A publication Critical patent/JPH04266232A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に電話通信端末、
ことにこの端末に使うのにとくに適する電力節約法に関
する。
【０００２】多数の個別の電話チャネルを２個所の地理
的場所の間に設ける必要のある場合には、これ等の場所
間に延びる単一の広い帯域幅の回線に若干のこのような
チャネルを多重化するのが普通である。この場合各場所
に多重化設備を設ける。このことは主として、２個所の
場所間の多数のチャネルに対し送信リンクを設ける費用
を低減するために行われる。
【０００３】１例として大きい電話会社中央局と少なく
とも数マイル離れて位置する１群の個別の電話加入者と
の間に設けたループ搬送システムがある。中央局から顧
客場所まで高帯域幅通信回線を設け各端部に多重化端末
を設けてある。各端末間に光学繊維送信媒体を使うと、
一層大きい帯域幅で単一の電気回線を使用するよりも勝
った利点がある。すなわち光学繊維システムははるかに
多数の個別の電話チャネルを搬送することができる。各
電話チャネルは、各電話チャネルに専用の反復タイム・
スロットを逐次に設けることにより単一の光ファイバ送
信媒体に時分割多重化（ｔｉｍｅ　　ｍｕｌｔｉｐｌｅ
ｘ）する。従って各端末は、送信される各チャネルから
その独特の光学繊維タイム・スロットに信号を挿入する
ようにし、各受信タイム・スロットを正しい個別電話回
線に差向ける。各端末は、光学繊維送信システムのどの
タイム・スロットにどの最終ユーザ電話チャネルを割当
てるかを制御できるタイム・スロット交換機を備えてい
る。
【０００４】普通のタイム・スロット交換機は、端末を
経て各方向に移行する信号用のデータのフレームを記憶
するのに十分な容量を持つ大きいランダム・アクセス・
メモリ（ＲＡＭ）を持つ。データの「フレーム」は、与
えられた瞬間に一方向に各チャネル内を移行する信号の
デイジタル・サンプルを含む。各チャネルのデータ・サ
ンプルは、フレーム内の独特のタイム・スロットに割当
てられる。若干の各別にアドレス可能なデータ記憶場所
は、少なくとも２フレーム分の信号試料を記憶するのに
十分なＲＡＭ内に設けてある。メモリから読出されるデ
ータ・サンプルの順序は、メモリ内に書込まれるデータ
・サンプルの順序とは異なるように制御でき、メモリ内
に書込まれるフレームのタイム・スロットと、メモリか
ら読出されるフレームのタイム・スロットとの順序を再
配列（交換）する機能を生ずる。
【０００５】このような交換作用を生ずるには２つの方
法が利用される。１つの方法では、入り信号のタイム・
スロット・サンプルを受信順序にＲＡＭに書込み、次い
でこれ等のサンプルを出フレームに対し望ましい順序に
乱雑に読出す。第２の方法では、入りタイム・スロット
信号値を出信号に望ましい順序にＲＡＭに乱雑に書込み
次いでメモリを逐次に読出す。
【０００６】このようなシステムのＲＡＭは、一方向の
通信を取扱うために、交換機に接続した各回線の最大チ
ャネル容量に対し等しいか又は大きい若干の各別にアド
レス可能な記憶場所を持たなければならない。特定のシ
ステム構成で全部のチャネルは利用しない場合にはＲＡ
Ｍ内に未使用のデータ記憶場所がある。この状態が生ず
る２つの特殊な場合がある。第１は、交換機の一方の側
の回線のチャネル容量がこの交換機の他方の側よりはる
かに大きい場合である。この場合にはつねに多数の未使
用のＲＡＭの記憶場所かがある。第２の場合は、データ
の多重のコピーを各チャネルに対し書込まなければなら
ない、時間スイッチの並列設置の場合である。この場合
１度に１つのコピーだけが読出され他のコピーを含むＲ
ＡＭ場所をアクセスする必要をなくす。各場合にＲＡＭ
内に設けられる記憶場所の数は、任意の１つのときに利
用される数よりはるかに多くなければならない。この場
合未使用ＲＡＭに電力を与える必要があり、大形の通信
端末に極めて著しい量の熱を生ずる。
【０００７】本発明の主な目的は、全電力消費と発生熱
量とを減らすようにこのようなＲＡＭを制御する方法を
提供することにある。
【０００８】
【発明の概要】この目的及び付加的な目的は、未使用交
換機ＲＡＭ場所の表示がメモリ・アクセスが望まれるご
とに簡単にかつ一般的に保持し参照する本発明により達
成される。このようなアクセスは、未使用記憶場所のア
ドレスされる時には否定する。この場合データが存在し
ないか又は書込まれないようにした記憶場所に対し読取
り又は書込みの操作を行うのに電力を消費するＲＡＭを
除く。好適な実施においては、各別の電力制御ビット・
マップ（ｂｉｔ−ｍａｐ）ＲＡＭを使い、未使用主メモ
リの記憶場所のトラックを保持し、主ＲＡＭがアドレス
されると同時に、ビット・マップＲＡＭがアドレスされ
る。次いで各主メモリ・データ記憶ＲＡＭに対する単一
のビットを電力制御ＲＡＭから読出して、主メモリが所
望のアクセスに対し動作できるかどうかを制御するのに
使い、このアクセス時間中に電力を消費するかどうかを
制御する。
【０００９】特殊な例では、主メモリは、予備モードに
ある間に極めて低い電力消費を生ずるが、読取り又は書
込みの動作中は著しい電力を消費することを特徴とする
静的ＲＡＭ形である。この実施に当たっては、この場合
電力制御ＲＡＭは、未使用データ記憶場所をアドレスす
る場合に主メモリＲＡＭを、これに対する読取り又は書
込みの各オペレーション中に使用禁止する。
【００１０】本発明の付加的な目的、利点及び特徴は、
添付図面について述べる好適な実施例についての以下の
説明から明らかである。
【００１１】
【実施例】先ず図１に示すようにタイム・スロット交換
システムは、光学繊維トランクに多数の各別の加入者電
話回線を接続する端末として例示してある。インタフェ
ース回路１１は、入り光学繊維リンク１３に終り、各別
の光学繊維リンク１５に沿って伝送する信号を発生する
。第２のインタフェース１７は回線１９のような多数条
の個別の加入者電話回線に通じている。通信データ母線
は、加入者インタフェース１７及び光学繊維トランク・
ライン・インタフェース１１を、タイム・スロット交換
素子の主要素である大形静的ＲＡＭ２３に接続する。
【００１２】図１の実線の矢印により示すようにある与
えられた瞬間における各加入者電話回線のデイジタル・
サンプルは、通信データ母線２１によりＲＡＭ２３に送
られる。これはデータのフレームと呼ばれる。このフレ
ームは、次いで、ＲＡＭ２３により加入者回線から受け
取るのとは異なる順序で個別の電話チャネル・タイムの
スライスで読出され、光学繊維媒体１５に沿って送られ
る。データは図１に破線で示すように反対方向に同様に
流れこの方向でフレームを同様に取扱う。
【００１３】図１に示したタイム・スロット交換機は、
フレームのデータを逐次に書込み次いで所定の順序でデ
ータをランダムに読出し、入りデータ及び出データの間
でタイム・スロットの所望の交換を行う。アドレス・カ
ウンタ２５は、フレームを一時的に記憶するＲＡＭ２３
のアドレス空間内のアドレスを経て逐次に進むように動
作する。このカウンタ出力は１つの入力として２つの各
スイッチング回路２７，２９に１方の入力として加える
。スイッチング回路２９は通常その出力をソース・ポイ
ンタＲＡＭ３１と電力制御ＲＡＭ３３とのアドレス入力
に接続する。スイッチング回路２７は、データＲＡＭ２
３のアドレス入力に接続するために、アドレス・カウン
タ２５の出力又はソース・ポインタＲＡＭ３１のデータ
出力を選択する。
【００１４】スイッチング回路２７は、制御装置ブロッ
ク３７内のタイミング回路からの回線３５内の制御信号
に応答して動作する。ＲＡＭ２３にデータを書込むこと
をタイミングにより指定するときは、スイッチング回路
２７はアドレス・カウンタ２５の出力をＲＡＭ２３のア
ドレス入力に接続する。又ＲＡＭ２３からデータを読出
すことをタイミングにより指定するときは、スイッチン
グ回路２７は、ソース・ポインタＲＡＭ３１のデータ出
力をＲＡＭ２３のアドレス入力に接続する。制御回線３
５は、又ＲＡＭ２３の読出し／書込み制御端末に接続さ
れ、その動作を特定する。
【００１５】すなわち、ＲＡＭ２３へのデータの書込み
中にアドレス・カウンタ２５はＲＡＭ２３の種種のデー
タ記憶場所を、逐次アドレスするのは明らかである。こ
のようにしてＲＡＭ２３に提示された順序でデータを書
込む。種種のチャネル・タイム・スロットからのデータ
信号試料は次いでＲＡＭ２３内の既知のアドレスに記録
する。しかしこのデータを読出すときは、ＲＡＭ２３に
アドレスを供給するのはソース・ポインタＲＡＭ３１の
データ出力である。ソース・ポインタＲＡＭ３１には、
そのアドレス・カウンタ２５によりアドレスされた各デ
ータ記憶場所内にデータをロードされ、このアドレスを
、このデータを読出し時に位置させる異なるタイム・ス
ロットを反映するＲＡＭ２３の異なるアドレスに変換す
る。この操作は任意の逐次書込み／ランダム読出し形の
タイム・スロット交換機の典型的なものである。
【００１６】タイム・スロット交換機データは、システ
ム・データ母線３９によりマイクロプロセッサすなわち
マイクロ制御タイミング回路３７の制御のもとにソース
・ポインタＲＡＭ３１内に書込まれる。第２の読出し／
書込み制御回線４１内の信号によりスイッチング回路２
９によってシステムアドレス母線４３をソース・ポイン
タＲＡＭ３１のアドレス入力に接続する。次いでマイク
ロ制御タイミング回路３７は普通の方法でデータをＲＡ
Ｍ３１内に書込む。
【００１７】しかし制御回線４５の使用可能信号又はチ
ップ選択信号を直接マイクロ制御タイミング回路３７か
ら生じないで、ＲＡＭ２３は電力制御ＲＡＭ３３内に記
憶したデータによって読出し又は書込みのオペレーショ
ンを行うことができる。制御回線４５はＲＡＭ３３のデ
ータ出力である。データの１ビットは交換機ＲＡＭ２３
の各データ場所に対し電力制御ＲＡＭ３３に記憶する。 ＲＡＭ３３は実際上ＲＡＭ２３にマップしたビット（ｂ
ｉｔ　　ｍａｐｐｅｄ）である。同じアドレスでＲＡＭ
２３のデータ記憶場所に対応する電力制御ＲＡＭ３３内
のデータ・ビットは、このＲＡＭ２３のデータ記憶場所
が使われているかいないかを指定する。すなわち電力制
御ＲＡＭ３３がアドレスされるＲＡＭ２３と同時にアド
レスされるときは、ＲＡＭ２３は、その瞬間に電力制御
ＲＡＭ３３から読出される対応ビツトの値に従って、回
線４５の制御信号により選択的に使用可能にされるか又
は使用禁止される。
【００１８】電力制御ＲＡＭの使用は、所望に応じ読出
し又は書込みのオペレーションだけに限定することがで
きるが、このような両方のオペレーション中に利用され
る点で最高の電力節約に好適である。図１のシステムで
このようにするには、一方はＲＡＭ２３への書込み用と
他方はＲＡＭ２３からの読出し用との２つの電力制御Ｒ
ＡＭ区分が必要である。この区分は、回線３５の読出し
／書込み制御信号、有効には他のアドレス・ビットによ
り選択する。すなわちアドレス・カウンタ２５の出力は
、データＲＡＭ２３でいずれのオペレーションが行われ
るかに従って、電力制御ＲＡＭ３３の読出し区分又は書
込み区分に加える。
【００１９】データは、マイクロ制御回路３７の制御の
もとに、ソース・ポインタＲＡＭ３１内に書込むのと同
様にして又同じときに電力制御ＲＡＭ３３内に書込まれ
る。動作電話通信端末では、このデータは、加入者を加
え、加入者回線の指定を変え、又はその他任意のときに
加入者の信号と光学繊維リンクの信号との間のタイム・
スロットの交換に影響を及ぼすことが望ましいときはつ
ねに書込まれる。各ＲＡＭ３１，３３にこのようにロー
ドすると、この場合ＲＡＭ２３は、自動的に周期的に能
動電話チャネルの所望のタイム・スロット交換を生じ、
未使用の通信チャネルに対応するデータ場所でＲＡＭ２
３に対する読出し及び書込みを使用禁止する。静的ＲＡ
Ｍは読出し及び書込みのオペレーション中にその電力の
大部分を消費するから、与えられたメモリ・アドレスへ
の書込み又はこのメモリ・アドレスからの読出そうとす
るデータがないときに、このようなオペレーションが生
じないようにすることにより著しい電力の節約ができる
。
【００２０】この方法は、光学繊維リンクの帯域幅（各
別の電話チャネルの数）とインタフェース１７を経て加
入者に利用できる帯域幅とに著しい差がある場合にとく
に有利である。このような差は、トーマス・アー・イー
ムズ（Ｔｈｏｍａｓ　　Ｒ．Ｅａｍｅｓ）を発明者とす
る１９９０年１０月１５日付米国特許願０７／５９７，
０６１号明細書「光学繊維通信端末に対する加入者イン
タフェース」に記載してあるシステムに存在する。この
システムでは、互いに異なる形式の加入者電話回線の種
種の組合せに多くの融通性及び利用できる選択を得るの
に、加入者インタフェースで利用できるチャネル数が光
学繊維通信媒体１３，１５により搬送するチャネル数の
多数倍である。インタフェース１７を介して動作する加
入者電話回線の最大数は光学繊維リンクの容量を越える
ことができなくて、インタフェース１７に得られる付加
的帯域幅容量により著しい融通性が得られる。このこと
は、データＲＡＭ２３が加入者インタフェース１７に設
けられる多数の各チャネルに対し十分なデータ記憶場所
を持たなければならないことを意味する。しかしつねに
これ等のＲＡＭ２３データ場所の一部だけしか使われな
いが、その最大数値は光学繊維リンクにより搬送できる
チャネル数に対応する。すなわち全く極めて多数である
未使用のデータ場所をアドレスするときにＲＡＭ２３に
よる電力消費を避けることによりＲＡＭ２３の所要電力
及び熱発生を著しく減らす。
【００２１】本発明による電力管理法は、単一の電力制
御ＲＡＭ３３により多重タイム・スイッチ交換機ＲＡＭ
を制御する場合すなわちデータＲＡＭ２３を複製する場
合（図示してない）にも極めて有用である。これ等の各
ＲＡＭには同じデータを書込むがこれ等のうち１つだけ
しか読出さない。電力制御ＲＡＭは、電力を消費する読
出し動作が残りのＲＡＭに生じないようにするのに使う
ことができる。
【００２２】電力制御ＲＡＭ３３を設けると、電力を消
費し熱を発生する装置が加わるのはもちろんである。し
かしＲＡＭ２３の各データ記憶場所には１ビットだけし
か付与しないから、とくにＲＡＭ２３のアドレス可能な
データ場所のわずかな１００分率だけしか利用しないと
きは正味の効果として全電力消費及び熱発生を低減する
。電力制御ＲＡＭ３３には多重バイト広さ通常１バイト
の広さのメモリを利用するのがよい。すなわちこのメモ
リから１回の読出し動作で若干の電力制御ビットを読出
す。同時に全部の読出しビットを使わなければこれ等の
ビットはレジスタ（図示してない）に記憶し１度に１回
アクセスする。
【００２３】又図１に示すように回線４５内の電力制御
ＲＡＭの出力データは、データを記憶する各アドレスに
おけるＲＡＭ２３の読出しオペレーション中にソース・
ポインタＲＡＭ４１を使用可能にし、ＲＡＭ２３のアド
レスした場所を使用しないときは、ソース・ポインタＲ
ＡＭ３１を不能化する。すなわちＲＡＭ２３に対し前記
したのと同じようにしてＲＡＭ３１へのアクセスを制御
するのに付加的な電力節約ができる。
【００２４】図２及び３はデータＲＡＭ２３のそれぞれ
読出し及び書込みのオペレーション中の図１のシステム
の主要なオペレーションを示す。図２ではデータ・フレ
ーム５１は、それぞれ互いに異なる電話チャネルのデイ
ジタル・サンプルを搬送する若干の逐次搬送タイム・ス
ロットを含む。この例ではタイム・スロット７はこのよ
うなサンプルを含むように示してあるがタイム・スロッ
ト１０は使用されないように示してある。このフレーム
を図１のシステムによりデータ・メモリ２３に書込むと
きは、アドレス・カウンタ２５によりタイム・スロット
７内のデータを図２に例示したメモリ空間内の場所７に
タイム・スロット７内のデータを書込む。場所１０は使
用しない。データＲＡＭ２３は、メモリ空間５３内に例
示したようにセットされるＲＡＭ３３内の電力制御ビッ
トによりデータを、場所７に書込むことができる。しか
しカウンタがこの例ではアドレス１０まで増分するとき
は、ＲＡＭ３３内のこのアドレスに記憶された電力制御
ビットは、この電力制御ビットがセットされないように
例示してあるから、データＲＡＭ２３を使用可能にする
ことができない。書込みオペレーション中にデータＲＡ
Ｍ２３により通常消費する電力が節約される。
【００２５】同様に図３に例示したように読出しオペレ
ーションは、データＲＡＭ２３の同じ未使用場所１０を
アドレスするときに電力を節約する。読出し動作中にア
ドレス・カウンタ２５の逐次アドレスは、データＲＡＭ
２３をアドレスするに先だってソース・ポインタＲＡＭ
３１により翻訳する。この例ではＲＡＭ２３から読出す
データのフレーム５５は、場所７でデータを読出しタイ
ム・スロット１５に入れられる。この翻訳は、ソース・
ポインタＲＡＭ３１により行う。アドレス・カウンタ２
５がタイム・スロット１５に達すると、アドレス・カウ
ンタ２５はソース・ポインタＲＡＭ３１から場所７のデ
ータ値を読出す。場所７内のデータはこのようにして、
読出されるフレームのタイム・スロット１５内に入る。 データＲＡＭ２３は、ＲＡＭ３３のメモリ空間５７によ
り指示されるようにアドレス場所１５で電力制御ビット
をセットした電力制御ＲＡＭ３３の読出し区分により起
動される。
【００２６】同様にデータＲＡＭ２３の未使用場所１０
は、この例では出力データ・フレーム５５のタイム・ス
ロット３に同様にマップする。すなわち逐次アドレス・
カウンタ２５がカウント１０に達するときは、これはソ
ース・ポインタＲＡＭ３１によりタイム・スロット３に
翻訳される。しかしこのアドレスはデータＲＡＭ２３に
送られるときは、場所３内のセットされないビットによ
りこのアクセス時間中にデータＲＡＭを使用禁止する。
【００２７】以上本発明をその好適とする実施例につい
て述べたが、本発明はなおその精神を逸脱しないで種種
の変化変型を行うことができるのはもちろんである。
【図面の簡単な説明】
【図１】本発明の電力制御機能を実施するタイム・スロ
ット交換機のブロック図である。
【図２】書込みオペレーション中の図１のシステムのオ
ペレーションを例示した線図である。
【図３】読出しオペレーション中の図１のシステムの動
作を示す線図である。
【符号の説明】
１１　　　　インタフェース １３，１５　　　　光学繊維リンク １７　　　　インタフェース １９　　　　回線 ２３　　　　ＲＡＭ ２５　　　　逐次アドレス・カウンタ ３１　　　　ソース・ポインタＲＡＭ ３３　　　　電力制御ＲＡＭ ３７　　　　マイクロ制御装置

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】　　入り時間及び出時分割多重化信号の間
    の個別の通信チャネル・タイム・スロットの順序を交換
    するのに適するデイジタル通信端末において、前記入り
    信号又は出信号のいずれかにおける個別のタイム・スロ
    ットの少なくとも最大数に等しい数の個別にアドレス可
    能なデータ記憶場所を持つランダム・アクセス・メモリ
    と、前記入り信号及び出信号のいずれかと、前記ランダ
    ム・アクセス・メモリとの間で第１のデータ・オペレー
    ションを行うように、前記個別のデータ記憶場所を逐次
    にアドレスする第１のデータ・オペレーション実行手段
    と、前記入り信号及び出信号のいずれかと前記ランダム
    ・アクセス・メモリとの間で第２のデータ・オペレーシ
    ョンを行うように、プリセットした非逐次パターンに従
    って前記個別のデータ記憶場所をアドレスする第２のデ
    ータ・オペレーション実行手段と、アドレスしたデータ
    記憶場所が未使用のときに、前記ランダム・アクセス・
    メモリを使用禁止するように、前記第１及び第２のデー
    タ・オペレーション実行手段の少なくとも一方のデータ
    記憶場所アドレスに応答する使用禁止手段と、を包含す
    るデイジタル通信端末。
  2. 【請求項２】　　前記使用禁止手段に、前記アドレスし
    たデータ記憶場所が未使用であるときに、前記ランダム
    ・アクセス・メモリを使用禁止するように、前記第１及
    び第２のデータ・オペレーション実行手段の両方のデー
    タ記憶場所アドレスに応答する手段を設けた、請求項１
    の通信端末。
  3. 【請求項３】　　前記第１データ・オペレーションが、
    前記ランダム・アクセス・メモリへのデータの書込みを
    含み、前記第２のデータ・オペレーションが、前記ラン
    ダム・アクセス・メモリからのデータの読出しを含む、
    請求項２のデイジタル通信端末。
  4. 【請求項４】　　前記第２のデータ・オペレーション実
    行手段を使用禁止するように、前記第１のデータ・オペ
    レーション実行手段の１つだけのデータ記憶場所アドレ
    スに応答する手段をさらに備えた、請求項１のデイジタ
    ル通信端末。
  5. 【請求項５】　　第１の最大の時分割多重化チャネル容
    量を持つトランク・ラインと、前記第１の最大の時分割
    多重化チャネル容量より充分に大きい第２の時分割多重
    化チャネル容量を持つインタフェースとの個別の通信チ
    ャネル・タイム・スロット割当てを交換するのに適する
    デイジタル通信端末において、少なくとも前記第２の時
    分割多重化チャネル容量に等しい数の各別にアドレス可
    能なデータ記憶場所を持つことにより、前記第１の時分
    割多重化チャネル容量を越える数のデータ記憶場所を提
    供する第１のメモリと、前記インタフェースと前記トラ
    ンク・ラインとの間のチャネルの翻訳タイム・スロット
    を示すテーブルを含み、前記第１のメモリに接続できる
    第２のメモリと、　　前記第１のメモリのデータ記憶場
    所を経て一定の順序で計数することを特徴とし、前記第
    １及び第２のメモリに接続できるアドレス・カウンタと
    、前記第２のメモリ又は前記アドレス・カウンタのいず
    れかのアドレス出力に従って加入者の前記インタフェー
    スと、前記トランク・ラインとの通信チャネルのデータ
    を、前記第１のメモリに書込み又この第１のメモリから
    読出すように、前記第１のメモリに動作可能に接続され
    た書込み読出し手段と、前記第１メモリの未使用のアド
    レスしたデータ記憶場所をアドレスするときに、前記ア
    ドレス・カウンタに応答して前記第１のメモリを使用禁
    止することにより、データが前記第１のメモリに書込ま
    れないとき又はこの第１メモリから読出されないときに
    、前記第１のメモリの電力消費を低減するようにする使
    用禁止手段と、を包含するデイジタル通信端末。
  6. 【請求項６】　　前記使用禁止手段に、前記第１のメモ
    リを選択的に使用禁止するように接続できるデータ出力
    と、前記アドレス・カウンタに接続できるアドレス入力
    とを持つ第３のメモリを設け、この第３のメモリが、対
    応する第１のメモリのデータ記憶場所が使用されている
    かいないかを指示する前記第１のメモリのアドレス可能
    な各データ記憶場所に対応する少なくとも１つのデータ
    ・ビットを含む請求項５のデイジタル通信端末。
  7. 【請求項７】　　前記第１のメモリの未使用のアドレス
    したデータ記憶場所をアドレスするときに、前記アドレ
    ス・カウンタに応答して前記第２のメモリを使用禁止す
    る手段を付加的に備えた、請求項５のデイジタル通信端
    末。
  8. 【請求項８】　　前記第１のメモリを、主として静的ラ
    ンダム・アクセス・メモリにより構成した、請求項５の
    デイジタル通信端末。
  9. 【請求項９】　　ランダム・アクセス・メモリと、この
    ランダム・アクセス・メモリに接続され、このランダム
    ・アクセス・メモリのデータ記憶場所を所定の順序でア
    ドレスするアドレス手段とを備え、前記ランダム・アク
    セス・メモリを待機モードにあるときは、低い電力量を
    消費するが、アドレスしたデータ記憶場所に対し読出し
    又は書込みのオペレーションを行うことができるように
    したときは、高い電力量を消費する形式のものとしたシ
    ステムにおいて、前記ランダム・アクセス・メモリによ
    り消費する電力を節約するメモリ消費電力節約法におい
    て、個別の前記データ記憶場所のアドレスにより、使用
    されている前記データ記憶場所と使用されていない前記
    データ記憶場所との前記所定の順序で記録を維持する段
    階と、前記所定順序で１つのデータ記憶場所をアドレス
    するときに、前記記録を参照して前記データ記憶場所が
    使用されているかいないかを定める段階と、前記アドレ
    スしたデータ記憶場所が使用されているときは、前記ラ
    ンダム・アクセス・メモリを使用可能にし、前記アドレ
    スしたデータ記憶場所が使用されていないときは、前記
    ランダム・アクセス・メモリを使用可能にできないよう
    にする段階と、を包含するメモリ消費電力節約法。
JP3333824A 1990-10-29 1991-10-18 ディジタル通信端末とメモリ消費電力節約法 Pending JPH04266232A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/605269 1990-10-29
US07/605,269 US5260937A (en) 1990-10-29 1990-10-29 Power conserving technique for a communications terminal time slot interchanger

Publications (1)

Publication Number Publication Date
JPH04266232A true JPH04266232A (ja) 1992-09-22

Family

ID=24422951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3333824A Pending JPH04266232A (ja) 1990-10-29 1991-10-18 ディジタル通信端末とメモリ消費電力節約法

Country Status (11)

Country Link
US (1) US5260937A (ja)
EP (1) EP0483458B1 (ja)
JP (1) JPH04266232A (ja)
KR (1) KR100244354B1 (ja)
AU (1) AU646279B2 (ja)
CA (1) CA2046248C (ja)
DE (1) DE69118100T2 (ja)
DK (1) DK0483458T3 (ja)
ES (1) ES2084063T3 (ja)
HK (1) HK184696A (ja)
MX (1) MX9100306A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197607B2 (ja) * 1992-05-13 2001-08-13 富士通株式会社 時間スイッチ装置
JP3674711B2 (ja) * 1993-09-14 2005-07-20 富士通株式会社 加入者伝送装置
SE515735C2 (sv) * 1994-01-19 2001-10-01 Ericsson Telefon Ab L M Sätt samt anordning för att i ett telekommunikationssystem överföra tal- och datainformation
JPH08205211A (ja) * 1995-01-25 1996-08-09 Nec Corp 時分割多重時間スイッチ回路
JPH08205105A (ja) * 1995-01-26 1996-08-09 Hitachi Denshi Ltd ディジタル信号伝送システム
US6072796A (en) * 1995-06-14 2000-06-06 Avid Technology, Inc. Apparatus and method for accessing memory in a TDM network
US6452951B1 (en) * 1996-11-29 2002-09-17 Alcatel Usa Sourcing, L.P. Apparatus and method of processing signaling bits of integrated services digital network signals
JP2001044961A (ja) * 1999-08-02 2001-02-16 Fujitsu Ltd 時分割多重装置
US6798769B1 (en) * 2001-09-13 2004-09-28 Pedestal Networks, Inc. System for enhancing data transfer
US7142591B2 (en) 2001-10-11 2006-11-28 Utstarcom, Inc. Method and system for oversubscribing a pool of modems
US7142590B2 (en) 2001-10-11 2006-11-28 Utstarcom Inc. Method and system for oversubscribing a DSL modem
US7292568B2 (en) * 2002-06-27 2007-11-06 Alcatel-Lucent Canada Inc. Timeslot interchange switch
US7233649B2 (en) * 2002-07-12 2007-06-19 Utstarcom, Inc. Faster modem method and apparatus
US7254648B2 (en) * 2003-01-30 2007-08-07 Utstarcom, Inc. Universal broadband server system and method
US6839343B2 (en) 2003-01-30 2005-01-04 Pedestal Networks, Inc. Physical layer router system and method
US7259474B2 (en) * 2003-04-09 2007-08-21 Utstarcom, Inc. Method and apparatus for aggregating power from multiple sources
US7656891B1 (en) * 2004-08-04 2010-02-02 Intel Corporation Method and apparatus enabling concurrent processing of contiguously and virtually concatenated payloads

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141890A (en) * 1979-04-23 1980-11-06 Fujitsu Ltd Control system for time sharing communication network
US5046067A (en) * 1988-10-24 1991-09-03 Reliance Comm/Tec Corporation Digital transmission system
US4817086A (en) * 1986-08-27 1989-03-28 American Telephone And Telegraph Company Integrated switching system and announcement circuit
US4771420A (en) * 1986-12-08 1988-09-13 Dsc Communications Corporation Time slot interchange digital switched matrix
JPS63163937A (ja) * 1986-12-26 1988-07-07 Minolta Camera Co Ltd メモリ制御装置
FR2618624B1 (fr) * 1987-07-24 1992-04-30 Michel Servel Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee
JPH01100793A (ja) * 1987-10-13 1989-04-19 Nec Corp Ｃｍｏｓ型半導体メモリ回路
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム
FR2630280B1 (fr) * 1988-04-15 1990-07-27 France Etat Dispositif de reduction de consommation d'energie pour equipement a fonctionnement cyclique tel que commutateur temporel
US5058104A (en) * 1988-07-26 1991-10-15 Nec Corporation Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits
US4955054A (en) * 1988-10-05 1990-09-04 Precision Software Incorporated Integrated telecommunication system with improved digital voice response
US5014266A (en) * 1988-12-28 1991-05-07 At&T Bell Laboratories Circuit switching system for interconnecting logical links between packet switching networks
JPH07109864B2 (ja) * 1989-09-13 1995-11-22 シャープ株式会社 スタティックｒａｍ
JPH03217051A (ja) * 1990-01-23 1991-09-24 Oki Electric Ind Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
HK184696A (en) 1996-10-11
DE69118100T2 (de) 1996-10-02
AU8177491A (en) 1992-04-30
US5260937A (en) 1993-11-09
MX9100306A (es) 1992-05-04
CA2046248A1 (en) 1992-04-30
AU646279B2 (en) 1994-02-17
DE69118100D1 (de) 1996-04-25
ES2084063T3 (es) 1996-05-01
CA2046248C (en) 1997-04-01
KR920009112A (ko) 1992-05-28
EP0483458B1 (en) 1996-03-20
EP0483458A2 (en) 1992-05-06
EP0483458A3 (en) 1992-09-09
KR100244354B1 (ko) 2000-02-01
DK0483458T3 (da) 1996-04-15

Similar Documents

Publication Publication Date Title
KR100244354B1 (ko) 디지털통신 단말기 및 전력보존방법
US4791629A (en) Communications switching system
EP0993680A4 (en) METHOD AND DEVICE IN A PACKET GUIDANCE SWITCH TO CONTROL ACCESS TO A COMMON MEMORY ON DIFFERENT DATA RATES
US4512014A (en) Time slot multiplex system for the division multiplexing of digital communication signals
FI73111C (fi) Kopplingsanordning foer utjaemnande av fasskillnader mellan linjetakten pao en till en pcm-telefoncentral anslutande pcm-tidsmultiplexledning och centraltakten hos denna telefoncentral.
JP3197607B2 (ja) 時間スイッチ装置
US5630063A (en) Data distribution system for multi-processor memories using simultaneous data transfer without processor intervention
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
US4081610A (en) Fast access antiphase control memory for digital data switches
JPS60241346A (ja) リング型ネツトワ−クによる記憶システム
JPH08340589A (ja) 二次群ディジタル回線収容装置
JP2914289B2 (ja) 時分割スイッチの制御方式
US5509005A (en) Power saving time slot interchanger with random read/write cycles
US20020085572A1 (en) Method and apparatus employing associative memories to implement message passing
JPS6219120B2 (ja)
JP3371278B2 (ja) 共有バッファ型スイッチ部
KR100194819B1 (ko) 비트분할방식의 비동기전달모드 스위칭장치
JPS63220695A (ja) 時分割回線交換機における半固定回線収容方式
KR100251632B1 (ko) 교환기에서 하이웨이 분배장치 및 방법
JP3343460B2 (ja) Ｈｄｌｃフレーム処理装置
KR19980065484A (ko) 확장이 용이한 시분할 다중화 스위치
JPH0785545B2 (ja) 通話路盤制御回路
KR20010028876A (ko) 복수개의 프로세서를 갖는 장치의 데이터 백업 장치
JPS63240292A (ja) 時間スイツチ
JPH0245828A (ja) データ比較方法及びその装置