JPH0426739B2 - - Google Patents
Info
- Publication number
- JPH0426739B2 JPH0426739B2 JP61237550A JP23755086A JPH0426739B2 JP H0426739 B2 JPH0426739 B2 JP H0426739B2 JP 61237550 A JP61237550 A JP 61237550A JP 23755086 A JP23755086 A JP 23755086A JP H0426739 B2 JPH0426739 B2 JP H0426739B2
- Authority
- JP
- Japan
- Prior art keywords
- performance evaluation
- random access
- access memory
- ram
- evaluation measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔概要〕
ランダムアクセスメモリ（RAM）と、アドレ
スカウンタＢと、ライトデータレジスタとから構
成されているハードウエアの履歴情報記録機構を
備えた電子計算機において、該電子計算機の性能
評価測定件数と、測定時間の不足を解消する為
に、該電子計算機の性能評価測定専用のアドレス
カウンタＡと、加算器と、履歴記録モードと性能
評価測定モードとを選択するモードラツチと、該
モードラツチによつて、該ランダムアクセスメモ
リ（RAM）に対するアドレスと、該加算器に対
する入力データとを替えるマルチプレクサ
（MPX）と、該加算器の出力を、上記ランダムア
クセスメモリ（RAM）に対する入力手段とを設
けることにより、上記履歴情報記録用のランダム
アクセスメモリ（RAM）で、電子計算機の性能
評価測定データをカウントするようにしたもので
ある。
スカウンタＢと、ライトデータレジスタとから構
成されているハードウエアの履歴情報記録機構を
備えた電子計算機において、該電子計算機の性能
評価測定件数と、測定時間の不足を解消する為
に、該電子計算機の性能評価測定専用のアドレス
カウンタＡと、加算器と、履歴記録モードと性能
評価測定モードとを選択するモードラツチと、該
モードラツチによつて、該ランダムアクセスメモ
リ（RAM）に対するアドレスと、該加算器に対
する入力データとを替えるマルチプレクサ
（MPX）と、該加算器の出力を、上記ランダムア
クセスメモリ（RAM）に対する入力手段とを設
けることにより、上記履歴情報記録用のランダム
アクセスメモリ（RAM）で、電子計算機の性能
評価測定データをカウントするようにしたもので
ある。
本発明は、ハードウエアの履歴情報記録機構を
備えた電子計算機において、該履歴情報記録機構
が備えているランダムアクセスメモリを使用し
て、該電子計算機の性能評価測定データを計数す
る制御方式に関する。
備えた電子計算機において、該履歴情報記録機構
が備えているランダムアクセスメモリを使用し
て、該電子計算機の性能評価測定データを計数す
る制御方式に関する。
最近の電子計算機は、以前より更に高性能な製
品が要求される動向にあるが、これを実現する為
には、ハードウエア、ソフトウエア共に、効率の
良い設計が必要となり、極めの細かい性能評価測
定が必須となつている。具体的には、測定件数、
測定時間を多くすることが必要である。
品が要求される動向にあるが、これを実現する為
には、ハードウエア、ソフトウエア共に、効率の
良い設計が必要となり、極めの細かい性能評価測
定が必須となつている。具体的には、測定件数、
測定時間を多くすることが必要である。
然し、コストダウンの要求も強く、最小のハー
ドウエアの追加で実現できる性能評価測定の為の
回路方式が必要とされる。
ドウエアの追加で実現できる性能評価測定の為の
回路方式が必要とされる。
第２図は従来の履歴情報記録機構と、性能評価
測定機構を説明する図であり、ａは履歴情報記録
機構を示し、ｂは性能評価測定機構を示してい
る。
測定機構を説明する図であり、ａは履歴情報記録
機構を示し、ｂは性能評価測定機構を示してい
る。
先ず、ａ図によつて、従来の履歴情報記録機構
を説明する。
を説明する。
本図から明らかな如く、所謂履歴情報記録機構
は、クロツク速度で、例えば、ｎビツト×ｍ語か
らなるランダムアクセスメモリ（RAM）４のア
ドレスカウンタ５をカウントアツプして、予め定
められているハードウエアの各ポイント、例え
ば、レジスタ、フリツプロツプ（FF）等の状態
を、ヒストリーデータとしてライトデータレジス
タ２に読み取り、ランダムアクセスメモリ
（RAM）４の該当アドレスに格納することを繰
り返し、常に最新のハードウエアの状態を記録し
ていた。
は、クロツク速度で、例えば、ｎビツト×ｍ語か
らなるランダムアクセスメモリ（RAM）４のア
ドレスカウンタ５をカウントアツプして、予め定
められているハードウエアの各ポイント、例え
ば、レジスタ、フリツプロツプ（FF）等の状態
を、ヒストリーデータとしてライトデータレジス
タ２に読み取り、ランダムアクセスメモリ
（RAM）４の該当アドレスに格納することを繰
り返し、常に最新のハードウエアの状態を記録し
ていた。
一方、ｂ図で示した該電子計算機の性能評価測
定機構は、それぞれの性能評価測定項目に対応し
て、上記Ｋビツト（但し、ｋ＜ｎ）のカウンタ１
０〜を設け、それぞれのカウンタ１０〜におい
て、独立に各性能評価測定データを計数してい
た。
定機構は、それぞれの性能評価測定項目に対応し
て、上記Ｋビツト（但し、ｋ＜ｎ）のカウンタ１
０〜を設け、それぞれのカウンタ１０〜におい
て、独立に各性能評価測定データを計数してい
た。
ここで云う性能評価測定項目（PA項目）とし
ては、例えば、 主記憶装置（MS）をアクセスしたときのア
ドレスが、論理アドレス−実アドレス変換テー
ブル、或いは、仮想アドレス−実アドレス変換
テーブルに存在しないとき、主記憶装置
（MS）に格納されている該テーブルを参照す
る必要があり、電子計算機の性能に直接影響す
るので、主記憶装置（MS）をアクセスしたと
きのアドレスが、該テーブルに存在しなかつた
回数（ノンヒツト回数）を計数する。
ては、例えば、 主記憶装置（MS）をアクセスしたときのア
ドレスが、論理アドレス−実アドレス変換テー
ブル、或いは、仮想アドレス−実アドレス変換
テーブルに存在しないとき、主記憶装置
（MS）に格納されている該テーブルを参照す
る必要があり、電子計算機の性能に直接影響す
るので、主記憶装置（MS）をアクセスしたと
きのアドレスが、該テーブルに存在しなかつた
回数（ノンヒツト回数）を計数する。
キヤツシユメモリを備えている電子計算機に
おいては、該キヤツシユメモリに目的のデー
タ、命令が存在するか否かで、アクセスタイム
が大きく変動するので、その‘ノンヒツト’の
回数を計数する。
おいては、該キヤツシユメモリに目的のデー
タ、命令が存在するか否かで、アクセスタイム
が大きく変動するので、その‘ノンヒツト’の
回数を計数する。
最近の電子計算機では、処理能力を向上させ
る為に、パイプライン処理で命令の実行を行つ
ているが、このとき、レジスタ間衝突がある
と、該パイプラインの流れが乱れ、所期の性能
が得られなくなるので、該レジスタ間衝突の回
数を計数する。等々がある。
る為に、パイプライン処理で命令の実行を行つ
ているが、このとき、レジスタ間衝突がある
と、該パイプラインの流れが乱れ、所期の性能
が得られなくなるので、該レジスタ間衝突の回
数を計数する。等々がある。
従つて、該性能評価測定の精度を向上させよう
とすると、測定項目、測定時間を十分にとる必要
がある。
とすると、測定項目、測定時間を十分にとる必要
がある。
然して、上記従来の性能評価測定（PA）カウ
ンタ１０〜は図示の如く、例えば、ｋビツトのカ
ウンタ回路のみで構成されていた為、計数量が制
限され、測定項目、測定時間共に十分な量のデー
タが得られず、電子計算機の性能評価測定が正確
に行えないと云う問題があつた。
ンタ１０〜は図示の如く、例えば、ｋビツトのカ
ウンタ回路のみで構成されていた為、計数量が制
限され、測定項目、測定時間共に十分な量のデー
タが得られず、電子計算機の性能評価測定が正確
に行えないと云う問題があつた。
本発明は上記従来の欠点に鑑み、履歴情報記録
機構において使用されているランダムアクセスメ
モリ（RAM）の容量が、比較的に大きいこと
と、障害時以外における履歴情報は必要ではない
ことに着目し、該履歴情報記録機構において用い
られている大容量のランダムアクセスメモリを使
用して、性能評価測定を行う方法を提供すること
を目的とするものである。
機構において使用されているランダムアクセスメ
モリ（RAM）の容量が、比較的に大きいこと
と、障害時以外における履歴情報は必要ではない
ことに着目し、該履歴情報記録機構において用い
られている大容量のランダムアクセスメモリを使
用して、性能評価測定を行う方法を提供すること
を目的とするものである。
第１図は、本発明の電子計算機の性能評価測定
方式の構成例を示した図である。
方式の構成例を示した図である。
本発明においては、
ランダムアクセスメモリ（RAM）４と、アド
レスカウンタＢ５と、ライトデータレジスタ２と
から構成されているハードウエアの履歴情報記録
機構を備えた電子計算機において、 該電子計算機の性能評価測定専用のアドレスカ
ウンタＡ１と、加算器３と、履歴記録モードと性
能評価測定モードとを選択するモードラツチ９
と、 該モードラツチ９によつて、該ランダムアクセ
スメモリ（RAM）４に対するアドレスと、該加
算器３に対する入力データとを切り替えるマルチ
プレクサ（MPX）６，７，８とを設け、 該加算器３の出力を、上記ランダムアクセスメ
モリ（RAM）４に対する入力とし、 上記履歴情報記録用のランダムアクセスメモリ
（RAM）４で、電子計算機の性能評価測定デー
タを計数するように構成する。
レスカウンタＢ５と、ライトデータレジスタ２と
から構成されているハードウエアの履歴情報記録
機構を備えた電子計算機において、 該電子計算機の性能評価測定専用のアドレスカ
ウンタＡ１と、加算器３と、履歴記録モードと性
能評価測定モードとを選択するモードラツチ９
と、 該モードラツチ９によつて、該ランダムアクセ
スメモリ（RAM）４に対するアドレスと、該加
算器３に対する入力データとを切り替えるマルチ
プレクサ（MPX）６，７，８とを設け、 該加算器３の出力を、上記ランダムアクセスメ
モリ（RAM）４に対する入力とし、 上記履歴情報記録用のランダムアクセスメモリ
（RAM）４で、電子計算機の性能評価測定デー
タを計数するように構成する。
〔作用〕
即ち、本発明によれば、ランダムアクセスメモ
リ（RAM）と、アドレスカウンタＢと、ライト
データレジスタとから構成されているハードウエ
アの履歴情報記録機構を備えた電子計算機におい
て、該電子計算機の性能評価測定件数と、測定時
間の不足を解消する為に、該電子計算機の性能評
価測定専用のアドレスカウンタＡと、加算器と、
履歴記録モードと性能評価測定モードとを選択す
るモードラツチと、該モードラツチによつて、該
ランダムアクセスメモリ（RAM）に対するアド
レスと、該加算器に対する入力データとを切り替
えるマルチプレクサ（MPX）と、該加算器の出
力を、上記ランダムアクセスメモリ（RAM）に
対する入力手段とを設けることにより、上記履歴
情報記録用のランダムアクセスメモリ（RAM）
で、電子計算機の性能評価測定データをカウント
するようにしたものであるので、性能評価測定用
カウンタは少容量で良く、大量のデータが蓄積さ
れる為、長時間の性能評価測定が可能となり、評
価精度を向上させることができる効果がある。
リ（RAM）と、アドレスカウンタＢと、ライト
データレジスタとから構成されているハードウエ
アの履歴情報記録機構を備えた電子計算機におい
て、該電子計算機の性能評価測定件数と、測定時
間の不足を解消する為に、該電子計算機の性能評
価測定専用のアドレスカウンタＡと、加算器と、
履歴記録モードと性能評価測定モードとを選択す
るモードラツチと、該モードラツチによつて、該
ランダムアクセスメモリ（RAM）に対するアド
レスと、該加算器に対する入力データとを切り替
えるマルチプレクサ（MPX）と、該加算器の出
力を、上記ランダムアクセスメモリ（RAM）に
対する入力手段とを設けることにより、上記履歴
情報記録用のランダムアクセスメモリ（RAM）
で、電子計算機の性能評価測定データをカウント
するようにしたものであるので、性能評価測定用
カウンタは少容量で良く、大量のデータが蓄積さ
れる為、長時間の性能評価測定が可能となり、評
価精度を向上させることができる効果がある。
以下本発明の実施例を図面によつて詳述する。
前述の第１図が、本発明の電子計算機の性能評価
測定方式の構成例を示した図であり、アドレスカ
ウンタＡ１、加算器（アダー）３、モードラツチ
９、及びマルチプレクサ（MPX）６，７，８が
本発明を実施するのに必要な手段である。尚、全
図を通して同じ符号は同じ対象物を示している。
前述の第１図が、本発明の電子計算機の性能評価
測定方式の構成例を示した図であり、アドレスカ
ウンタＡ１、加算器（アダー）３、モードラツチ
９、及びマルチプレクサ（MPX）６，７，８が
本発明を実施するのに必要な手段である。尚、全
図を通して同じ符号は同じ対象物を示している。
通常の状態においては、本発明のモードラツチ
９はリセツトされており、各マルチプレクサ
（MPX）は‘H'側、即ち、本計数機構が履歴情
報記録機構とぢて機能するようにセレクトされて
いる。
９はリセツトされており、各マルチプレクサ
（MPX）は‘H'側、即ち、本計数機構が履歴情
報記録機構とぢて機能するようにセレクトされて
いる。
この状態においては、当該電子計算機もハード
ウエアのヒストリーデータが、クロツク速度で、
ライトレジスタ２に設定され、ランダムアクセス
メモリ（RAM）４のアドレスカウンタＡ１が指
定するアドレスに、刻々格納され、本来の履歴情
報記録機構として機能している。
ウエアのヒストリーデータが、クロツク速度で、
ライトレジスタ２に設定され、ランダムアクセス
メモリ（RAM）４のアドレスカウンタＡ１が指
定するアドレスに、刻々格納され、本来の履歴情
報記録機構として機能している。
ここで、図示していない操作パネル等から、上
記モードラツチ９を、論理‘1'にセツトすると、
上記マルチプレクサ（MPX）６，７，８は、そ
れぞれ‘P'側、即ち、本計数機構が性能評価測定
機構として機能するようにセレクトされる。
記モードラツチ９を、論理‘1'にセツトすると、
上記マルチプレクサ（MPX）６，７，８は、そ
れぞれ‘P'側、即ち、本計数機構が性能評価測定
機構として機能するようにセレクトされる。
この状態においては、ランダムアクセスメモリ
（RAM）４のアドレスは、マルチプレクサ
（MPX）８を介してアドレスカウンタＢ５によつ
て指定され、上記アドレスカウンタＡ１は、性能
評価測定データをカウントする。
（RAM）４のアドレスは、マルチプレクサ
（MPX）８を介してアドレスカウンタＢ５によつ
て指定され、上記アドレスカウンタＡ１は、性能
評価測定データをカウントする。
該アドレスカウンタＡ１は、性能評価測定項目
数だけ用意されており、各測定項目毎のデータが
刻々計数されており、例えば、一定時間経過毎
に、加算器（アダー）３の一方に、選択的に入力
される。
数だけ用意されており、各測定項目毎のデータが
刻々計数されており、例えば、一定時間経過毎
に、加算器（アダー）３の一方に、選択的に入力
される。
従つて、従来のような大きなｋビツトのカウン
タを必要とせず、刻一定時間内でカウントできる
ビツト数、例えば、４ビツト程度を用意すれば良
い。
タを必要とせず、刻一定時間内でカウントできる
ビツト数、例えば、４ビツト程度を用意すれば良
い。
このとき、ライトデータレジスタ２には、以前
に該ランダムアクセスメモリ（RAM）４にスト
アされている性能評価測定データが、マルチプレ
クサ（MPX）６を介して設定されており、上記
アドレスカウンタＡ１に蓄積された、現在の性能
評価測定データとが、該加算器（アダー）３で加
算され、同じアドレスにストアされるように動作
し、以下アドレスカウンタＢ５の値に対応した各
性能評価測定項目毎のデータが、アドレスカウン
タＢ５が指定するアドレスに蓄積されるように機
能する。
に該ランダムアクセスメモリ（RAM）４にスト
アされている性能評価測定データが、マルチプレ
クサ（MPX）６を介して設定されており、上記
アドレスカウンタＡ１に蓄積された、現在の性能
評価測定データとが、該加算器（アダー）３で加
算され、同じアドレスにストアされるように動作
し、以下アドレスカウンタＢ５の値に対応した各
性能評価測定項目毎のデータが、アドレスカウン
タＢ５が指定するアドレスに蓄積されるように機
能する。
従つて、本発明における性能評価測定項目は、
該ランダムアクセスメモリ（RAM）４の語数ｍ
だけとることができると共に、該性能評価測定デ
ータも、該ランダムアクセスメモリ（RAM）４
のビツト数だけ計数できることになり、大量の測
定項目について、長時間計測することができる。
該ランダムアクセスメモリ（RAM）４の語数ｍ
だけとることができると共に、該性能評価測定デ
ータも、該ランダムアクセスメモリ（RAM）４
のビツト数だけ計数できることになり、大量の測
定項目について、長時間計測することができる。
このように、本発明は、履歴情報記録機構に使
用されているランダムアクセスメモリが、比較的
に大容量であつて、該電子計算機が障害になつた
とき以外のヒストリーデータは使用されないこと
に着目して、該ランダムアクセスメモリに、当該
電子計算機の性能評価測定データを蓄積するよう
に構成したところに特徴がある。
用されているランダムアクセスメモリが、比較的
に大容量であつて、該電子計算機が障害になつた
とき以外のヒストリーデータは使用されないこと
に着目して、該ランダムアクセスメモリに、当該
電子計算機の性能評価測定データを蓄積するよう
に構成したところに特徴がある。
以上、詳細に説明したように、本発明の電子計
算機の性能評価測定方式は、ランダムアクセスメ
モリ（RAM）と、アドレスカウンタＢと、ライ
トデータレジスタとから構成されているハードウ
エアの履歴情報記録機構を備えた電子計算機にお
いて、該電子計算機の性能評価測定件数と、測定
時間の不足を解消する為に、該電子計算機の性能
評価測定専用のアドレスカウンタＡと、加算器
と、履歴記録モードと性能評価測定データとを選
択するモードラツチと、該モードラツチによつ
て、該ランダムアクセスメモリ（RAM）に対す
るアドレスと、該加算器に対する入力データとを
切り替えるマルチプレクサ（MPX）と、該加算
器の出力を、上記ランダムアクセスメモリ
（RAM）に対する入力手段とを設けることによ
り、上記履歴情報記録用のランダムアクセスメモ
リ（RAM）で、電子計算機の性能評価測定デー
タをカウントするようにしたものであるので、性
能評価測定用カウンタは少容量で良く、大量のデ
ータが蓄積される為、長時間の性能評価測定が可
能となり、評価精度を向上させることができる効
果がある。
算機の性能評価測定方式は、ランダムアクセスメ
モリ（RAM）と、アドレスカウンタＢと、ライ
トデータレジスタとから構成されているハードウ
エアの履歴情報記録機構を備えた電子計算機にお
いて、該電子計算機の性能評価測定件数と、測定
時間の不足を解消する為に、該電子計算機の性能
評価測定専用のアドレスカウンタＡと、加算器
と、履歴記録モードと性能評価測定データとを選
択するモードラツチと、該モードラツチによつ
て、該ランダムアクセスメモリ（RAM）に対す
るアドレスと、該加算器に対する入力データとを
切り替えるマルチプレクサ（MPX）と、該加算
器の出力を、上記ランダムアクセスメモリ
（RAM）に対する入力手段とを設けることによ
り、上記履歴情報記録用のランダムアクセスメモ
リ（RAM）で、電子計算機の性能評価測定デー
タをカウントするようにしたものであるので、性
能評価測定用カウンタは少容量で良く、大量のデ
ータが蓄積される為、長時間の性能評価測定が可
能となり、評価精度を向上させることができる効
果がある。
第１図は本発明の電子計算機の性能評価測定方
式の構成例を示した図、第２図は従来の履歴情報
記録機構と、性能評価測定機構を説明する図、で
ある。 図面において、１はアドレスカウンタＡ、２は
ライトデータレジスタ、３は加算器（アダー）、
４はランダムアクセスメモリ（RAM）、５はア
ドレスカウンタＢ、又はアドレスカウンタ、６〜
８はマルチプレクサ（MPX）、９はモードラツ
チ、１０〜は性能評価測定用のｋビツトカウン
タ、をそれぞれ示す。
式の構成例を示した図、第２図は従来の履歴情報
記録機構と、性能評価測定機構を説明する図、で
ある。 図面において、１はアドレスカウンタＡ、２は
ライトデータレジスタ、３は加算器（アダー）、
４はランダムアクセスメモリ（RAM）、５はア
ドレスカウンタＢ、又はアドレスカウンタ、６〜
８はマルチプレクサ（MPX）、９はモードラツ
チ、１０〜は性能評価測定用のｋビツトカウン
タ、をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ ランダムアクセスメモリ（RAM）４と、ア
ドレスカウンタＢ５と、ライトデータレジスタ２
とから構成されているハードウエアの履歴情報記
録機構を備えた電子計算機において、 該電子計算機の性能評価測定専用のアドレスカ
ウンタＡ１と、加算器３と、履歴記録モードと性
能評価測定モードとを選択するモードラツチ９
と、 該モードラツチ９によつて、該ランダムアクセ
スメモリ（RAM）４に対するアドレスと、該加
算器３に対する入力データとを切り替えるマルチ
プレクサ（MPX）６，７，８とを設け、 該加算器３の出力を、上記ランダムアクセスメ
モリ（RAM）４に対する入力とし、 上記履歴情報記録用のランダムアクセスメモリ
（RAM）４で、電子計算機の性能評価測定デー
タを計数するように制御することを特徴とする電
子計算機の性能評価測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237550A JPS6391752A (ja) | 1986-10-06 | 1986-10-06 | 電子計算機の性能評価測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237550A JPS6391752A (ja) | 1986-10-06 | 1986-10-06 | 電子計算機の性能評価測定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6391752A JPS6391752A (ja) | 1988-04-22 |
| JPH0426739B2 true JPH0426739B2 (ja) | 1992-05-08 |
Family
ID=17016992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61237550A Granted JPS6391752A (ja) | 1986-10-06 | 1986-10-06 | 電子計算機の性能評価測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6391752A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281930A (ja) * | 1994-04-08 | 1995-10-27 | Nec Corp | 情報処理装置動作測定解析システム |
-
1986
- 1986-10-06 JP JP61237550A patent/JPS6391752A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6391752A (ja) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6460107B1 (en) | Integrated real-time performance monitoring facility | |
| US6539500B1 (en) | System and method for tracing | |
| JPS589277A (ja) | デ−タ処理装置 | |
| CA1314103C (en) | Delayed cache write enable circuit for a dual bus microcomputer system with an 80386 and 82385 | |
| US8521475B2 (en) | Detecting and recording performance events in a data processing system | |
| JP3081614B2 (ja) | 部分書込み制御装置 | |
| US5325341A (en) | Digital timer apparatus and method | |
| JPH0426739B2 (ja) | ||
| JP2834194B2 (ja) | ハードウエアモニタ | |
| KR100249073B1 (ko) | 디지틀타이머장치및방법 | |
| JP3178445B2 (ja) | カウンタ装置 | |
| JP3068317B2 (ja) | マイクロコンピュータ | |
| JP2928140B2 (ja) | 性能測定カウンタ回路 | |
| JPH0217552A (ja) | 性能データ計測方式 | |
| JPH0375917A (ja) | 補助記憶装置のバッファ管理方式 | |
| JPS6411977B2 (ja) | ||
| JPH02206888A (ja) | マイクロコンピュータ | |
| JPS64734B2 (ja) | ||
| JPS62191948A (ja) | デイスクキヤツシユ制御装置 | |
| JPH04364533A (ja) | スタック制御装置 | |
| JPH0411887B2 (ja) | ||
| JPS62113248A (ja) | 情報履歴記憶装置 | |
| JPH06187123A (ja) | データ入出力装置 | |
| JPS5845736B2 (ja) | パリテイ作成回路 | |
| JPH0476153B2 (ja) |