JPH0426784B2 - - Google Patents

Info

Publication number
JPH0426784B2
JPH0426784B2 JP60242757A JP24275785A JPH0426784B2 JP H0426784 B2 JPH0426784 B2 JP H0426784B2 JP 60242757 A JP60242757 A JP 60242757A JP 24275785 A JP24275785 A JP 24275785A JP H0426784 B2 JPH0426784 B2 JP H0426784B2
Authority
JP
Japan
Prior art keywords
insulating substrate
sealing glass
cap
semiconductor device
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60242757A
Other languages
English (en)
Other versions
JPS62104054A (ja
Inventor
Hironari Iino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60242757A priority Critical patent/JPS62104054A/ja
Publication of JPS62104054A publication Critical patent/JPS62104054A/ja
Publication of JPH0426784B2 publication Critical patent/JPH0426784B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に気密性に優れ
たパツケージ構造を有する半導体装置に関する。
〔従来の技術〕
一般に高出力を有する半導体装置のパツケージ
には、半導体素子から発生する熱を外部に逃がす
ために金属性の放熱板を設けている。例えば、第
３図に示すパツケージのように、半導体素子１１
を金属性の放熱板１２上に固着している。この放
熱板１２にはメタライズ層１４を形成したセラミ
ツク等の絶縁基板１３を取着し、半導体素子１１
とメタライズ層１４とを金属細線１５で電気接続
している。また、絶縁基板１３上にはキヤツプ１
６を低融点の封止用ガラス１７で封止状態で固着
して半導体素子１１を密封し、またメタライズ層
１４には外部導出リード１８を接続している。
この構成によれば、半導体素子１１は放熱板１
２、絶縁基板１３及びキヤツプ１６によつて気密
に封止される一方、半導体素子１１から発生され
た熱は素子裏面から放熱板１２に伝達され、ここ
から外部に放熱されることになる。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置は、パツケージを構
成するためには金属性の放熱板が必須のものとさ
れ、しかもこの放熱板に絶縁基板を取着した状態
でパツケージを構成しなければならないため、放
熱板と絶縁基板との熱膨張係数の差によつて両者
間に熱応力が生じ、この熱応力が原因して絶縁基
板に歪が生じ、この歪が直接的に封止用ガラス１
７に伝えられてここにクラツクを発生させること
がある。また、上述の構成では、絶縁基板１３の
メタライズ層１４に接続した外部導出リード１８
が封止用ガラス１７に近傍乃至接触しているた
め、外部導出リード１８に加わる折り曲げ力やス
トレスが直接的に封止用ガラス１７に伝達され、
ここにクラツクが生じることもある。このような
クラツクが生じると、封止用ガラス１７の気密性
が損なわれ、半導体装置の耐湿性の低下等、信頼
性の低下を招くことになる。
〔問題点を解決するための手段〕
本発明の半導体装置は、熱応力やリードのスト
レスによる封止用ガラスへのクラツクの発生を防
止して半導体装置の耐湿性等の信頼性の向上を図
るものであり、絶縁基板のメタライズ層を設けた
基板面上に、封止用のキヤツプの周縁に対応する
ように平面配置した突条部を一体に設け、この突
条部においてキヤツプを封止用ガラスを用いて気
密状態に取着する構成としている。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の半導体装置の断面図、第２図
はその部分分解斜視図であり、ここではバイポー
ラ型のパワートランジスタに本発明を適用した実
施例を示している。
バイポーラ型のパワートランジスタ素子ペレツ
トとして形成した半導体素子１は、合金或いは銀
ペースト等の接着手段により金属性の放熱板２の
上面略中央位置に固着している。この放熱板２の
上には、中央に透過窓３ａを有するとともにこの
透過窓３ａを挟む上面位置に一対のメタライズ層
４，４ａ，４ｂを形成したセラミツク製の絶縁基
板３を接着材等を用いて取着しており、かつ前記
半導体素子１とこのメタライズ層４とを金属細線
５で電気的に接続している。また、このメタライ
ズ層４の外側端位置には、夫々外部導出リード
８，８ａ，８ｂを接続している。
また、前記絶縁基板３の上面には、後述するキ
ヤツプ６の周縁に対応するように、平面形状を前
記透過窓２ａの周囲に沿つて方形の枠状に構成し
た突条部９を一体に形成している。この突条状部
９は絶縁基板３と同じセラミツクでかつ同時に焼
成して形成することができ、その厚さは前記メタ
ライズ層４や外部導出リード８の厚さよりも幾分
厚くなるように形成している。
そして、この突条部９の上面において低融点ガ
ラス等からなる封止用ガラス７を用いてキヤツプ
６を周縁部で接着し、前記放熱板２、絶縁基板
３、突条部９及びキヤツプ６で構成したパツケー
ジ内に前記半導体素子１を気密状態に封止してい
る。
この構成によれば、放熱板２と絶縁基板３の熱
膨脹係数の相違によつて両者間に熱応力が生じて
も、この熱応力は突条部９により吸収・緩和され
るため封止用ガラス７に直接的に作用することは
なく、封止用ガラス７におけるクラツクの発生を
抑止する。また、突条部９を設けたことによりキ
ヤツプ６の封止位置が外部導出リード８よりも高
い位置とされるので、外部導出リード８に加えら
れる折り曲げ力やストレスも同様に吸収・緩和さ
れて封止用ガラス７に直接的に伝えられることは
なく、これらの力による封止用ガラス７のクラツ
クの発生も防止できる。
したがつて、熱変化や外部導出リード８に加え
られる外力等から封止用ガラス７を保護し、パツ
ケージの気密性を保持して半導体素子１の耐湿性
を向上し、半導体装置の信頼性を向上できる。
ここで、前記実施例ではパワートランジスタの
例を示したが、半導体集積回路を素子とする半導
体装置にも同様に適用できる。また、絶縁基板３
は樹脂等のセラミツク以外の材料を用いても同様
に適用できる。
〔発明の効果〕
以上説明したように本発明は、絶縁基板のメタ
ライズ層を設けた基板面上に、封止用のキヤツプ
の周縁に対応するように平面配置した突条部を一
体に設け、この突条部においてキヤツプを封止用
ガラスを用いて気密状態に取着しているので、放
熱板と絶縁基板との熱膨脹差に基ずく熱応力によ
つても封止用ガラスにクラツクが発生することは
なく、またメタライズ層に接続される外部導出リ
ードに加えられる外力によつても封止用ガラスに
クラツクが発生することがなく、これにより半導
体装置の気密性を高めて信頼性の向上を達成する
ことができる。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は
その部分分解斜視図、第３図は従来構造の断面図
である。 １，１１……半導体素子、２，１２……放熱
板、３，１３……絶縁基板、４，１４……メタラ
イズ層、５，１５……金属細線、６，１６……キ
ヤツプ、７，１７……封止用ガラス、８，１８…
…外部導出リード、９……突条部。

Claims (1)

    【特許請求の範囲】
  1. １ 金属性の放熱板と、これに取着した絶縁基板
    と、この絶縁基板に封止用ガラスで接着したキヤ
    ツプとでパツケージを構成し、このパツケージ内
    に半導体素子を気密に封止してなる半導体装置に
    おいて、少なくとも外部導出リードを接続し得る
    メタライズ層を設けた前記絶縁基板の上面に、前
    記キヤツプの周縁に対応するように平面配置した
    突条部を一体に設け、この突条部において前記キ
    ヤツプを封止用ガラスを用いて気密状態に取着し
    たことを特徴とする半導体装置。
JP60242757A 1985-10-31 1985-10-31 半導体装置 Granted JPS62104054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60242757A JPS62104054A (ja) 1985-10-31 1985-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60242757A JPS62104054A (ja) 1985-10-31 1985-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JPS62104054A JPS62104054A (ja) 1987-05-14
JPH0426784B2 true JPH0426784B2 (ja) 1992-05-08

Family

ID=17093812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60242757A Granted JPS62104054A (ja) 1985-10-31 1985-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS62104054A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810921B2 (ja) * 1989-02-01 1998-10-15 三信工業株式会社 船舶推進機のケーシング

Also Published As

Publication number Publication date
JPS62104054A (ja) 1987-05-14

Similar Documents

Publication Publication Date Title
JP2737518B2 (ja) 赤外線検知器の冷却構造
JP3009788B2 (ja) 集積回路用パッケージ
JPS6137784B2 (ja)
JP7033974B2 (ja) セラミック回路基板、パッケージおよび電子装置
JPS62104054A (ja) 半導体装置
JP2870501B2 (ja) 半導体装置
JP3460631B2 (ja) 高周波半導体素子
JPS64812B2 (ja)
JPS639664B2 (ja)
JP4095280B2 (ja) 加速度センサ素子
JP2868868B2 (ja) 半導体装置
JP2004022627A (ja) 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JPS6236290Y2 (ja)
JPS61198656A (ja) 半導体装置
JP2552513Y2 (ja) リードフレーム
JPH0287655A (ja) 半導体装置
JP7041020B2 (ja) セラミック回路基板、パッケージおよび電子装置
JP2797886B2 (ja) 半導体装置
JP2873130B2 (ja) 半導体素子収納用パッケージ
JPS6043660B2 (ja) 半導体装置
JPH0561780B2 (ja)
JPS6120768Y2 (ja)
JPH0349398Y2 (ja)
JPS61207037A (ja) Ｉｃパツケ−ジ
JPH083014Y2 (ja) ガラス封止型半導体素子収納用パッケージ