JPH04268656A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH04268656A JPH04268656A JP3029778A JP2977891A JPH04268656A JP H04268656 A JPH04268656 A JP H04268656A JP 3029778 A JP3029778 A JP 3029778A JP 2977891 A JP2977891 A JP 2977891A JP H04268656 A JPH04268656 A JP H04268656A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- control
- control storage
- microprogram
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100274581 Caenorhabditis elegans chc-1 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理システムのデー
タ転送装置に関し、特に種々のデバイスないし回線を接
続し得るデータ転送装置に関する。
タ転送装置に関し、特に種々のデバイスないし回線を接
続し得るデータ転送装置に関する。
【０００２】
【従来の技術】従来この種のデータ転送装置は図２に示
すように、複数のチャネル（ＣＨと略す）２１〜２ｎと
、それを制御するチャネル制御装置（ＣＨＣと略す）１
とからなり、各ＣＨ２１〜２ｎは特殊なプロトコルを持
つインタフェース４１〜４ｎを介して周辺制御装置（Ｐ
ＣＵと略す）３１〜３ｎと結ばれている。ＰＣＵ３１〜
３ｎは図のようないろいろなデバイス回線５１〜５ｍを
制御している。この時ＣＨ２１〜２ｎはマイクロプログ
ラム制御でなく単にインタフェース４１〜４ｎのプロト
コルをサポートするにすぎないため、ＰＣＵ３１〜３ｎ
側に、例えば回線プロトコルをサポートするＦＷないし
ＳＷが必要である。またＣＨＣ側のコントロールストレ
ージ（ＣＳと略す）１１はメモリアクセスパス１２と接
続されておらず、インタフェース１５を介してサービス
プロセッサ（ＳＵＰと略す）６と接続されるのみである
。従ってＣＳ１１はＳＵＰ６の処理速度に依存してマイ
クロプログラムが書込まれる。
すように、複数のチャネル（ＣＨと略す）２１〜２ｎと
、それを制御するチャネル制御装置（ＣＨＣと略す）１
とからなり、各ＣＨ２１〜２ｎは特殊なプロトコルを持
つインタフェース４１〜４ｎを介して周辺制御装置（Ｐ
ＣＵと略す）３１〜３ｎと結ばれている。ＰＣＵ３１〜
３ｎは図のようないろいろなデバイス回線５１〜５ｍを
制御している。この時ＣＨ２１〜２ｎはマイクロプログ
ラム制御でなく単にインタフェース４１〜４ｎのプロト
コルをサポートするにすぎないため、ＰＣＵ３１〜３ｎ
側に、例えば回線プロトコルをサポートするＦＷないし
ＳＷが必要である。またＣＨＣ側のコントロールストレ
ージ（ＣＳと略す）１１はメモリアクセスパス１２と接
続されておらず、インタフェース１５を介してサービス
プロセッサ（ＳＵＰと略す）６と接続されるのみである
。従ってＣＳ１１はＳＵＰ６の処理速度に依存してマイ
クロプログラムが書込まれる。
【０００３】また図外のメモリ装置上にあるオペレーテ
ィングシステムソフトウェア（ＯＳと略す）は、システ
ム立上げ時に、システム構成により、ＣＨＣ１，ＣＨ２
１〜２ｎ，ＰＣＵ３１〜３ｎおよびデバイス，回線５１
〜５ｎを初期化するよう構成されていた。
ィングシステムソフトウェア（ＯＳと略す）は、システ
ム立上げ時に、システム構成により、ＣＨＣ１，ＣＨ２
１〜２ｎ，ＰＣＵ３１〜３ｎおよびデバイス，回線５１
〜５ｎを初期化するよう構成されていた。
【０００４】
【発明が解決しようとする課題】上述した従来のデータ
転送装置はデバイスや回線をコントロールするためのフ
ァームウェア（ＦＷ）やソフトウェア（ＳＷ）を持って
いないため、ＣＰＵ側にその機能を持たせ、結果的に、
システムとしてＨＷ増，ＳＷ増となっていた。またＣＨ
Ｃ部のＣＳへのマイクロプログラムロードに関して、Ｓ
ＵＰの性能に依存し、現行のＳＵＰ性能ではデータ転送
に比して極めて遅いため（〜Ｉｓ），システムのイニシ
ャライズの時のみロードとなり、たとえばあるデバイス
固有のプロトコルをサポートしようとしても、固有プロ
トコル処理ルーチンをすべてＣＳに常駐しておかねばな
らず、データ転送装置のＨＷ増となっていた。
転送装置はデバイスや回線をコントロールするためのフ
ァームウェア（ＦＷ）やソフトウェア（ＳＷ）を持って
いないため、ＣＰＵ側にその機能を持たせ、結果的に、
システムとしてＨＷ増，ＳＷ増となっていた。またＣＨ
Ｃ部のＣＳへのマイクロプログラムロードに関して、Ｓ
ＵＰの性能に依存し、現行のＳＵＰ性能ではデータ転送
に比して極めて遅いため（〜Ｉｓ），システムのイニシ
ャライズの時のみロードとなり、たとえばあるデバイス
固有のプロトコルをサポートしようとしても、固有プロ
トコル処理ルーチンをすべてＣＳに常駐しておかねばな
らず、データ転送装置のＨＷ増となっていた。
【０００５】またシステム構成の自由度に関しては、イ
ンタフェース４１〜４ｎがそれぞれ固有なため、ＣＨと
ＰＣＵのインタフェース用ポートの交換が必要で、基本
的には大規模なシステムの変更はできないという欠点が
あった。
ンタフェース４１〜４ｎがそれぞれ固有なため、ＣＨと
ＰＣＵのインタフェース用ポートの交換が必要で、基本
的には大規模なシステムの変更はできないという欠点が
あった。
【０００６】
【課題を解決するための手段】本発明のデータ転送装置
は、チャネルコントロール装置およびチャネル装置各々
に部分書込可能なコントロールストレージと、メモリア
クセスパスからコントロールストレージへの書込パスと
、コントロールストレージ書込制御回路とを持ち、チャ
ネル装置部には複数のデバイスないし回線用アダプタ搭
載スロットを備え、１つのデバイスないし回線の起動時
に、各制御用ソフトウェアの持つメモリ領域より、マイ
クロプログラムを各コントロールストレージへ書込むよ
う構成される。
は、チャネルコントロール装置およびチャネル装置各々
に部分書込可能なコントロールストレージと、メモリア
クセスパスからコントロールストレージへの書込パスと
、コントロールストレージ書込制御回路とを持ち、チャ
ネル装置部には複数のデバイスないし回線用アダプタ搭
載スロットを備え、１つのデバイスないし回線の起動時
に、各制御用ソフトウェアの持つメモリ領域より、マイ
クロプログラムを各コントロールストレージへ書込むよ
う構成される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示す。図１にお
いて、本発明の一実施例はチャネル制御装置（ＣＨＣ）
１が複数のチャネル装置（ＣＨ）２１〜２ｎとメモリア
クセスパス１２を介して接続されているデータ転送装置
で、チャネルコントロール装置（ＣＨＣ）の中にはメイ
ンコントロールストレージ（ＭＣＳ）１１と、メインコ
ントロールストレージ書込制御回路１３と書込パス１４
があり、各チャネル装置の中にはチャネルコントロール
ストレージ（ＣＣＳ）２１１〜２ｎ１とチャネルコント
ロールストレージ書込制御回路２１２〜２ｎ２，書込パ
ス２１３〜２ｎ３，デバイスアダプタ搭載用スロット２
１４〜２ｎ４が存在する。メインコントロールストレー
ジ１とチャネルコントロールストレージ２１１〜２ｎ１
の中は図のように複数のエリアに分割されており、各エ
リア単位での書込が各書込制御回路の制御下で可能であ
る。
いて、本発明の一実施例はチャネル制御装置（ＣＨＣ）
１が複数のチャネル装置（ＣＨ）２１〜２ｎとメモリア
クセスパス１２を介して接続されているデータ転送装置
で、チャネルコントロール装置（ＣＨＣ）の中にはメイ
ンコントロールストレージ（ＭＣＳ）１１と、メインコ
ントロールストレージ書込制御回路１３と書込パス１４
があり、各チャネル装置の中にはチャネルコントロール
ストレージ（ＣＣＳ）２１１〜２ｎ１とチャネルコント
ロールストレージ書込制御回路２１２〜２ｎ２，書込パ
ス２１３〜２ｎ３，デバイスアダプタ搭載用スロット２
１４〜２ｎ４が存在する。メインコントロールストレー
ジ１とチャネルコントロールストレージ２１１〜２ｎ１
の中は図のように複数のエリアに分割されており、各エ
リア単位での書込が各書込制御回路の制御下で可能であ
る。
【０００９】システム立上げ時には、ＯＳは存在しない
ためサービスプロセッサ（ＳＵＰ）（図示せず）がメモ
リ装置へ各コントロールストレージのマイクロプログラ
ムデータを個有エリアに準備し、まずメインコントロー
ルストレージ書込制御回路１３を制御して、メインコン
トロールストレージ１１へデータをアクセスパス１２を
使用して出力転送の形式で転送し、格納する。メインコ
ントロールストレージ１１の１つのエリアに格納される
マイクロプログラムデータは、基本部のみである。メイ
ンコントロールストレージ１１に基本部が格納されチャ
ネルコントロール装置がレディーとなれば、こんどはメ
インコントロールストレージ内のマイクロプログロムが
各チャネルコントロールストレージ書込制御回路２１２
〜２ｎ２を制御して、メモリアクセスパス１２を使って
、メモリ上の各チャネルコントロールストレージマイク
ロプログラムデータを出力転送の形式で送出する。この
際送られるマイクロプログラムはＯＳの立上げに必要な
デバイスの処理用のマイクロプログロムだけである。
ためサービスプロセッサ（ＳＵＰ）（図示せず）がメモ
リ装置へ各コントロールストレージのマイクロプログラ
ムデータを個有エリアに準備し、まずメインコントロー
ルストレージ書込制御回路１３を制御して、メインコン
トロールストレージ１１へデータをアクセスパス１２を
使用して出力転送の形式で転送し、格納する。メインコ
ントロールストレージ１１の１つのエリアに格納される
マイクロプログラムデータは、基本部のみである。メイ
ンコントロールストレージ１１に基本部が格納されチャ
ネルコントロール装置がレディーとなれば、こんどはメ
インコントロールストレージ内のマイクロプログロムが
各チャネルコントロールストレージ書込制御回路２１２
〜２ｎ２を制御して、メモリアクセスパス１２を使って
、メモリ上の各チャネルコントロールストレージマイク
ロプログラムデータを出力転送の形式で送出する。この
際送られるマイクロプログラムはＯＳの立上げに必要な
デバイスの処理用のマイクロプログロムだけである。
【００１０】各コントロールストレージにマイクロプロ
グラムがロードされ、データ転送装置としてレディー状
態になると、ＯＳの立上げを行ない、ＯＳが各デバイス
のレディー状態を確認しようとする。この時各デバイス
の個別制御部のマイクロプログラムデータをＯＳが自領
域へ準備し、メインコントロールストレージ、チャネル
コントロールストレージに対して出力転送形式で転送，
格納させる。但しＯＳの立上げ時に使用するデバイス用
のチャネルコントロールストレージデータ及びメインコ
ントロールストレージ基本部に関しては送出しない。各
コントロールストレージのエリア分割とデバイス固有部
の数はかならずしも一致しないが、一般には分割エリア
の数の方が小さく、コトロールストレージ部の書込方式
をＣＡＣＨＥ式やＦＩＦＯ式として一番最新のプログラ
ムが常駐するよう、各書込制御部が制御する。
グラムがロードされ、データ転送装置としてレディー状
態になると、ＯＳの立上げを行ない、ＯＳが各デバイス
のレディー状態を確認しようとする。この時各デバイス
の個別制御部のマイクロプログラムデータをＯＳが自領
域へ準備し、メインコントロールストレージ、チャネル
コントロールストレージに対して出力転送形式で転送，
格納させる。但しＯＳの立上げ時に使用するデバイス用
のチャネルコントロールストレージデータ及びメインコ
ントロールストレージ基本部に関しては送出しない。各
コントロールストレージのエリア分割とデバイス固有部
の数はかならずしも一致しないが、一般には分割エリア
の数の方が小さく、コトロールストレージ部の書込方式
をＣＡＣＨＥ式やＦＩＦＯ式として一番最新のプログラ
ムが常駐するよう、各書込制御部が制御する。
【００１１】このようにして必要制御用マイクロプログ
ラムをＩ／Ｏの発生したイベントすなわち起動時に次々
に各コントロールストレージを書き換えて行き、デバイ
スのレディーを確認する。全デバイスのレディーが確認
されたらシステムレディーとなり、ＡＰが動き出す。こ
の時例えばデバイス７１ディスク装置用コントロールマ
イクロプログラムが格納されているチャネルコントロー
ルストレージ２１１に対して回線７２の起動がかかった
とすると、前述のように回線制御用ＯＳの領域からチャ
ネルコントロールストレージ及びメインコントロールス
トレージのマイクロプログラムデータを出力転送してか
ら、実回線７１の起動となる。従って各ソフトウェアは
、各出力転送の分の時間が通常Ｉ／Ｏとは時間がかかる
ことになるが、デバイスの起動時間は、マイクロプログ
ラムの一部書込よりも通常はるかに大きいため、無視で
きる。また、非常にクリティカルな装置に関してはマイ
クロプログロム常駐になるように構成することも可能で
ある。（図２ｎのチャネル）また、システム構成の変更
に関しては各デバイス用アダプタ２１４〜２ｎ４を搭載
変更するだけで、上述のようにＯＳがマイクロプログラ
ムを書換するため、簡単に変更が可能である。
ラムをＩ／Ｏの発生したイベントすなわち起動時に次々
に各コントロールストレージを書き換えて行き、デバイ
スのレディーを確認する。全デバイスのレディーが確認
されたらシステムレディーとなり、ＡＰが動き出す。こ
の時例えばデバイス７１ディスク装置用コントロールマ
イクロプログラムが格納されているチャネルコントロー
ルストレージ２１１に対して回線７２の起動がかかった
とすると、前述のように回線制御用ＯＳの領域からチャ
ネルコントロールストレージ及びメインコントロールス
トレージのマイクロプログラムデータを出力転送してか
ら、実回線７１の起動となる。従って各ソフトウェアは
、各出力転送の分の時間が通常Ｉ／Ｏとは時間がかかる
ことになるが、デバイスの起動時間は、マイクロプログ
ラムの一部書込よりも通常はるかに大きいため、無視で
きる。また、非常にクリティカルな装置に関してはマイ
クロプログロム常駐になるように構成することも可能で
ある。（図２ｎのチャネル）また、システム構成の変更
に関しては各デバイス用アダプタ２１４〜２ｎ４を搭載
変更するだけで、上述のようにＯＳがマイクロプログラ
ムを書換するため、簡単に変更が可能である。
【００１２】
【発明の効果】以上説明したように本発明はデータ転送
装置の各コントロールストレージ部へのマイクロプログ
ラム書込をＯＳ制御可能とし、かつチャネルコントロー
ルストレージ内部のプロトコル制御を各インタフェース
制御可能とし、Ｉ／Ｏの起動時に各コントロールストレ
ージ内のマイクロプログラムを書換ることにより、ＨＷ
増なしにシステム構成の自由度の高いデータ転送装置を
提供できる。
装置の各コントロールストレージ部へのマイクロプログ
ラム書込をＯＳ制御可能とし、かつチャネルコントロー
ルストレージ内部のプロトコル制御を各インタフェース
制御可能とし、Ｉ／Ｏの起動時に各コントロールストレ
ージ内のマイクロプログラムを書換ることにより、ＨＷ
増なしにシステム構成の自由度の高いデータ転送装置を
提供できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のデータ転送装置を示すブロック図である
。
。
１ チャネル制御装置（ＣＨＣ）６ サー
ビスプロセッサ １１ メインコントロールストレージ（ＭＣＳ）
１２ メモリアクセスパス １３ メモリコントロールストレージ書込制御回
路１４ メインコントロールストレージ書込パス
１５ ＣＳへの書込パス ２１〜２ｎ チャネル装置（ＣＨ）３１〜３ｎ
ＰＣＵ ４１〜４ｎ 各インタフェース ５１〜５ｎ 各デバイス ２１１〜２ｎ１ チャネルコントロールストレー
ジ（ＣＣＳ） ２１２〜２ｎ２ チャネルコントロールストレー
ジ書込制御回路 ２１３〜２ｎ３ チャネルコントロールストレー
ジ書込パス
ビスプロセッサ １１ メインコントロールストレージ（ＭＣＳ）
１２ メモリアクセスパス １３ メモリコントロールストレージ書込制御回
路１４ メインコントロールストレージ書込パス
１５ ＣＳへの書込パス ２１〜２ｎ チャネル装置（ＣＨ）３１〜３ｎ
ＰＣＵ ４１〜４ｎ 各インタフェース ５１〜５ｎ 各デバイス ２１１〜２ｎ１ チャネルコントロールストレー
ジ（ＣＣＳ） ２１２〜２ｎ２ チャネルコントロールストレー
ジ書込制御回路 ２１３〜２ｎ３ チャネルコントロールストレー
ジ書込パス
Claims (1)
- 【請求項１】 メモリとデバイスの間にあって、メモ
リアクセスパスチャネルコントロール装置と複数のチャ
ネル装置をもつデータ転送装置において、チャネルコン
トロール装置およびチャネル装置の各々に部分書込可能
なコントロールストレージと、メモリアクセスパスから
コントロールストレージへの書込パス及びコントロール
ストレージ書込制御回路とを持ち、チャネル装置部には
複数のデバイスないし回線用アダプタ搭載用スロットを
設け、１つのデバイスないし回線の起動時に、各デバイ
スないし回線制御用ソフトウェアのメモリ領域より、各
コントロールストレージ用のデバイスないし回線制御マ
イクロプログラムを書込むことを特徴とするデータ転送
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029778A JPH04268656A (ja) | 1991-02-25 | 1991-02-25 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029778A JPH04268656A (ja) | 1991-02-25 | 1991-02-25 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04268656A true JPH04268656A (ja) | 1992-09-24 |
Family
ID=12285478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029778A Pending JPH04268656A (ja) | 1991-02-25 | 1991-02-25 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04268656A (ja) |
-
1991
- 1991-02-25 JP JP3029778A patent/JPH04268656A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| US5826093A (en) | Dual function disk drive integrated circuit for master mode and slave mode operations | |
| US5347637A (en) | Modular input/output system for supercomputers | |
| JPH06266649A (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| JPH0793219A (ja) | 情報処理装置 | |
| JPH06266650A (ja) | データを転送する方法と装置及びデータ転送をインタリーブする装置 | |
| US6205522B1 (en) | DSP code swapping with continuous DSP execution | |
| EP0473405A2 (en) | Communication system in data processing apparatus | |
| KR20050043303A (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| KR100316190B1 (ko) | 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템 | |
| JP2007164793A (ja) | データ処理システムの中に分散された分配型ダイレクトメモリアクセス手段 | |
| US5708815A (en) | DMA emulation via interrupt muxing | |
| JPH04268656A (ja) | データ転送装置 | |
| US6425029B1 (en) | Apparatus for configuring bus architecture through software control | |
| EP0365114A2 (en) | Interface arrangement for interfacing a data storage device with a data handling system | |
| JPH024021B2 (ja) | ||
| JPH086890A (ja) | 入出力制御システム | |
| JP2003330871A (ja) | データ転送装置 | |
| JPH0588883A (ja) | 情報処理装置 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPS62196729A (ja) | マイクロプログラムロ−ド方式 | |
| CN117743235A (zh) | I2c设备的访问方法及装置 | |
| JPH0581217A (ja) | マルチプロセツサ制御システムのプログラム供給方法 | |
| JPH0782463B2 (ja) | 通信制御装置 |