JPH0426899Y2 - - Google Patents
Info
- Publication number
- JPH0426899Y2 JPH0426899Y2 JP806083U JP806083U JPH0426899Y2 JP H0426899 Y2 JPH0426899 Y2 JP H0426899Y2 JP 806083 U JP806083 U JP 806083U JP 806083 U JP806083 U JP 806083U JP H0426899 Y2 JPH0426899 Y2 JP H0426899Y2
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- bias current
- turned
- supply means
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 4
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は、定電圧電源回路に関するものであ
る。
る。
［従来の技術、及び考案が解決しようとする課
題］ 従来、定電圧電源回路は第１図に示すように構
成されている。同図において、１は入力電源
（Vi）、２は出力電圧（Vp）Q1は前記入出力１−
２間に直列接続された被制御トランジスタ、R1
は前記入力電源１（Q1のコレクタ）とベース間
に接続された抵抗、D1、及びＣはそれぞれQ1の
ベースと接地間に並列接続されたツエナーダイオ
ードと、前記ツエナーダイオードD1のノイズを
除去するためのコンデンサである。
題］ 従来、定電圧電源回路は第１図に示すように構
成されている。同図において、１は入力電源
（Vi）、２は出力電圧（Vp）Q1は前記入出力１−
２間に直列接続された被制御トランジスタ、R1
は前記入力電源１（Q1のコレクタ）とベース間
に接続された抵抗、D1、及びＣはそれぞれQ1の
ベースと接地間に並列接続されたツエナーダイオ
ードと、前記ツエナーダイオードD1のノイズを
除去するためのコンデンサである。
以上の構成において、ツエナーダイオードD1
は一般にツエナーノイズやツエナー電圧の温度特
性などに対して最適値が存在し、これらを考慮し
てツエナーダイオードD1に流すバイアス電流は、
通常2mA〜3mAに設定される。従つてこのバイ
アス電流により抵抗R1の値が決定され、前記抵
抗R1の値をあまり大きくできないので、リツプ
ル除去が不十分であるとともに、電源ON時の出
力電圧の応答特性の高速化は困難である。
は一般にツエナーノイズやツエナー電圧の温度特
性などに対して最適値が存在し、これらを考慮し
てツエナーダイオードD1に流すバイアス電流は、
通常2mA〜3mAに設定される。従つてこのバイ
アス電流により抵抗R1の値が決定され、前記抵
抗R1の値をあまり大きくできないので、リツプ
ル除去が不十分であるとともに、電源ON時の出
力電圧の応答特性の高速化は困難である。
そこで第２図に示すように、抵抗R1に代えて
デイプレツシヨンタイプのFETQ2を用い、これ
によりツエナーダイオードD1のバイアス電流を
定電流で供給するようにすると、第５図に示すよ
うに前記FETQ2のドレイン−ソース間の電圧が
VA（通常3V程度）以上ではドレイン電流は定電
流特性を示し、交流動作抵抗は数100KΩとなる
ため充分なリツプル除去ができる。
デイプレツシヨンタイプのFETQ2を用い、これ
によりツエナーダイオードD1のバイアス電流を
定電流で供給するようにすると、第５図に示すよ
うに前記FETQ2のドレイン−ソース間の電圧が
VA（通常3V程度）以上ではドレイン電流は定電
流特性を示し、交流動作抵抗は数100KΩとなる
ため充分なリツプル除去ができる。
しかしながら、FETQ2のドレイン電流とツエ
ナーダイオードD1のバイアス電流は同一（2mA
〜5mA）のため必要以上に大きくできないので、
第７図に示すように、電源ON時における出力電
圧の応答特性の高速化が困難であつた。
ナーダイオードD1のバイアス電流は同一（2mA
〜5mA）のため必要以上に大きくできないので、
第７図に示すように、電源ON時における出力電
圧の応答特性の高速化が困難であつた。
そこで本考案は上記の点に鑑みて成されたもの
で、簡単な回路構成により、高リツプル除去、及
び出力電圧応答の高速化を可能にした定電圧電源
回路を提供するものである。
で、簡単な回路構成により、高リツプル除去、及
び出力電圧応答の高速化を可能にした定電圧電源
回路を提供するものである。
［課題を解決するための手段］
上記課題を解決するために成された本考案は、
第９図に示すごとく、入出力１−２間に直列接続
された被制御トランジスタ３と、前記被制御トラ
ンジスタ３のベースに並列接続されたツエナーダ
イオード４及び前記ツエナーダイオード４のノイ
ズ除去用コンデンサ８と、前記ツエナーダイオー
ド４及びノイズ除去用コンデンサ８と入力１間に
接続され前記ツエナーダイオード４に定電流のバ
イアス電流を供給するバイアス電流供給手段７
と、前記ツエナーダイオード４のON状態を検出
する検出手段５と、前記検出手段５の出力に応じ
て前記バイアス電流供給手段７よりのバイアス電
流を切換える切換手段６とを備え、入力電圧１の
電源ON時に前記バイアス電流供給手段７より大
電流のバイアス電流を流して前記ノイズ除去用コ
ンデンサ８を急速充電され、前記ツエナーダイオ
ード４がON状態になると前記検出手段５にてこ
れを検出し、前記切換手段６により前記バイアス
電流供給手段７より最適バイアス電流を前記ツエ
ナーダイオード４に供給するようにしたことを特
徴とする。
第９図に示すごとく、入出力１−２間に直列接続
された被制御トランジスタ３と、前記被制御トラ
ンジスタ３のベースに並列接続されたツエナーダ
イオード４及び前記ツエナーダイオード４のノイ
ズ除去用コンデンサ８と、前記ツエナーダイオー
ド４及びノイズ除去用コンデンサ８と入力１間に
接続され前記ツエナーダイオード４に定電流のバ
イアス電流を供給するバイアス電流供給手段７
と、前記ツエナーダイオード４のON状態を検出
する検出手段５と、前記検出手段５の出力に応じ
て前記バイアス電流供給手段７よりのバイアス電
流を切換える切換手段６とを備え、入力電圧１の
電源ON時に前記バイアス電流供給手段７より大
電流のバイアス電流を流して前記ノイズ除去用コ
ンデンサ８を急速充電され、前記ツエナーダイオ
ード４がON状態になると前記検出手段５にてこ
れを検出し、前記切換手段６により前記バイアス
電流供給手段７より最適バイアス電流を前記ツエ
ナーダイオード４に供給するようにしたことを特
徴とする。
［実施例］
以下本考案の実施例を図に基づいて説明する。
第３図において、入出力１−２間に被制御トラン
ジスタQ1が直列接続され、そのベースと接地間
にツエナーダイオードD2と抵抗R4の直列回路と、
コンデンサＣが並列接続されている。また前記被
制御トランジスタQ1のベース（D2のカソード）
とコレクタ（入力１）間にFETQ3が接続され、
そのゲート・ソース間に抵抗R3接続される。さ
らにFETQ3のゲートと接地間に抵抗R2とトラン
ジスタQ5が直列接続され、そのベースはツエナ
ーダイオードD2のアノードと抵抗R4の接続点に
接続される。
第３図において、入出力１−２間に被制御トラン
ジスタQ1が直列接続され、そのベースと接地間
にツエナーダイオードD2と抵抗R4の直列回路と、
コンデンサＣが並列接続されている。また前記被
制御トランジスタQ1のベース（D2のカソード）
とコレクタ（入力１）間にFETQ3が接続され、
そのゲート・ソース間に抵抗R3接続される。さ
らにFETQ3のゲートと接地間に抵抗R2とトラン
ジスタQ5が直列接続され、そのベースはツエナ
ーダイオードD2のアノードと抵抗R4の接続点に
接続される。
以上の構成において、電源ON時にはツエナー
ダイオードD2及びトランジスタQ5は共にOFF状
態にあり、ツエナー電流供給用FETQ3のゲー
ト・ソース間電圧VGSはVGS＝０となるため、ド
レイン電流IDSSの大電流でコンデンサＣは急速に
充電される。
ダイオードD2及びトランジスタQ5は共にOFF状
態にあり、ツエナー電流供給用FETQ3のゲー
ト・ソース間電圧VGSはVGS＝０となるため、ド
レイン電流IDSSの大電流でコンデンサＣは急速に
充電される。
次に所定時間経過後にツエナーダイオードD2
がONするとトランジスタQ5がONされ、前記
FETQ3のゲート・ソース間電圧VGSは約 −R3／R2＋R3・VZ （VZはツエナーダイオードD2のオン時の電圧）
となる。この状態においてFETQ3のドレイン電
流をツエナーダイオードD2の最適バイアス電流
となるように抵抗R2及びR3を設定しておく。そ
こで電源投入後のFETQ3のドレイン電流A及び
出力電圧V0はそれぞれ第８図に示すような特性
となる。すなわち、ツエナーダイオードD2がON
されるまでコンデンサＣは大電流で充電され、ツ
エナーダイオードD2がONされるとツエナーダイ
オードD2の最適バイアス電流を定電流で供給す
ることにより、電源ON時における立上がりの高
速化及び高リツプル除去が実現できるものであ
る。
がONするとトランジスタQ5がONされ、前記
FETQ3のゲート・ソース間電圧VGSは約 −R3／R2＋R3・VZ （VZはツエナーダイオードD2のオン時の電圧）
となる。この状態においてFETQ3のドレイン電
流をツエナーダイオードD2の最適バイアス電流
となるように抵抗R2及びR3を設定しておく。そ
こで電源投入後のFETQ3のドレイン電流A及び
出力電圧V0はそれぞれ第８図に示すような特性
となる。すなわち、ツエナーダイオードD2がON
されるまでコンデンサＣは大電流で充電され、ツ
エナーダイオードD2がONされるとツエナーダイ
オードD2の最適バイアス電流を定電流で供給す
ることにより、電源ON時における立上がりの高
速化及び高リツプル除去が実現できるものであ
る。
また、第４図に示すように、ゲート・ソース間
電圧VGSが０のときのドレイン電流IDSSがツエナー
ダイオードD2の最適バイアス電流となるFETQ2
と、IDSSが充分に大きくかつVGS＝−VZのとき
OFF状態となるFETQ4を設けることにより、電
源ON時にはツエナーダイオードD2及びトランジ
スタQ5はOFFであり、FETQ4がVGS＝０のとき
FETQ2，Q4のIDSSでコンデンサＣは急速に充電さ
れる。ツエナーダイオードD2がONするとトラン
ジスタQ5はONされ、FETQ4のVGSは−VZと略等
しくなり、FETQ4はOFFとなる。そしてツエナ
ーダイオードD2にはFETQ2により最適バイアス
電流が供給される。上記実施例における入力電源
投入後の特性を第８図に示す。
電圧VGSが０のときのドレイン電流IDSSがツエナー
ダイオードD2の最適バイアス電流となるFETQ2
と、IDSSが充分に大きくかつVGS＝−VZのとき
OFF状態となるFETQ4を設けることにより、電
源ON時にはツエナーダイオードD2及びトランジ
スタQ5はOFFであり、FETQ4がVGS＝０のとき
FETQ2，Q4のIDSSでコンデンサＣは急速に充電さ
れる。ツエナーダイオードD2がONするとトラン
ジスタQ5はONされ、FETQ4のVGSは−VZと略等
しくなり、FETQ4はOFFとなる。そしてツエナ
ーダイオードD2にはFETQ2により最適バイアス
電流が供給される。上記実施例における入力電源
投入後の特性を第８図に示す。
尚、上記各実施例では正極性の定電圧電源回路
について説明したが、負極性の定電圧電源回路に
ついても同様の効果を奏する。また、上記実施例
ではツエナーダイオードD2がONしたことを検出
するのにNPN型トランジスタを使用したが、他
の構成を用いてもよい。さらにFETのゲート・
ソース間電圧VGSを切換える回路も他の構成を用
いてもよい。
について説明したが、負極性の定電圧電源回路に
ついても同様の効果を奏する。また、上記実施例
ではツエナーダイオードD2がONしたことを検出
するのにNPN型トランジスタを使用したが、他
の構成を用いてもよい。さらにFETのゲート・
ソース間電圧VGSを切換える回路も他の構成を用
いてもよい。
［効果］
以上のように、本考案によれば高リツプル除去
でかつ電源の立上がりが高速な定電圧電源回路を
簡単な回路で構成できる。
でかつ電源の立上がりが高速な定電圧電源回路を
簡単な回路で構成できる。
第１図、第２図は従来の定電圧電源回路を示す
図、第３図、第４図はそれぞれ本考案による定電
圧電源回路例を示す図、第５図はFETのドレイ
ン電流とドレイン・ソース間電圧の関係を示す
図、第６図はドレイン電流とゲート・ソース間電
圧との関係を示す図、第７図は従来の定電圧電源
回路における出力応答特性を示す図、第８図は本
考案による出力応答特性を示す図、第９図は本考
案の構成を示す図である。 １……入力電圧、２……出力電圧、３……被制
御トランジスタ、４……ツエナーダイオード、５
……検出手段、６……切換手段、７……バイアス
電流供給手段（デイプレツシヨンタイプFET）、
８……コンデンサ。
図、第３図、第４図はそれぞれ本考案による定電
圧電源回路例を示す図、第５図はFETのドレイ
ン電流とドレイン・ソース間電圧の関係を示す
図、第６図はドレイン電流とゲート・ソース間電
圧との関係を示す図、第７図は従来の定電圧電源
回路における出力応答特性を示す図、第８図は本
考案による出力応答特性を示す図、第９図は本考
案の構成を示す図である。 １……入力電圧、２……出力電圧、３……被制
御トランジスタ、４……ツエナーダイオード、５
……検出手段、６……切換手段、７……バイアス
電流供給手段（デイプレツシヨンタイプFET）、
８……コンデンサ。
Claims (1)
- 【実用新案登録請求の範囲】 入出力間に直列接続された被制御トランジスタ
と、 前記被制御トランジスタのベースに並列接続さ
れたツエナーダイオード及び前記ツエナーダイオ
ードのノイズ除去用コンデンサと、 前記ツエナーダイオード及びノイズ除去用コン
デンサと入力間に接続され前記ツエナーダイオー
ドに定電流のバイアス電流を供給するバイアス電
流供給手段と、 前記ツエナーダイオードのON状態を検出する
検出手段と、 前記検出手段の出力に応じて前記バイアス電流
供給手段よりのバイアス電流を切換える切換手段
とを備え。 入力電圧の電源ON時に前記バイアス電流供給
手段より大電流のバイアス電流を流して前記ノイ
ズ除去用コンデンサを急速充電させ、前記ツエナ
ーダイオードがON状態になると前記検出手段に
てこれを検出し、前記切換手段により前記バイア
ス電流供給手段より最適バイアス電流を前記ツエ
ナーダイオードに供給するようにしたことを特徴
とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP806083U JPS59113813U (ja) | 1983-01-24 | 1983-01-24 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP806083U JPS59113813U (ja) | 1983-01-24 | 1983-01-24 | 定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59113813U JPS59113813U (ja) | 1984-08-01 |
| JPH0426899Y2 true JPH0426899Y2 (ja) | 1992-06-29 |
Family
ID=30139567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP806083U Granted JPS59113813U (ja) | 1983-01-24 | 1983-01-24 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59113813U (ja) |
-
1983
- 1983-01-24 JP JP806083U patent/JPS59113813U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59113813U (ja) | 1984-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0426899Y2 (ja) | ||
| JPH05276688A (ja) | ２次電池の負荷回路 | |
| JPH071863Y2 (ja) | タイマ装置 | |
| JP2516327Y2 (ja) | 直流電源装置 | |
| JPH0724918Y2 (ja) | 電池用定電圧電源装置 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JPS6146187A (ja) | 直流電動機の速度制御装置 | |
| JP3009797U (ja) | 電源ｏｎ／ｏｆｆ時のスピーカノイズ防止用リレードライバ回路 | |
| JPS6118457Y2 (ja) | ||
| JPH0717241Y2 (ja) | バッテリーのバックアップ回路 | |
| JPH0449345B2 (ja) | ||
| JPH0215129Y2 (ja) | ||
| JPH0435714Y2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0241586Y2 (ja) | ||
| JP2685873B2 (ja) | 電磁石のコイル駆動装置 | |
| JPS6231828Y2 (ja) | ||
| JPS60152288A (ja) | モ−タ電流制御回路 | |
| JP2508582Y2 (ja) | インバ―タの出力電圧極性検出回路 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JPH0431612Y2 (ja) | ||
| JP2685874B2 (ja) | 電磁石のコイル駆動装置 | |
| JPS586012Y2 (ja) | 定電圧電源回路 | |
| JPH0528951Y2 (ja) | ||
| JPH053927B2 (ja) |