JPH04273722A - クロック信号再生回路 - Google Patents
クロック信号再生回路Info
- Publication number
- JPH04273722A JPH04273722A JP3055573A JP5557391A JPH04273722A JP H04273722 A JPH04273722 A JP H04273722A JP 3055573 A JP3055573 A JP 3055573A JP 5557391 A JP5557391 A JP 5557391A JP H04273722 A JPH04273722 A JP H04273722A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- reset
- horizontal synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はデジタル信号処理に必
要なクロック信号と水平同期信号の再生回路に関するも
のである。
要なクロック信号と水平同期信号の再生回路に関するも
のである。
【０００２】
【従来の技術】従来この種の再生回路としては本願人に
なる先に出願した特願平２−２１８０５３号「クロック
信号再生回路」がある。これはノイズリデュース回路と
位相同期ループ回路とを具備し、位相同期ループ回路で
再生するクロック信号でノイズリデュース回路の可変遅
延線の遅延量を正確に１Ｈ （水平同期周期）となるよ
う制御することで、雑音に強いクロック信号および水平
同期信号の再生を実現したものである。しかし、この先
願発明の位相同期ループ回路が位相同期するためには、
位相同期ループ回路のロックイン時間をノイズリデュー
ス回路の積分に要する時間より遅く設定する必要があり
、回路が位相同期するまでに時間がかかるという問題点
があった。
なる先に出願した特願平２−２１８０５３号「クロック
信号再生回路」がある。これはノイズリデュース回路と
位相同期ループ回路とを具備し、位相同期ループ回路で
再生するクロック信号でノイズリデュース回路の可変遅
延線の遅延量を正確に１Ｈ （水平同期周期）となるよ
う制御することで、雑音に強いクロック信号および水平
同期信号の再生を実現したものである。しかし、この先
願発明の位相同期ループ回路が位相同期するためには、
位相同期ループ回路のロックイン時間をノイズリデュー
ス回路の積分に要する時間より遅く設定する必要があり
、回路が位相同期するまでに時間がかかるという問題点
があった。
【０００３】
【発明が解決しようとする課題】従来のクロック信号再
生回路には、この再生回路が位相同期を達成するまでに
ある程度時間おくれがあるという問題点があった。そこ
で本発明の目的は、この再生回路にリセット回路を導入
し、位相同期ループ回路の分周回路で再生された水平同
期信号の位相がリセット回路の不感帯設定回路で設定さ
れた不感帯を外れている場合には、位相同期ループ回路
の分周回路をノイズリデュース回路の出力の水平同期信
号によりリセットして、強制的に位相合わせを実行させ
て、この再生回路全体の同期に要する時間が短縮された
クロック信号再生回路を提供せんとするものである。
生回路には、この再生回路が位相同期を達成するまでに
ある程度時間おくれがあるという問題点があった。そこ
で本発明の目的は、この再生回路にリセット回路を導入
し、位相同期ループ回路の分周回路で再生された水平同
期信号の位相がリセット回路の不感帯設定回路で設定さ
れた不感帯を外れている場合には、位相同期ループ回路
の分周回路をノイズリデュース回路の出力の水平同期信
号によりリセットして、強制的に位相合わせを実行させ
て、この再生回路全体の同期に要する時間が短縮された
クロック信号再生回路を提供せんとするものである。
【０００４】
【課題を解決するための手段】この目的を達成するため
、本発明に係るクロック信号再生回路は、映像信号から
デジタル信号処理に必要な前記映像信号の水平同期周波
数に位相同期したクロック信号を再生する回路において
、前記映像信号の水平同期信号を分離する同期分離回路
と、ノイズリデュース回路と、リセット回路と位相同期
ループ回路とを具備し、前記位相同期ループ回路内の分
周回路で再生された水平同期信号の位相が前記リセット
回路内の不感帯設定回路で設定された不感帯を外れてい
る場合は、前記リセット回路が前記分周回路をノイズリ
デュース回路の出力の水平同期信号でリセットして強制
的に位相合わせすることを前記再生する回路に実効させ
ることを特徴とするものである。
、本発明に係るクロック信号再生回路は、映像信号から
デジタル信号処理に必要な前記映像信号の水平同期周波
数に位相同期したクロック信号を再生する回路において
、前記映像信号の水平同期信号を分離する同期分離回路
と、ノイズリデュース回路と、リセット回路と位相同期
ループ回路とを具備し、前記位相同期ループ回路内の分
周回路で再生された水平同期信号の位相が前記リセット
回路内の不感帯設定回路で設定された不感帯を外れてい
る場合は、前記リセット回路が前記分周回路をノイズリ
デュース回路の出力の水平同期信号でリセットして強制
的に位相合わせすることを前記再生する回路に実効させ
ることを特徴とするものである。
【０００５】
【実施例】以下添付図面を参照し実施例により本発明を
詳細に説明する。本発明に係るクロック信号再生回路の
基本的構成図を図１に示す。同期分離回路１で入力映像
信号から同期信号を分離する。次にノイズリデュース回
路２を用いて映像信号から抽出された水平同期信号の雑
音を抑圧する。さらに位相同期ループ回路４で雑音抑圧
された水平同期信号に位相同期してクロック信号と水平
同期信号とを再生する。そしてここまでは前記特願平２
−２１８０５３号明細書に詳細に述べられている。本発
明に係るクロック信号再生回路は前記特願平２−２１８
０５３号明細書記載のこの再生回路の位相同期時間を短
縮するため、リセット回路３を図１に示すように付加し
、図２に示す位相同期ループ回路４内の分周回路１６を
雑音抑圧された水平同期信号をもとにリセットする構成
とするものである。図２に本発明再生回路のうちリセッ
ト回路３および位相同期ループ回路４の部分の詳細構成
の実施例を示す。ノイズリデュース回路２で雑音抑圧さ
れた水平同期信号ａは基準水平同期信号遅延回路５を介
して位相同期ループ回路４の位相比較回路１３に基準水
平同期信号ｆとして入力される。さらに水平同期信号ａ
は不感帯信号遅延回路６を介して不感帯設定回路８によ
り不感帯信号ｂを作り、リセット回路３用の位相比較回
路９に入力され、位相同期ループ回路４の分周回路１６
で再生する再生水平同期信号ｇと位相比較される。そし
て再生水平同期信号ｇの位相が不感帯信号ｂの不感帯を
外れている場合には、時間伸張回路１０を介してリセッ
ト許可信号ｃを出力し切換回路１２をオンの状態にする
。さらに、水平同期信号ａはリセット信号遅延回路７と
微分回路１１によりリセット信号ｄに変換され、リセッ
ト許可信号ｃでリセット許可された区間だけリセット信
号ｄを出力する。そしてこの信号が位相同期ループ回路
４の分周回路１６をリセットするための分周回路リセッ
ト信号ｅとなる。リセットさた後は位相同期ループ回路
４による位相制御状態となり安定なクロック信号および
水平同期信号が再生される。遅延回路５，６，７は図３
のタイミング図に示すように、不感帯信号ｂの不感帯の
中央にリセット信号ｄの立ち下がりと基準水平同期信号
ｆの立ち下がりが来るように各遅延回路の遅延時間を設
定する。ただし図３は水平同期信号を正極性とし、その
立ち下がりを基準とし、回路を正論理で構成した場合の
図である。水平同期信号の立ち上がりを基準にしても、
水平同期信号を負極性にしてその立ち上がりまたは立ち
下がりの変化点のどちらを基準にしても良い。また回路
を負論理で構成しても良い。さらに図３図示信号ａから
ｇは、図２図示各部の信号ａからｇにそれぞれ対応して
おり、両図を見比べればさらにその動作が理解できよう
。またここで言う不感帯信号とはこの信号が位置するタ
イミング区間に再生水平同期信号ｇの位相がある場合は
リセット回路がリセット作用をしないという関係にある
信号である。図４にリセット回路の具体例を示す。図２
図示遅延回路５、遅延回路６および不感帯設定回路８は
図４に示されるように遅延回路２１、遅延回路２２、Ｎ
ＯＴ 回路２３、ＡＮＤ 回路２４で構成される不感帯
設定回路１７にまとめることができる。この回路により
不感帯信号ｂｉ を出力することができる。位相同期ル
ープ回路の基準位相となる基準水平同期信号ｆｉ は遅
延回路２１の出力が用いられる。リセット回路の位相比
較回路１８はＯＲ回路２５、ＥＸ−ＯＲ回路２６で構成
され、不感帯信号ｂｉ と再生水平同期信号ｇｉ との
位相比較が行なわれ、ＥＸ−ＯＲ回路２６の出力ｂｉ２
が単安定マルチバイブレータなどの時間伸張回路２７で
１水平走査周期以上に伸長されてリセット許可信号ｃｉ
が作られる。また遅延回路２８の出力からＮＯＴ 回
路２９、遅延回路３０、ＡＮＤ 回路３１で構成された
微分回路１９でリセット信号ｄｉ が作られる。 またさらに、切換回路２０をＡＮＤ 回路３２で実現し
、リセット許可信号ｃｉ とリセット信号ｄｉ の論理
積をとり、位相同期ループ回路の分周回路をリセットす
るための分周回路リセット信号ｅｉ を得る。以上図４
各部の波形タイミングを図５、図６に示すが、図５は再
生水平同期信号ｇｉ の位相が不感帯を外れている場合
のタイミングを示し、図６はその位相が合っている場合
のタイミングを示している。図４図示構成図の各部の信
号ａｉ からｇｉ （ｉ＝１，２）は図５および図６図
示の信号波形ａ１ 〜ｇ１ 、ａ２ 〜ｇ２ と対応し
ている。この図４も水平同期信号を正極性として、その
立ち下がりを基準と考え回路を正論理で構成した場合の
図である。この場合もまた水平同期信号の立ち上がりを
基準にしても、水平同期信号を負極性にしてその立ち上
がりまたは立ち下がりの変化点のどちらを基準にしても
よい。図７に本発明に係る他の実施例の構成図を示す。 この図示構成の特徴はしきい値設定回路が設けられて、
この回路が図２図示の不感帯設定回路８の役割を果たし
ていることである。構成図の他の部分についての詳細は
これを省略する。以上本発明の実施例のいくつかについ
て説明してきたが、本発明はこれに限定さることなく、
特許請求の範囲に記載された発明の要旨内で各種の変形
、変更の可能なことは自明であろう。
詳細に説明する。本発明に係るクロック信号再生回路の
基本的構成図を図１に示す。同期分離回路１で入力映像
信号から同期信号を分離する。次にノイズリデュース回
路２を用いて映像信号から抽出された水平同期信号の雑
音を抑圧する。さらに位相同期ループ回路４で雑音抑圧
された水平同期信号に位相同期してクロック信号と水平
同期信号とを再生する。そしてここまでは前記特願平２
−２１８０５３号明細書に詳細に述べられている。本発
明に係るクロック信号再生回路は前記特願平２−２１８
０５３号明細書記載のこの再生回路の位相同期時間を短
縮するため、リセット回路３を図１に示すように付加し
、図２に示す位相同期ループ回路４内の分周回路１６を
雑音抑圧された水平同期信号をもとにリセットする構成
とするものである。図２に本発明再生回路のうちリセッ
ト回路３および位相同期ループ回路４の部分の詳細構成
の実施例を示す。ノイズリデュース回路２で雑音抑圧さ
れた水平同期信号ａは基準水平同期信号遅延回路５を介
して位相同期ループ回路４の位相比較回路１３に基準水
平同期信号ｆとして入力される。さらに水平同期信号ａ
は不感帯信号遅延回路６を介して不感帯設定回路８によ
り不感帯信号ｂを作り、リセット回路３用の位相比較回
路９に入力され、位相同期ループ回路４の分周回路１６
で再生する再生水平同期信号ｇと位相比較される。そし
て再生水平同期信号ｇの位相が不感帯信号ｂの不感帯を
外れている場合には、時間伸張回路１０を介してリセッ
ト許可信号ｃを出力し切換回路１２をオンの状態にする
。さらに、水平同期信号ａはリセット信号遅延回路７と
微分回路１１によりリセット信号ｄに変換され、リセッ
ト許可信号ｃでリセット許可された区間だけリセット信
号ｄを出力する。そしてこの信号が位相同期ループ回路
４の分周回路１６をリセットするための分周回路リセッ
ト信号ｅとなる。リセットさた後は位相同期ループ回路
４による位相制御状態となり安定なクロック信号および
水平同期信号が再生される。遅延回路５，６，７は図３
のタイミング図に示すように、不感帯信号ｂの不感帯の
中央にリセット信号ｄの立ち下がりと基準水平同期信号
ｆの立ち下がりが来るように各遅延回路の遅延時間を設
定する。ただし図３は水平同期信号を正極性とし、その
立ち下がりを基準とし、回路を正論理で構成した場合の
図である。水平同期信号の立ち上がりを基準にしても、
水平同期信号を負極性にしてその立ち上がりまたは立ち
下がりの変化点のどちらを基準にしても良い。また回路
を負論理で構成しても良い。さらに図３図示信号ａから
ｇは、図２図示各部の信号ａからｇにそれぞれ対応して
おり、両図を見比べればさらにその動作が理解できよう
。またここで言う不感帯信号とはこの信号が位置するタ
イミング区間に再生水平同期信号ｇの位相がある場合は
リセット回路がリセット作用をしないという関係にある
信号である。図４にリセット回路の具体例を示す。図２
図示遅延回路５、遅延回路６および不感帯設定回路８は
図４に示されるように遅延回路２１、遅延回路２２、Ｎ
ＯＴ 回路２３、ＡＮＤ 回路２４で構成される不感帯
設定回路１７にまとめることができる。この回路により
不感帯信号ｂｉ を出力することができる。位相同期ル
ープ回路の基準位相となる基準水平同期信号ｆｉ は遅
延回路２１の出力が用いられる。リセット回路の位相比
較回路１８はＯＲ回路２５、ＥＸ−ＯＲ回路２６で構成
され、不感帯信号ｂｉ と再生水平同期信号ｇｉ との
位相比較が行なわれ、ＥＸ−ＯＲ回路２６の出力ｂｉ２
が単安定マルチバイブレータなどの時間伸張回路２７で
１水平走査周期以上に伸長されてリセット許可信号ｃｉ
が作られる。また遅延回路２８の出力からＮＯＴ 回
路２９、遅延回路３０、ＡＮＤ 回路３１で構成された
微分回路１９でリセット信号ｄｉ が作られる。 またさらに、切換回路２０をＡＮＤ 回路３２で実現し
、リセット許可信号ｃｉ とリセット信号ｄｉ の論理
積をとり、位相同期ループ回路の分周回路をリセットす
るための分周回路リセット信号ｅｉ を得る。以上図４
各部の波形タイミングを図５、図６に示すが、図５は再
生水平同期信号ｇｉ の位相が不感帯を外れている場合
のタイミングを示し、図６はその位相が合っている場合
のタイミングを示している。図４図示構成図の各部の信
号ａｉ からｇｉ （ｉ＝１，２）は図５および図６図
示の信号波形ａ１ 〜ｇ１ 、ａ２ 〜ｇ２ と対応し
ている。この図４も水平同期信号を正極性として、その
立ち下がりを基準と考え回路を正論理で構成した場合の
図である。この場合もまた水平同期信号の立ち上がりを
基準にしても、水平同期信号を負極性にしてその立ち上
がりまたは立ち下がりの変化点のどちらを基準にしても
よい。図７に本発明に係る他の実施例の構成図を示す。 この図示構成の特徴はしきい値設定回路が設けられて、
この回路が図２図示の不感帯設定回路８の役割を果たし
ていることである。構成図の他の部分についての詳細は
これを省略する。以上本発明の実施例のいくつかについ
て説明してきたが、本発明はこれに限定さることなく、
特許請求の範囲に記載された発明の要旨内で各種の変形
、変更の可能なことは自明であろう。
【０００６】
【発明の効果】以上詳細に説明してきた本発明クロック
信号再生回路を使用すれば、位相同期ループのロックイ
ン時間を従来例に比し短縮でき、映像信号からデジタル
信号処理に必要なクロック信号と水平同期信号とを、信
号対雑音比の低い映像信号の場合にも安定して高速に再
生することが可能である。
信号再生回路を使用すれば、位相同期ループのロックイ
ン時間を従来例に比し短縮でき、映像信号からデジタル
信号処理に必要なクロック信号と水平同期信号とを、信
号対雑音比の低い映像信号の場合にも安定して高速に再
生することが可能である。
【図１】本発明再生回路の基本的構成図。
【図２】図１図示再生回路中のリセット回路および位相
同期ループ回路の詳細構成図。
同期ループ回路の詳細構成図。
【図３】図２図示構成図各部の信号のタイミング図。
【図４】図２図示リセット回路の具体的構成図。
【図５】再生水平同期信号の位相が不感帯を外れている
場合の図２図示構成各部の信号のタイミングを示す図。
場合の図２図示構成各部の信号のタイミングを示す図。
【図６】再生水平同期信号の位相が不感帯と位相が合っ
ている場合の図２図示構成各部の信号のタイミングを示
す図。
ている場合の図２図示構成各部の信号のタイミングを示
す図。
【図７】本発明に係る他の実施例の構成図。
１ 同期分離回路
２ ノイズリデュース回路
３ リセット回路
４ 位相同期ループ回路
５，６，７，２１， ２２， ２８， ３０ 遅延回
路８，１７ 不感帯設定回路 ９，１３， １８ 位相比較回路 １０， ２７ 時間伸長回路 １１， １９ 微分回路 １２， ２０ 切換回路 １４ ループフィルタ １５ 電圧制御発振回路 １６ 分周回路 ２３， ２９ ＮＯＴ 回路 ２４， ３１， ３２ ＡＮＤ 回路２５ ＯＲ回
路 ２６ ＥＸ−ＯＲ回路
路８，１７ 不感帯設定回路 ９，１３， １８ 位相比較回路 １０， ２７ 時間伸長回路 １１， １９ 微分回路 １２， ２０ 切換回路 １４ ループフィルタ １５ 電圧制御発振回路 １６ 分周回路 ２３， ２９ ＮＯＴ 回路 ２４， ３１， ３２ ＡＮＤ 回路２５ ＯＲ回
路 ２６ ＥＸ−ＯＲ回路
Claims (1)
- 【請求項１】 映像信号からデジタル信号処理に必要
な前記映像信号の水平同期周波数に位相同期したクロッ
ク信号を再生する回路において、前記映像信号の水平同
期信号を分離する同期分離回路と、ノイズリデュース回
路と、リセット回路と位相同期ループ回路とを具備し、
前記位相同期ループ回路内の分周回路で再生された水平
同期信号の位相が前記リセット回路内の不感帯設定回路
で設定された不感帯を外れている場合は、前記リセット
回路が前記分周回路をノイズリデュース回路の出力の水
平同期信号でリセットして強制的に位相合わせすること
を前記再生する回路に実効させることを特徴とするクロ
ック信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055573A JPH04273722A (ja) | 1991-02-28 | 1991-02-28 | クロック信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055573A JPH04273722A (ja) | 1991-02-28 | 1991-02-28 | クロック信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273722A true JPH04273722A (ja) | 1992-09-29 |
Family
ID=13002469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055573A Pending JPH04273722A (ja) | 1991-02-28 | 1991-02-28 | クロック信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273722A (ja) |
-
1991
- 1991-02-28 JP JP3055573A patent/JPH04273722A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6133575U (ja) | クロツク形成回路 | |
| US5208672A (en) | Horizontal synchronizing signal generating circuit | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JP3547889B2 (ja) | 複合映像信号処理ｉｃ用垂直同期信号再生回路 | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JPH01162490A (ja) | マスタクロック発生回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPS63286090A (ja) | Ｐｌｌ回路の同期引込み方法 | |
| JPH0546034B2 (ja) | ||
| JP3083211B2 (ja) | カラー映像信号処理回路 | |
| JPH0247653Y2 (ja) | ||
| JPS62183292A (ja) | 副搬送波信号発生装置 | |
| JPH01289378A (ja) | クランプ回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPS6350283A (ja) | ノイズ除去回路 | |
| JPH06245219A (ja) | バースト信号処理回路 | |
| JPS62268274A (ja) | 水平同期再生装置 | |
| JPH0644831B2 (ja) | 映像信号カラ−フレ−ム作成装置 |