JPH01289378A - クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受像機のクランプ回路に関す
るものである。

〔従来の技術〕

第５図（ａ）は水平同期信号を画像信号と同一極性で付
加した、正極同期方式によるテレビジョン信号の波形例
であり、同図（Ｃ１はその水平同期信号部分の拡大図で
ある。このような水平同期信号挿入方式は、例えば特開
昭６０−１６３５７７号公報に示された発明「水平同期
信号挿入方式」で既に提案されている。この方式による
と同期損による画像信号処理系のダイナミックレンジの
狭化を防ぐとともにバースト信号挿入などによる同期信
号の画像情報を占有する期間の増大を招くことなく、受
信側で高精度に位相ロックをすることができる。なお第
５図（ｂ）は同方式におけるフレーム同期信号波形の例
である。

ところで、このような正極同期方式による映像信号から
同期信号を分Ｍ検出するためには、入力信号の直流再生
クランプを正確に行う必要がある。

このため、前記方式においては、第６図に示す様に映像
信号中に信号の中央値（クランプすべき値）として、ク
ランプレベル期間が挿入されているのが一般的である。

同図（ｂｌは同図（８）のクランプレベル期間及びフレ
ーム同期信号期間部分の拡大図である。

第７図は、この正極同期方式に対し一般的に考えられる
クランプ回路の構成を示すブロック図である。図におい
て、１は映像信号の入力端子であり、２は映像信号１０
１が入力される結合コンデンサ、３は前記結合コンデン
サの出力信号１０２が入力される加算器、４は前記加算
器３の出力１０３が入力される第１のスイッチ回路、５
は基準電圧発生回路、６は前記基準電圧発生回路５の出
力１０５から前記スイッチ回路４の出力１０４を引く減
算器、７は前記減算器６の出力１０６が接続された平均
値増幅回路である。

また、８は前記平均値増幅回路７の出力１０７が入力さ
れその出力信号１０８が、前記加算器３によって前記結
合コンデンサ２の出力１０２と加算されるように接続さ
れた第２のスイッチ回路、９は前記加算器３の出力１０
３が入力されるＡ／Ｄ変換器、１０は前記Ａ／Ｄ変換器
９の出力映像信号データ１０９の最上位ビット（以下Ｍ
ＳＢと記す）信号１１０が入力されるフレーム同期検出
回路、１１は前記Ａ／Ｄ変換器９の出力データ１０９と
前記フレーム回期検出回路１０からの検出フレーム信号
１１１とが入力される）ＩＤ同期内部パルス発生回路で
ある。

１２は前記ＩＤ同期内部パルス発生回路１１からのクラ
ンプレベル検出パルス１１５を反転する反転回路、１３
は前記反転回路１２の出力１１６と前記フレーム同ｐ、
）１検出回路１０からのフレーム同期判定信号１１２と
を入力とするＮＡＮＤ回路である。このＮＡＮＤ回路１
３の出力１１７は前記スイッチ回路４の制御端子に接続
される。

そして前記ＩＤ同期内部パルス発生回路１１によって作
られた内部クロック１１３及び１１４のうち１１３は前
記Ａ／Ｄ変換器９にリサンプリングクロックとして供給
され、また前記ＩＤ同期内部パルス発生回路１１によっ
て作られたＨＤクランプパルス１１８は前記スイッチ回
路８の制御端子に入力されている。前記映像信号データ
１０９とそれに同期した内部クロック１１４は次段のデ
ィジタル信号処理回路に供給される。

次に動作について説明する。入力端子１に加えられた映
像信号入力１０１は結合コンデンサ２を介して加算器３
に交流結合される。従って前記加算器３の出力１０３は
Ａ／Ｄ変換器９の変換可能なダイナミックレンジ内にあ
るとは限らない。この様な状態のときフレーム同期検出
回路１０のフレーム同期判定信号１１２は１Ｌ”となり
ＮＡＮＤ回路１３の出力１１７は“Ｈ゛となりスイッチ
回路４を閉じる。°゛これにより前記映像信号１０３は
スイッチ回路４を介して減算器６に導かれ、基準電圧発
生回路５の出力１０５から減算され差信号１０６が得ら
れる。なお前記基準電圧発生回路５の出力１０５には前
記Ａ／Ｄ変換器９のダイナミックレンジ内のクランプす
べき電圧を設定するものとする。

この基準電圧との差信号１０６は平均値増幅回路７に入
力され不要高域成分を除去した後増幅されスイッチ回路
８に入力される。このスイッチ回路８はＩＤ同期内部パ
ルス発生回路１１により作られたＨＤクランプパルス１
１８によって開閉されている。しかしフレーム同期及び
ＨＤ同期が位相ロックしていない状態では、入力映像信
号１０１に対しＨＤ波形位置は確定していない。従って
ＨＤ周期にランダムに付加されたクランプ制御信号１０
８により、交流結合した映像信号１０２は平均値が前記
Ａ／Ｄ変換器９のダイナミックレンジ内の前記クランプ
すべき電位に近づく。

フレーム同期信号は第５図（ｂ）で示した様に入力信号
レベル１００％のパルスで挿入されており、前記映像信
号１０３が前記Ａ／Ｄ変換器９の変換可能なダイナミッ
クレンジ内に入ればフレーム同期検出回路１０により、
前記Ａ／Ｄ変換器９の出力データのＭＳＢＩＩＯのみを
使ってフレーム同期検出回路１０によって容易に検出す
ることができる。この検出フレーム同期信号１１１によ
って前記ＨＤ同期内部パルス発生回路ｌｌはリセットさ
れ前記入力信号１０１に対するフレームの同期が行われ
る。

前記フレーム同期検出回路１０はフレーム同期信号を安
定に検出する様になると、前記フレーム同期判定信号１
１２を“Ｈ”とし、前記ＨＤ同期内部パルス発生回路１
１によって作ったクランプレベル検出パルス１１５が“
Ｈｌの期間だけ前記スイッチ回路４を閉じ第６図（ａ３
に示したクランプレベル期間の電圧のみを取込み上記ク
ランプ回路のループを制御する６以上の動作の様子を第
８図に示す。

第８図（ａ）は入力信号がＡ／Ｄ変換器のダイナミック
レンジ内に大っていない状態を示し、ＳＷ回路８の制御
信号１１８は、内部パルス発生回路１１によって生成し
たＨＤ周期パルスであり、ここでは６Ｈ”でＳＷ回路８
を閉じるものとするが、フレーム同期信号が検出されて
いない状態では入力信号に対して非同期である。

次に第８図中）ではフレーム同期信号を検出した直後の
様子を示す、ＳＷ回路４は上記クランプレベル検出期間
のレベルをサンプルする様に制御信号１１７によって閉
じられる。この状態ではＨＤ周期はロックしておらず上
記ＳＷ４制御信号１１７及びＨＤクランプパルス１１８
は入力信号に対して位相ジッタを持っている。

上記過程を経て上記クランプレベル期間がＡ／Ｄ変換器
のダイナミックレンジのクランプレベルに引込まれた状
態を同図（Ｃ）に示すやＳＷ４制御信号１１７及びＨＤ
クランプパルス１１８はＨＤ同期内部パルス発生回路１
１が入力信号に対して位相ロックしたことにより、位相
が確定し、上記クランプレベル期間のクランプレベルに
対するずれをＨＤ同期期間く波形平均値はクランプレベ
ル期間と同じ）に上記・加算器３によって加算し、安定
にクランプ動作を行うことができる。

〔発明が解決しようとする課題〕

従来のクランプ回路は以上のように構成されているので
、電源投入時等の入力信号に対しＨＤ位相がロックして
いない時は、フィードバッククランプ加算電圧はＨＤ期
間に正しく加算されるとは限らず、入力信号波形によっ
てはクランプ動作に長い時間を必要としたりクランプ動
作が困難となったりすることがあるなどという問題点が
あった。

この発明は上記のような従来のものの問題点を解消する
ためになされたもので、ＨＤ位相がロックしていない状
態からでも速やかにフレーム同期信号を検出し、後に安
定なりランプ動作を行うことができるクランプ回路を得
ることを目的とする。

〔課題を解決するための手段〕

この発明に係るクランプ回路は、電源投入時等フレーム
同期信号を検出できていない時点では、入力信号の平均
値を全期間にわたって帰還するループをなし、次にフレ
ーム同期信号を検出できＨＤ位相ロックしていない時点
ではクランプレベル期間、ＨＤ期間等レベルを同期間に
フィードバックするクランプを行い、次にＨＤ位相ロッ
クが完了した時点において、クランプレベル期間のレベ
ルを検出しそれをＨＤ期間にフィードバックするクラン
プに切換えるように構成したものである。

〔作用〕

この発明においては、上述のように構成したことにより
、正極同期された入力信号のクランプ動作を３段階に分
けて各検出信号を検出完了してから次の動作に移るよう
に構成したので、安定かつ確実な動作が可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるクランプ回路を示す。図に
おいて、１〜１１は従来と同一のものである。１４はク
ランプパルス制御回路であり、前記フレーム同期検出回
路１０から前記フレーム同期判定信号１１２．前記ＨＤ
同期内部パルス発生回路１１からのＨＤ同期判定信号１
２０゜前記クランプレベル検出パルス１１５及びＨＤク
ランプパルス１１８がそれぞれ供給され、その出力は前
記ＳＷ回路４及びＳＷ回路８に制御信号１１７．１２０
としてそれぞれ接続されるものである。

第２図はこのクランプパルス制御回路１４の構成を示す
回路図であり、１５は前記ＨＤ同期判定信号１２０が入
力されるＮＯＴ回路、１６は前記ＮＯＴ回路１５出力と
クランプレベル検出パルス１１５とが入力されるＡＮＤ
回路、１７は前記ＮＯＴ回路１５の出力と前記ＨＤクラ
ンプパルス１１８とが入力されるＡＮＤ回路、１８は前
記クランプレベル検出パルス１１５と前記ＡＮＤ回路１
７の出力とが入力されるＮＯＲ回路、１９は前記フレー
ム同期判定信号１１２と前記ＮＯＲ回路１８の出力とが
入力されるＮＡＮＤＡＮＤ回路は前記ＨＤクランプパル
ス１１８と前記ＡＮＤ回路１６の出力とが入力されるＮ
ＯＲ回路、２１は前記フレーム同期判定信号１１２と前
記ＮＯＲ回路２０の出力が入力されたＮＡＮＤＡＮＤ回
路、上記ＮＡＮＤＡＮＤ回路２１の出力はそれぞれＳＷ
４制御パルス１１７．ＳＷＢ制ｍパルス１１９として前
記ＳＷ回路４及び８の制御端子に接続されている。

次に動作について説明する。第１図における基本的動作
は先に説明した従来回路と同様であり、ＳＷ回路４．８
を制御するクランプパルス制御回路１４を追加したもの
である。第３図にＡとして示す、電源投入時等のフレー
ム同期がとれていない期間、フレーム同期検出回路１０
はフレーム同期判定信号１１２として“Ｌ”を出力する
。このときクランプパルス制御回路１４はＳＷ４制御パ
ルス１１７及びＳＷ８制御パルスを共に“Ｈ”とし、Ｓ
Ｗ回路４及び８は共に閉じる。これによって前記加算器
３の出力は入力信号レベルと基準電圧発生回路５によっ
て得た基準電圧１０５との差の平均値が零になる様に制
御される。従って波形の任意な映像信号部分はＡ／Ｄ変
換器９のダイナミックレンジのどの電位に位置するか不
明であるが、波形平均が零に近いフレーム同期信号等は
、フレーム同期パルス検出に必要なＡ／Ｄ変換ダイナミ
ックレンジの中央値を切る位置に収束させることができ
る。これにより、フレーム同期を行い前記フレーム同期
検出回路１０はフレーム同期判定信号１１２を“Ｈ”と
する、第２図における動作を第３図に示す。

前記フレーム同期判定信号１１２が“Ｈ”になると、第
３図にＢとして示したフレーム同期、ＨＤ非同期の状態
となり、前記ＳＷ回路４及び８は共に、クランプレベル
検出期間とＨＤ期間閉じるように制御される。これによ
り、前記加算器３の出力１０３はこの期間のレベルが前
記基準電圧１０５に等しくなるようにクランプされる。

これによって得られたＡ／Ｄ変換器９の出力１０９は十
分安定なものであり、前記ＨＤ同期内部パルス発生回路
１１はＨＤ同期を行うことができ、ロック完了とともに
ＨＤ同期判定信号１２０を“Ｈ”にする。

以上の動作においてＨＤ周期毎の比較、加算を行う方法
によるクランプは前記ＨＤクランプパルスのジッタ、伝
送特性によるＨＤ波形の歪等に影響されるため定常的に
安定であっても外乱等に弱い、このため第３図にＣとし
て示すＨＤ同期後は前記ＳＷ回路４を前記クランプレベ
ル検出パルス１１５の期間のみ閉じる制御に切換え、入
力映像信号の垂直同期（以下ＶＤと記す）周期で送られ
るクランプレベル期間における前記基準電圧１０５との
差を次のクランプレベル到来まで更新することなく、前
記ＨＤクランプパルス期間に加算する方法によるクラン
プとする。

以上の動作により、フレーム非同期の状態からのクラン
プ動作を確実に行うことができる。

第４図に本発明の一実施例の回路動作時におけるＡ／Ｄ
入力信号１０３及びＳＷ４制御信号、ＳＷ８制御信号１
１７．１１９の各波形を表し、同図（ａｌはフレーム非
同期時の動作、同図（ｂｌはフレーム同期、ＨＤ非同期
時の動作９同図（Ｃ）はＨＤ同期後の動作を示している
。

なお上記実施例では、各同期状態における各動作モード
による平均値フィルタの時定数は変えず、各モードを両
立させ得る値であるとして説明したが、この時定数を各
モードに適した値に切換えることにより、より一層の改
善効果を得ることができる。

〔発明の効果〕

以上のように、この発明に係るクランプ回路によれば、
正極同期された入力信号のクランプ動作を３段階に分け
て各検出信号を検出完了してから次の動作に移る様に構
成したので、確実に動作し、また安定なものが得られる
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるクランプ回路の構成
図、第２図はこの発明の一実施例によるクランプパルス
制御回路の構成を示す回路図、第３図はクランプパルス
制御回路の動作を示す波形図、第４図はこの発明の一実
施例によるクランプ回路の動作を示す波形図、第５図は
正極同期方式によるテレビジョン信号及びその同期信号
波形の一例を示す説明図、第６図は正極同期方式による
テレビジョン信号の一例を示す説明図、第７図は一般的
に考えられるクランプ回路を示す構成図、第８図は従来
のクランプ回路の動作を示す波形図である。 図において、１は入力端子、２はコンデンサ、３は加算
器、４．８は第１．第２のスイッチ回路、５は基準電圧
発生回路、６は減算器、７は平均値回路、９はＡ／Ｄ変
換回路、１０はフレーム同期検出回路、１１はＨＤ同期
内部パルス発生回路、１２はＮ０７回路、１３はＮＡＮ
Ｄ回路、１４はクランプパルス制御回路、１０１は入力
信号、１０３はＡ／Ｄ変換器入力信号、１０５は基準電
圧発生回路、１０Ｂはクランプ加算電圧、１０９は出力
データ、１１０は出力データ最上位ビット信号、１１２
はフレーム同期判定信号、１１３はクロックパルス、１
１４は各種同期信号、１１５はクランプレベル検出パル
ス（クランプレベル検出位置パルス）、１１７はＳＷ４
制御パルス、１１８はＨＤクランプパルス（水平同期信
号）、１１９はＳＷ８制御パルス、１２０はＨＤ同期判
定信号である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）正極同期方式によるテレビジョン信号を入力とし
   その入力信号に含まれる同期信号を検出し入力信号と位
   相同期した各種パルスを用いて入力信号に含まれる直流
   成分を検出するフィードバック形式のクランプ回路であ
   って、 入力信号にクランプ電圧を加算する加算器と、その加算
   器の出力電圧をサンプルする第１のスイッチ回路と、 クランプすべき基準電圧を与える基準電圧発生回路と、 前記第１のスイッチ回路の出力電圧を前記基準電圧から
   減算する減算器と、 この減算器の出力を平滑化する平均値回路と、この平均
   値回路の出力と前記加算器の加算入力間に接続された第
   ２のスイッチ回路と、 水平同期信号、クランプレベル検出位置パルス、フレー
   ム同期信号を検出した旨を示す信号及び水平同期信号が
   入力信号に対し位相ロックした旨を示す信号を入力とし
   、フレームが同期していない時、前記第１、第２のスイ
   ッチ回路が共に閉じるように制御を行い、次にフレーム
   が同期し水平同期が位相ロックしていない時第１、第２
   のスイッチ回路が共に、前記クランプレベル検出位置及
   び水平同期信号の期間閉じるように制御を行い、水平同
   期が位相ロックすると、第１のスイッチ回路を前記クラ
   ンプレベル検出期間の間閉じ、第２のスイッチ回路を水
   平同期信号の期間の間閉じるように制御を行うクランプ
   パルス制御回路とを備えたことを特徴とするクランプ回
   路。