JPH0427693B2 - - Google Patents
Info
- Publication number
- JPH0427693B2 JPH0427693B2 JP12449783A JP12449783A JPH0427693B2 JP H0427693 B2 JPH0427693 B2 JP H0427693B2 JP 12449783 A JP12449783 A JP 12449783A JP 12449783 A JP12449783 A JP 12449783A JP H0427693 B2 JPH0427693 B2 JP H0427693B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- films
- dopos
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多層電極配線構造を備えた半導体装
置の製造方法に関する。
置の製造方法に関する。
背景技術とその問題点
従来より、多層電極配線構造を備えた半導体装
置の電極配線材料としては、多結晶シリコン、特
に不純物がドープされた多結晶シリコン（以下に
おいてはDOPOSを称する）が多く用いられてい
る。これは、上記DOPOSは、加工が容易であ
り、融点が高いために高温処理が可能であり、表
面に良好なSiO2膜を形成することができる等の
利点を有しているためである。しかしながら、上
記DOPOSは可視光の長波長光を透過させてしま
うために、例えばCCDの転送電極材料として用
いた場合には、上記転送電極の上にAl等の不透
明物質から成るフオトシールドを形成して光の透
過を防止しなければならず、簡便でない。また上
記フオトシールドは、通常、転送電極及び受光部
がそれぞれ形成されている半導体基板上に例えば
Al膜を全面に被着形成した後、受光部のAl膜の
みが除去されるようにこのAl膜のパターンニン
グすることによつて作るが、この際のパターンニ
ング精度が十分でないという問題もある。
置の電極配線材料としては、多結晶シリコン、特
に不純物がドープされた多結晶シリコン（以下に
おいてはDOPOSを称する）が多く用いられてい
る。これは、上記DOPOSは、加工が容易であ
り、融点が高いために高温処理が可能であり、表
面に良好なSiO2膜を形成することができる等の
利点を有しているためである。しかしながら、上
記DOPOSは可視光の長波長光を透過させてしま
うために、例えばCCDの転送電極材料として用
いた場合には、上記転送電極の上にAl等の不透
明物質から成るフオトシールドを形成して光の透
過を防止しなければならず、簡便でない。また上
記フオトシールドは、通常、転送電極及び受光部
がそれぞれ形成されている半導体基板上に例えば
Al膜を全面に被着形成した後、受光部のAl膜の
みが除去されるようにこのAl膜のパターンニン
グすることによつて作るが、この際のパターンニ
ング精度が十分でないという問題もある。
さらに上記DOPOSは、不純物を高濃度にドー
プさせた場合においてもそのシート抵抗値を20〜
30〔Ω／□〕以下に下げることが難しいため、例
えばCCDの転送電極材料として用いた場合には
クロツク・パルスの伝播遅延が起きてしまう。従
つて、用いることのできる転送周波数が制約され
てしまうという欠点がある。このように上記
DOPOSは、一般に高速動作が要求される半導体
装置の電極配線材料として用いるには適当でな
い。
プさせた場合においてもそのシート抵抗値を20〜
30〔Ω／□〕以下に下げることが難しいため、例
えばCCDの転送電極材料として用いた場合には
クロツク・パルスの伝播遅延が起きてしまう。従
つて、用いることのできる転送周波数が制約され
てしまうという欠点がある。このように上記
DOPOSは、一般に高速動作が要求される半導体
装置の電極配線材料として用いるには適当でな
い。
発明の目的
本発明は、上述の問題にかんがみ、半導体装置
の高速動作を可能としかつ半導体装置の信頼性が
高い多層電極配線構造を備えた半導体装置を簡便
な方法により製造することのできる半導体装置の
製造方法を提供することを目的とする。
の高速動作を可能としかつ半導体装置の信頼性が
高い多層電極配線構造を備えた半導体装置を簡便
な方法により製造することのできる半導体装置の
製造方法を提供することを目的とする。
発明の概要
本発明に係る半導体装置の製造方法は、半導体
基板上に第１の絶縁膜、耐酸化性絶縁膜、第１の
半導体薄膜、高融点の金属性薄膜及び第２の半導
体薄膜を順次形成する工程と、上記第２の半導体
薄膜、上記高融点の金属性薄膜及び上記第１の半
導体薄膜を選択エツチングすることによつて、第
１の電極配線を形成すると共に上記耐酸化性絶縁
膜の一部を露出させる工程と、上記第１の電極配
線及び上記露出された耐酸化性絶縁膜上に第２の
絶縁膜を被着形成する工程と、上記第１の電極配
線の側壁部に位置する上記第２の絶縁膜のみを残
して上記第２の絶縁膜を異方性エツチングにより
除去して上記耐酸化性絶縁膜の一部を露出させる
工程と、熱酸化により、上記第１の電極配線の最
上層を構成する上記第２の半導体薄膜上に酸化膜
を形成する工程と、少なくともその一部が上記酸
化膜上に重なるように上記耐酸化性絶縁膜上に第
２の電極配線を形成する工程とをそれぞれ具備す
るようにしている。このようにすることによつ
て、半導体装置の高速動作を可能としかつ半導体
装置の信頼性が高い多層電極配線構造を備えた半
導体装置を簡便な方法により製造することができ
る。
基板上に第１の絶縁膜、耐酸化性絶縁膜、第１の
半導体薄膜、高融点の金属性薄膜及び第２の半導
体薄膜を順次形成する工程と、上記第２の半導体
薄膜、上記高融点の金属性薄膜及び上記第１の半
導体薄膜を選択エツチングすることによつて、第
１の電極配線を形成すると共に上記耐酸化性絶縁
膜の一部を露出させる工程と、上記第１の電極配
線及び上記露出された耐酸化性絶縁膜上に第２の
絶縁膜を被着形成する工程と、上記第１の電極配
線の側壁部に位置する上記第２の絶縁膜のみを残
して上記第２の絶縁膜を異方性エツチングにより
除去して上記耐酸化性絶縁膜の一部を露出させる
工程と、熱酸化により、上記第１の電極配線の最
上層を構成する上記第２の半導体薄膜上に酸化膜
を形成する工程と、少なくともその一部が上記酸
化膜上に重なるように上記耐酸化性絶縁膜上に第
２の電極配線を形成する工程とをそれぞれ具備す
るようにしている。このようにすることによつ
て、半導体装置の高速動作を可能としかつ半導体
装置の信頼性が高い多層電極配線構造を備えた半
導体装置を簡便な方法により製造することができ
る。
実施例
以下本発明に係る半導体装置の製造方法の実施
例につき図面を参照しながら説明する。
例につき図面を参照しながら説明する。
第１Ａ図〜第１Ｆ図は本発明に係る半導体装置
の製造方法を二層の転送電極を備えた二相駆動方
式のCCDの製造に適用した第１実施例を工程順
に示す断面図である。以下工程順に説明する。
の製造方法を二層の転送電極を備えた二相駆動方
式のCCDの製造に適用した第１実施例を工程順
に示す断面図である。以下工程順に説明する。
まず、第１Ａ図に示すように、例えばｐ型シリ
コン基板１上に第１の絶縁膜としての厚さ500
〔Å〕のSiO2膜２を熱酸化法により形成した後、
このSiO2膜２上に耐酸化性絶縁膜としての厚さ
500〔Å〕のSi3N4膜３をCVD法によつて被着形成
する。これらのSiO2膜２及びSi3N4膜３が一体と
なつてゲート絶縁膜を構成している。次に上記
Si3N4膜３上に第１の半導体薄膜としての厚さ
1000〔Å〕のDOPOS膜４をCVD法により被着形
成し、このDOPOS膜４上に高融点の金属性薄膜
としての厚さ1000〔Å〕のMo薄膜５をスパツタ
法によつて被着形成した後、さらに第２の半導体
薄膜としての厚さ1000〔Å〕のDOPOS膜６を
CVD法により被着形成する。
コン基板１上に第１の絶縁膜としての厚さ500
〔Å〕のSiO2膜２を熱酸化法により形成した後、
このSiO2膜２上に耐酸化性絶縁膜としての厚さ
500〔Å〕のSi3N4膜３をCVD法によつて被着形成
する。これらのSiO2膜２及びSi3N4膜３が一体と
なつてゲート絶縁膜を構成している。次に上記
Si3N4膜３上に第１の半導体薄膜としての厚さ
1000〔Å〕のDOPOS膜４をCVD法により被着形
成し、このDOPOS膜４上に高融点の金属性薄膜
としての厚さ1000〔Å〕のMo薄膜５をスパツタ
法によつて被着形成した後、さらに第２の半導体
薄膜としての厚さ1000〔Å〕のDOPOS膜６を
CVD法により被着形成する。
次に第１Ａ図のDOPOS膜６上にフオトレジス
トを塗布した後、所定のパターンニングを行うこ
とにより第１Ｂ図に示すようにフオトレジスト７
ａ，７ｂのみを残す。この後、エツチングガスと
して例えばCF4ガスを用いた反応性イオンエツチ
ング（RIE）法により、ｐ型シリコン基板１に垂
直な方向にのみエツチングが進行する異方性エツ
チングを行う。この異方性エツチングによつて、
第１Ｂ図に示すように、上記フオトレジスト７
ａ，７ｂで覆われていない部分のDOPOS膜６、
Mo薄膜５及びDOPOS膜４がエツチング除去さ
れ、その結果この部分のSi3N4膜３ａ，３ｂが露
出される。このようにして、DOPOS膜４ａ、
Mo薄膜５ａ及びDOPOS膜６ａから成る第１層
の転送電極８と、DOPOS膜４ｂ、Mo薄膜５ｂ
及びDOPOS膜６ｂから成る同じく第１層の転送
電極９とが形成される。
トを塗布した後、所定のパターンニングを行うこ
とにより第１Ｂ図に示すようにフオトレジスト７
ａ，７ｂのみを残す。この後、エツチングガスと
して例えばCF4ガスを用いた反応性イオンエツチ
ング（RIE）法により、ｐ型シリコン基板１に垂
直な方向にのみエツチングが進行する異方性エツ
チングを行う。この異方性エツチングによつて、
第１Ｂ図に示すように、上記フオトレジスト７
ａ，７ｂで覆われていない部分のDOPOS膜６、
Mo薄膜５及びDOPOS膜４がエツチング除去さ
れ、その結果この部分のSi3N4膜３ａ，３ｂが露
出される。このようにして、DOPOS膜４ａ、
Mo薄膜５ａ及びDOPOS膜６ａから成る第１層
の転送電極８と、DOPOS膜４ｂ、Mo薄膜５ｂ
及びDOPOS膜６ｂから成る同じく第１層の転送
電極９とが形成される。
次に上記フオトレジスト７ａ，７ｂを除去した
後、第１Ｃ図に示すように、上記転送電極８，９
及び上記露出されたSi3N4膜３ａ，３ｂ上に第２
の絶縁膜としての厚さ1000〔Å〕のSiO2膜１０を
CVD法により被着形成する。この後、CF4ガスに
H2ガスを添加した混合ガスをエツチングガスと
して用いたRIEにより異方性エツチングを行うこ
とによつて、第１Ｄ図に示すように、上記転送電
極８，９の側壁部に位置する上記SiO2膜１０ａ
〜１０ｃのみを残して上記SiO2膜１０をエツチ
ング除去して、Si3N4膜３ａ，３ｂを再び露出さ
せる。
後、第１Ｃ図に示すように、上記転送電極８，９
及び上記露出されたSi3N4膜３ａ，３ｂ上に第２
の絶縁膜としての厚さ1000〔Å〕のSiO2膜１０を
CVD法により被着形成する。この後、CF4ガスに
H2ガスを添加した混合ガスをエツチングガスと
して用いたRIEにより異方性エツチングを行うこ
とによつて、第１Ｄ図に示すように、上記転送電
極８，９の側壁部に位置する上記SiO2膜１０ａ
〜１０ｃのみを残して上記SiO2膜１０をエツチ
ング除去して、Si3N4膜３ａ，３ｂを再び露出さ
せる。
次に熱酸化により、第１Ｅ図に示すように、上
記転送電極８，９の最上層を構成するDOPOS膜
６ａ，６ｂ上にそれぞれSiO2膜１１，１２を形
成する。このようにして形成されたSiO2膜１３，
１４が、後述の第２層の転送電極に対する層間絶
縁膜を構成している。なおSi3N4膜３は耐酸化性
を有しているため、上記熱酸化の際にSi3N4膜３
ａ，３ｂ上にはSiO2膜は殆ど形成されない。次
に、第１Ａ図〜第１Ｅ図に基づいて説明した方法
と同様な方法によつて、第１Ｆ図に示すように、
DOPOS膜１５、Mo薄膜１６及びDOPOS膜１７
から成る第２層の転送電極１８を、少なくともそ
の一部が上記SiO2膜１１，１２上に重なるよう
にSi3N4膜３ｂ上に形成する。この後、転送電極
８，９，１８の下側部分以外のSi3N4膜３ａをエ
ツチング除去した後、公知の多結晶シリコンゲー
トプロセスと同様な方法によつて二層の転送電極
を備えたCCDを完成させることができる。
記転送電極８，９の最上層を構成するDOPOS膜
６ａ，６ｂ上にそれぞれSiO2膜１１，１２を形
成する。このようにして形成されたSiO2膜１３，
１４が、後述の第２層の転送電極に対する層間絶
縁膜を構成している。なおSi3N4膜３は耐酸化性
を有しているため、上記熱酸化の際にSi3N4膜３
ａ，３ｂ上にはSiO2膜は殆ど形成されない。次
に、第１Ａ図〜第１Ｅ図に基づいて説明した方法
と同様な方法によつて、第１Ｆ図に示すように、
DOPOS膜１５、Mo薄膜１６及びDOPOS膜１７
から成る第２層の転送電極１８を、少なくともそ
の一部が上記SiO2膜１１，１２上に重なるよう
にSi3N4膜３ｂ上に形成する。この後、転送電極
８，９，１８の下側部分以外のSi3N4膜３ａをエ
ツチング除去した後、公知の多結晶シリコンゲー
トプロセスと同様な方法によつて二層の転送電極
を備えたCCDを完成させることができる。
上述の第１実施例においては、転送電極８，
９，１８の一部分をDOPOSに比べて比抵抗が極
めて小さいMo薄膜５ａ，５ｂ，１６で構成する
ようにしているため、これらの転送電極８，９，
１８のシート抵抗を５〜10〔Ω／□〕に下げるこ
とができる。この値は、従来のDOPOSで得られ
るシート抵抗の下限値20〜30〔Ω／□〕に比べて
極めて小さい。従つて、CCDの使用時において
上記転送電極８，９，１８にクロツク・パルスを
印加した場合、このパルスの伝播速度が速くなる
ので、信号電荷の転送周波数を大きくすることが
できる。即ち、高速動作が可能なCCDを得るこ
とができるのが明らかである。
９，１８の一部分をDOPOSに比べて比抵抗が極
めて小さいMo薄膜５ａ，５ｂ，１６で構成する
ようにしているため、これらの転送電極８，９，
１８のシート抵抗を５〜10〔Ω／□〕に下げるこ
とができる。この値は、従来のDOPOSで得られ
るシート抵抗の下限値20〜30〔Ω／□〕に比べて
極めて小さい。従つて、CCDの使用時において
上記転送電極８，９，１８にクロツク・パルスを
印加した場合、このパルスの伝播速度が速くなる
ので、信号電荷の転送周波数を大きくすることが
できる。即ち、高速動作が可能なCCDを得るこ
とができるのが明らかである。
また上述の第１実施例で用いたMo薄膜５ａ，
５ｂ，１６は可視光に対して不透明であるため、
転送電極８，９，１８に可視光の長波長光が入射
した場合においても、ｐ型シリコン基板１に上記
光が到達するのを防止することができる。従つ
て、転送電極材料としてDOPOSのみを用いた場
合に必要であつた既述のフオトシールドを形成す
る必要がなくなるという利点がある。
５ｂ，１６は可視光に対して不透明であるため、
転送電極８，９，１８に可視光の長波長光が入射
した場合においても、ｐ型シリコン基板１に上記
光が到達するのを防止することができる。従つ
て、転送電極材料としてDOPOSのみを用いた場
合に必要であつた既述のフオトシールドを形成す
る必要がなくなるという利点がある。
上述の第１実施例においては、Si3N4膜３と
Mo薄膜５ａ，５ｂの間にDOPOS膜４ａ，４ｂ
を介在させるようにしているが、これは次のよう
な理由による。即ち、上記Si3N4膜３上に上記
Mo薄膜５ａ，５ｂを直接形成した場合、上記Si3
N4膜３及び上記Mo薄膜５ａ，５ｂの熱膨張係数
の差が大きいため、その後の高温処理時（例えば
酸化工程）において上記熱膨張係数差により上記
Si3N4膜３と上記Mo薄膜５ａ，５ｂとの間の界
面付近に大きな歪みが生じ、この歪みによつて上
記Mo薄膜５ａ，５ｂ等に微小な割れが発生して
しまう。従つて、上記Si3N4膜３と上記Mo薄膜
５ａ，５ｂとの間に上記Si3N4膜３と上記Mo薄
膜５ａ，５ｂの中間の大きさの熱膨張係数を有す
るDOPOS膜４ａ，４ｂを介在させることによ
り、上記微小な割れの発生を防止している。これ
によつて、信頼性の高いCCDを得ることができ
る。
Mo薄膜５ａ，５ｂの間にDOPOS膜４ａ，４ｂ
を介在させるようにしているが、これは次のよう
な理由による。即ち、上記Si3N4膜３上に上記
Mo薄膜５ａ，５ｂを直接形成した場合、上記Si3
N4膜３及び上記Mo薄膜５ａ，５ｂの熱膨張係数
の差が大きいため、その後の高温処理時（例えば
酸化工程）において上記熱膨張係数差により上記
Si3N4膜３と上記Mo薄膜５ａ，５ｂとの間の界
面付近に大きな歪みが生じ、この歪みによつて上
記Mo薄膜５ａ，５ｂ等に微小な割れが発生して
しまう。従つて、上記Si3N4膜３と上記Mo薄膜
５ａ，５ｂとの間に上記Si3N4膜３と上記Mo薄
膜５ａ，５ｂの中間の大きさの熱膨張係数を有す
るDOPOS膜４ａ，４ｂを介在させることによ
り、上記微小な割れの発生を防止している。これ
によつて、信頼性の高いCCDを得ることができ
る。
さらに、転送電極８，９の上部にDOPOS膜６
ａ，６ｂを形成するようにしているので、第１Ｃ
図においてSi3N4膜３ａ，３ｂ上のSiO2膜１０
ｄ，１０ｅを除去するために行う既述のRIEによ
る異方性エツチングの際に転送電極８，９上の
SiO2膜１０ｆ，１０ｇも同時にエツチング除去
されても、上記DOPOS膜６ａ，６ｂを後に熱酸
化することによつて第１Ｅ図に示すようにSiO2
膜１１，１２を容易に形成することができる。
ａ，６ｂを形成するようにしているので、第１Ｃ
図においてSi3N4膜３ａ，３ｂ上のSiO2膜１０
ｄ，１０ｅを除去するために行う既述のRIEによ
る異方性エツチングの際に転送電極８，９上の
SiO2膜１０ｆ，１０ｇも同時にエツチング除去
されても、上記DOPOS膜６ａ，６ｂを後に熱酸
化することによつて第１Ｅ図に示すようにSiO2
膜１１，１２を容易に形成することができる。
また、上述の第１実施例においては、第１Ｃ図
に示す状態において既述のRIEによる異方性エツ
チングを行うことによつて、転送電極８，９の側
壁部に位置するSiO2膜１０ａ〜１０ｃのみを残
すようにしている（第１Ｄ図）。これは、Mo薄
膜５ａ，５ｂの側面に層間絶縁膜となり得る十分
な厚さの酸化膜を形成するのが困難であるので、
上記SiO2膜１０ａ〜１０ｃを上記転送電極８，
９の側壁部の層間絶縁膜として用いるためであ
る。このことは、上記Mo薄膜５ａ，５ｂの代わ
りに例えばMoSi2薄膜を用いた場合においても同
様である。即ち、上記MoSi2薄膜を用いた場合に
は比較的厚い酸化膜を形成できるものの、この酸
化膜の絶縁性は例えばDOPOS膜上に形成される
SiO2膜の絶縁性に比べて劣るため、層間絶縁膜
として用いるのは信頼性上問題があるからであ
る。
に示す状態において既述のRIEによる異方性エツ
チングを行うことによつて、転送電極８，９の側
壁部に位置するSiO2膜１０ａ〜１０ｃのみを残
すようにしている（第１Ｄ図）。これは、Mo薄
膜５ａ，５ｂの側面に層間絶縁膜となり得る十分
な厚さの酸化膜を形成するのが困難であるので、
上記SiO2膜１０ａ〜１０ｃを上記転送電極８，
９の側壁部の層間絶縁膜として用いるためであ
る。このことは、上記Mo薄膜５ａ，５ｂの代わ
りに例えばMoSi2薄膜を用いた場合においても同
様である。即ち、上記MoSi2薄膜を用いた場合に
は比較的厚い酸化膜を形成できるものの、この酸
化膜の絶縁性は例えばDOPOS膜上に形成される
SiO2膜の絶縁性に比べて劣るため、層間絶縁膜
として用いるのは信頼性上問題があるからであ
る。
さらに上述の第１実施例においては、耐酸化性
を有するSi3N4膜３をSiO2膜２上に形成するよう
にしているため、熱酸化工程を経た後においても
上記SiO2膜２及びSi3N4膜３から成るゲート絶縁
膜の膜厚は場所によらず一定となるので、CCD
の使用時において転送電極８，９，１８に所定の
クロツク・パルスを印加した際にこれらの転送電
極８，９，１８の下のｐ型シリコン基板１内に生
じるポテンシヤル井戸の深さが場所によつて変化
するのを防止することができる。のみならず、上
記Si3N4膜３はNaイオン等のアルカリ・イオン
に対する阻止効果が高いため、これらのイオンに
よつてｐ型シリコン基板１が汚染されるのを防止
することができる。従つて、信頼性の高いCCD
を得ることができる。
を有するSi3N4膜３をSiO2膜２上に形成するよう
にしているため、熱酸化工程を経た後においても
上記SiO2膜２及びSi3N4膜３から成るゲート絶縁
膜の膜厚は場所によらず一定となるので、CCD
の使用時において転送電極８，９，１８に所定の
クロツク・パルスを印加した際にこれらの転送電
極８，９，１８の下のｐ型シリコン基板１内に生
じるポテンシヤル井戸の深さが場所によつて変化
するのを防止することができる。のみならず、上
記Si3N4膜３はNaイオン等のアルカリ・イオン
に対する阻止効果が高いため、これらのイオンに
よつてｐ型シリコン基板１が汚染されるのを防止
することができる。従つて、信頼性の高いCCD
を得ることができる。
また上述の第１実施例においては、転送電極
８，９の下部にDOPOS膜４ａ，４ｂを形成する
ようにしている。この理由の一つについては既述
の通りであるが、もう一つの理由は、第１Ｆ図に
示す工程以降の工程において転送電極８，９，１
８の下側部分以外のSi3N4膜３ａを既述のように
エツチング除去する際に、第２図に示すように転
送電極８の側壁下部にアンダーカツト部１９が生
じてDOPOS膜４ａの下面の一部が露出すること
によつて、上記転送電極８とｐ型シリコン基板１
の間の耐圧が低下してしまうのを防止することに
ある。即ち、上記アンダーカツト部１９が生じて
も、後に熱酸化を行うことによつて、第３図に示
すように上記DOPOS膜４ａの端部にSiO2膜が形
成されると共に、SiO2膜２が成長して盛り上が
り、またSiO2膜１０ａが成長して下方に伸びる
ので、上記アンダーカツト部１９がSiO2により
埋められることになり、従つて上記アンダーカツ
ト部１９において生じる上記耐圧低下を防止する
ことができる。
８，９の下部にDOPOS膜４ａ，４ｂを形成する
ようにしている。この理由の一つについては既述
の通りであるが、もう一つの理由は、第１Ｆ図に
示す工程以降の工程において転送電極８，９，１
８の下側部分以外のSi3N4膜３ａを既述のように
エツチング除去する際に、第２図に示すように転
送電極８の側壁下部にアンダーカツト部１９が生
じてDOPOS膜４ａの下面の一部が露出すること
によつて、上記転送電極８とｐ型シリコン基板１
の間の耐圧が低下してしまうのを防止することに
ある。即ち、上記アンダーカツト部１９が生じて
も、後に熱酸化を行うことによつて、第３図に示
すように上記DOPOS膜４ａの端部にSiO2膜が形
成されると共に、SiO2膜２が成長して盛り上が
り、またSiO2膜１０ａが成長して下方に伸びる
ので、上記アンダーカツト部１９がSiO2により
埋められることになり、従つて上記アンダーカツ
ト部１９において生じる上記耐圧低下を防止する
ことができる。
次に本発明の第２実施例を説明する。第４Ａ図
〜第４Ｆ図は本発明に係る半導体装置の製造方法
を第１実施例と同様に二層の転送電極を備えた二
相駆動方式のCCDの製造に適用した第２実施例
を工程順に示す断面図である。以下工程順に説明
する。
〜第４Ｆ図は本発明に係る半導体装置の製造方法
を第１実施例と同様に二層の転送電極を備えた二
相駆動方式のCCDの製造に適用した第２実施例
を工程順に示す断面図である。以下工程順に説明
する。
第４Ａ図に示すように、第１Ａ図と同様にｐ型
シリコン基板１上にSiO2膜２、Si3N4膜３、
DOPOS膜４及びMo薄膜５を順次形成した後、
さらに厚さ2000〔Å〕のSiO2膜２１をCVD法によ
り被着形成する。
シリコン基板１上にSiO2膜２、Si3N4膜３、
DOPOS膜４及びMo薄膜５を順次形成した後、
さらに厚さ2000〔Å〕のSiO2膜２１をCVD法によ
り被着形成する。
次に第１実施例と同様にSiO2膜２１上にフオ
トレジスト７ａ，７ｂを形成した後、第１実施例
と同様なRIEによりSiO2膜２１、Mo薄膜５及び
DOPOS膜４の異方性エツチングを順次行うこと
によつて、第４Ｂ図に示すように、フオトレジス
ト７ａ，７ｂで覆われていない部分のSiO2膜２
１，Mo薄膜５及びDOPOS膜４をエツチング除
去すると共に、この部分のSi3N4膜３ａ，３ｂを
露出させる。このようにして、DOPOS膜４ａ及
びMo薄膜５ａから成る第１層の転送電極８と、
DOPOS膜４ｂ及びMo薄膜５ｂから成る同じく
第１層の転送電極９とが形成される。
トレジスト７ａ，７ｂを形成した後、第１実施例
と同様なRIEによりSiO2膜２１、Mo薄膜５及び
DOPOS膜４の異方性エツチングを順次行うこと
によつて、第４Ｂ図に示すように、フオトレジス
ト７ａ，７ｂで覆われていない部分のSiO2膜２
１，Mo薄膜５及びDOPOS膜４をエツチング除
去すると共に、この部分のSi3N4膜３ａ，３ｂを
露出させる。このようにして、DOPOS膜４ａ及
びMo薄膜５ａから成る第１層の転送電極８と、
DOPOS膜４ｂ及びMo薄膜５ｂから成る同じく
第１層の転送電極９とが形成される。
次に上記フオトレジスト７ａ，７ｂを除去した
後、第４Ｃ図に示すように、転送電極８，９及び
Si3N4膜３ａ，３ｂ上に厚さ1000〔Å〕の多結晶
シリコン膜２２をCVD法により被着形成する。
この後、既述のRIEにより多結晶シリコン膜２２
の異方性エツチングを行うことによつて、第４Ｄ
図に示すように、転送電極８，９の側壁部に位置
する多結晶シリコン膜２２ａ〜２２ｃのみを残し
て上記多結晶シリコン膜２２をエツチング除去す
ると共に、Si3N4膜３ａ、３ｂを再び露出させ
る。
後、第４Ｃ図に示すように、転送電極８，９及び
Si3N4膜３ａ，３ｂ上に厚さ1000〔Å〕の多結晶
シリコン膜２２をCVD法により被着形成する。
この後、既述のRIEにより多結晶シリコン膜２２
の異方性エツチングを行うことによつて、第４Ｄ
図に示すように、転送電極８，９の側壁部に位置
する多結晶シリコン膜２２ａ〜２２ｃのみを残し
て上記多結晶シリコン膜２２をエツチング除去す
ると共に、Si3N4膜３ａ、３ｂを再び露出させ
る。
次に多結晶シリコン膜２２ａ〜２２ｃを熱酸化
することにより、第４Ｅ図に示すようにSiO2膜
２３〜２５をそれぞれ形成する。このようにして
形成されたSiO2膜２６，２７が、第１実施例と
同様に第２層の転送電極に対する層間絶縁膜を構
成している。次に、第４Ａ図〜第４Ｅ図に基づい
て説明した方法と同様な方法によつて、第４Ｆ図
に示すように、DOPOS膜１５及びMo薄膜１６
から成る第２層の転送電極１８を、第１実施例と
同様に少なくともその一部がSiO2膜２６，２７
上に重なるようにSi3N4膜３ｂ上に形成する。こ
の後、第１実施例と同様な方法により、二層の転
送電極を備えたCCDを完成させる。
することにより、第４Ｅ図に示すようにSiO2膜
２３〜２５をそれぞれ形成する。このようにして
形成されたSiO2膜２６，２７が、第１実施例と
同様に第２層の転送電極に対する層間絶縁膜を構
成している。次に、第４Ａ図〜第４Ｅ図に基づい
て説明した方法と同様な方法によつて、第４Ｆ図
に示すように、DOPOS膜１５及びMo薄膜１６
から成る第２層の転送電極１８を、第１実施例と
同様に少なくともその一部がSiO2膜２６，２７
上に重なるようにSi3N4膜３ｂ上に形成する。こ
の後、第１実施例と同様な方法により、二層の転
送電極を備えたCCDを完成させる。
上述の第２実施例によれば、第１実施例と同様
な理由により、高速動作が可能で信頼性の高い
CCDを簡便な方法により製造することができる。
のみならず、上述の第２実施例においては、第４
Ｃ図に示す工程において多結晶シリコン膜２２を
被着形成しているので、第４Ｄ図に示す工程にお
いて行うRIEによる異方性エツチングの際、次の
ような利点が生じる。即ち、上述のRIEによる異
方性エツチングはSi3N4膜３ａ，３ｂが露出する
まで行うが、上記エツチングの際のSi3N4膜３
ａ，３ｂのエツチング速度に対する多結晶シリコ
ン膜２２のエツチング速度の比（多結晶シリコ
ン／Si3N4選択比）が10〜20であつて十分大きい
ため、Si3N4膜３ａ，３ｂのエツチングによる膜
厚の減少及びイオン衝撃による損傷を防止するこ
とができる。同様にSiO2／Si3N4選択比も10〜20
であるため、上記エツチング時に転送電極８，９
の上部のSiO2膜２１ａ，２１ｂがエツチングさ
れたり損傷を受けたりすることも殆どない。
な理由により、高速動作が可能で信頼性の高い
CCDを簡便な方法により製造することができる。
のみならず、上述の第２実施例においては、第４
Ｃ図に示す工程において多結晶シリコン膜２２を
被着形成しているので、第４Ｄ図に示す工程にお
いて行うRIEによる異方性エツチングの際、次の
ような利点が生じる。即ち、上述のRIEによる異
方性エツチングはSi3N4膜３ａ，３ｂが露出する
まで行うが、上記エツチングの際のSi3N4膜３
ａ，３ｂのエツチング速度に対する多結晶シリコ
ン膜２２のエツチング速度の比（多結晶シリコ
ン／Si3N4選択比）が10〜20であつて十分大きい
ため、Si3N4膜３ａ，３ｂのエツチングによる膜
厚の減少及びイオン衝撃による損傷を防止するこ
とができる。同様にSiO2／Si3N4選択比も10〜20
であるため、上記エツチング時に転送電極８，９
の上部のSiO2膜２１ａ，２１ｂがエツチングさ
れたり損傷を受けたりすることも殆どない。
上述の第１実施例及び第２実施例においては、
異方性エツチングを行うためにRIEを用いたが、
例えばイオン・ミリングのような他のエツチング
法を用いてもよい。
異方性エツチングを行うためにRIEを用いたが、
例えばイオン・ミリングのような他のエツチング
法を用いてもよい。
また上述の二つの実施例においては、転送電極
８，９，１８の一部分をMo薄膜５ａ，５ｂ，１
６によつて構成したが、例えばＷ，Ta，Nb等の
他の高融点金属、例えばMoSi2等の上記高融点金
属のケイ化物等の他の高融点の金属性薄膜によつ
て構成してもよい。
８，９，１８の一部分をMo薄膜５ａ，５ｂ，１
６によつて構成したが、例えばＷ，Ta，Nb等の
他の高融点金属、例えばMoSi2等の上記高融点金
属のケイ化物等の他の高融点の金属性薄膜によつ
て構成してもよい。
応用例
上述の実施例においては本発明に係る半導体装
置の製造方法を二層の転送電極を備えたCCDに
適用した場合に付き説明したが、一般に多層の電
極配線構造を備えた例えばMOS LSI等他の半導
体装置にも本発明に係る半導体装置の製造方法を
用いることができるのは明らかである。
置の製造方法を二層の転送電極を備えたCCDに
適用した場合に付き説明したが、一般に多層の電
極配線構造を備えた例えばMOS LSI等他の半導
体装置にも本発明に係る半導体装置の製造方法を
用いることができるのは明らかである。
発明の効果
本発明に係る半導体装置の製造方法によれば、
半導体装置の高速動作を可能としかつ半導体装置
の信頼性が高い多層電極配線構造を備えた半導体
装置を簡便な方法により製造することができる。
半導体装置の高速動作を可能としかつ半導体装置
の信頼性が高い多層電極配線構造を備えた半導体
装置を簡便な方法により製造することができる。
第１Ａ図〜第１Ｆ図は本発明に係る半導体装置
の製造方法を二層の転送電極を備えた二相駆動方
式のCCDの製造に適用した第１実施例を工程順
に示す断面図、第２図は第１Ｆ図に示す工程以降
の工程において転送電極の側壁下部に生じるアン
ダーカツト部を示す断面図、第３図は第２図に示
すアンダーカツト部がSiO2で埋められた状態を
示す断面図、第４Ａ図〜第４Ｆ図は本発明に係る
半導体装置の製造方法を二層の転送電極を備えた
二相駆動方式のCCDの製造に適用した第２実施
例を工程順に示す断面図である。 なお図面に用いた符号において、１……ｐ型シ
リコン基板、２……SiO2膜、３……Si3N4膜、
４，６，１５，１７……DOPOS膜、５，１６…
…Mo薄膜、８，９，１８……転送電極、であ
る。
の製造方法を二層の転送電極を備えた二相駆動方
式のCCDの製造に適用した第１実施例を工程順
に示す断面図、第２図は第１Ｆ図に示す工程以降
の工程において転送電極の側壁下部に生じるアン
ダーカツト部を示す断面図、第３図は第２図に示
すアンダーカツト部がSiO2で埋められた状態を
示す断面図、第４Ａ図〜第４Ｆ図は本発明に係る
半導体装置の製造方法を二層の転送電極を備えた
二相駆動方式のCCDの製造に適用した第２実施
例を工程順に示す断面図である。 なお図面に用いた符号において、１……ｐ型シ
リコン基板、２……SiO2膜、３……Si3N4膜、
４，６，１５，１７……DOPOS膜、５，１６…
…Mo薄膜、８，９，１８……転送電極、であ
る。
Claims (1)
- １ 半導体基板上に第１の絶縁膜、耐酸化性絶縁
膜、第１の半導体薄膜、高融点の金属性薄膜及び
第２の半導体薄膜を順次形成する工程と、上記第
２の半導体薄膜、上記高融点の金属性薄膜及び上
記第１の半導体薄膜を選択エツチングすることに
よつて、第１の電極配線を形成すると共に上記耐
酸化性絶縁膜の一部を露出させる工程と、上記第
１の電極配線及び上記露出された耐酸化性絶縁膜
上に第２の絶縁膜を被着形成する工程と、上記第
１の電極配線の側壁部に位置する上記第２の絶縁
膜のみを残して上記第２の絶縁膜を異方性エツチ
ングにより除去して上記耐酸化性絶縁膜の一部を
露出させる工程と、熱酸化により、上記第１の電
極配線の最上層を構成する上記第２の半導体薄膜
上に酸化膜を形成する工程と、少なくともその一
部が上記酸化膜上に重なるように上記耐酸化性絶
縁膜上に第２の電極配線を形成する工程とをそれ
ぞれ具備することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12449783A JPS6016446A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12449783A JPS6016446A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016446A JPS6016446A (ja) | 1985-01-28 |
| JPH0427693B2 true JPH0427693B2 (ja) | 1992-05-12 |
Family
ID=14886950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12449783A Granted JPS6016446A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016446A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265541A (ja) * | 1988-04-15 | 1989-10-23 | Fujitsu Ltd | 半導体装置 |
| JPH03161973A (ja) * | 1989-11-21 | 1991-07-11 | Nec Corp | 固体撮像装置 |
| JPH03225915A (ja) * | 1990-01-31 | 1991-10-04 | Sharp Corp | 固体撮像素子 |
-
1983
- 1983-07-08 JP JP12449783A patent/JPS6016446A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6016446A (ja) | 1985-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0580148B2 (ja) | ||
| JPS60234372A (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH0427693B2 (ja) | ||
| JPH0587029B2 (ja) | ||
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPS6213826B2 (ja) | ||
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPH01248536A (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JP2702865B2 (ja) | 薄膜トランジスタ | |
| JPH05343669A (ja) | 半導体装置およびその製造方法 | |
| JPH0714052B2 (ja) | 電荷結合デバイスの電極形成方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 |