JPH04278708A

JPH04278708A - ジャイレータ

Info

Publication number: JPH04278708A
Application number: JP6803091A
Authority: JP
Inventors: Ryosuke Inagaki; 亮介稲垣
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1991-03-06
Filing date: 1991-03-06
Publication date: 1992-10-05
Anticipated expiration: 2013-03-25
Also published as: JP2731459B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣの内蔵用フィル
タ等に用いられるジャイレータに関する。

【０００２】

【従来の技術】従来、ジャイレータは、図４に示すよう
に、ジャイレーション・アドミタンスセル（以下「Ｇｍ
セル」という）２、４及び全帰還バッファ回路６を組み
合わせたものである。即ち、Ｇｍセル２、４が直列に接
続され、後段側のＧｍセル４の出力側に全帰還バッファ
回路６が設置され、全帰還バッファ回路６の出力が各Ｇ
ｍセル２、４の逆相入力側に帰還するように構成されて
いる。このジャイレータは端子８、１０、１２、１４に
それぞれキャパシタが接続されてフィルタを構成してい
る。したがって、入力端子１２に入力信号Ｖｉが加えら
れると、出力端子１４には特定の周波数成分の出力信号
Ｖｏが得られる。

【０００３】そして、このジャイレータは、例えば、図
５に示すように構成される。即ち、Ｇｍセル２には、一
対のトランジスタ２１、２２が設置され、各トランジス
タ２１、２２のエミッタ間はダイオード、即ち、ベース
・コレクタを共通にしたトランジスタ２３、２４を介し
て結合されており、トランジスタ２１、２２はトランジ
スタ２３、２４を介して一つのトランジスタ差動対２５
を構成している。各トランジスタ２３、２４のエミッタ
側には、動作電流を流す定電流源２６が接続されている
。トランジスタ２１のコレクタは電源ライン１６に直結
されるとともに、トランジスタ２２のコレクタ側には定
電流源２７が接続されている。定電流源２６に設定され
た定電流をＩとすると、定電流源２７の定電流はＩ／２
に設定されている。このＧｍセル２の次段に設置された
Ｇｍセル４も、同様にトランジスタ４１、４２、４３、
４４から成るトランジスタ差動対４５、定電流源４６、
４７で構成され、定電流Ｉ、Ｉ／２の関係も同様である
。

【０００４】次に、全帰還バッファ回路６には、エミッ
タが直結された一対のトランジスタ６１、６２からなる
トランジスタ差動対６３が設置され、このトランジスタ
差動対６３を成すトランジスタ６１、６２のエミッタ側
には定電流源６４が設置されている。トランジスタ６１
はＧｍセル２、４と同様にコレクタを電源ライン１６側
に直結され、トランジスタ６２のコレクタ側には定電流
源６５が設置されている。この全帰還バッファ回路６の
出力は、トランジスタ６２のコレクタ側から取り出され
、トランジスタ６６のベース・エミッタ間を介してトラ
ンジスタ６２のベースに帰還されているとともに、出力
端子１４から取り出される。トランジスタ６６のエミッ
タ側には、トランジスタ６６に動作電流を流すための定
電流源６７が接続されている。この全帰還バッファ回路
６においても、定電流源６４には定電流Ｉが設定され、
定電流源６５には定電流Ｉ／２が設定されている。そして、全帰還バッファ回路６の出力は、各Ｇｍセル２
、４のトランジスタ２２、４２のベースに帰還されてい
る。

【０００５】

【発明が解決しようとする課題】ところで、このような
ジャイレータでは、Ｇｍセル２、４を直結し、その出力
側に全帰還バッファ回路６を設置して帰還回路１８を構
成しているので、帰還経路が３重になり、非常に発振を
生じ易いため、扱い難く、しかも、入力ダイナミックレ
ンジが小さく、直線性が狭い範囲でしか成立しないため
、使用範囲に限界がある等の欠点があった。

【０００６】そこで、この発明は、ダイナミックレッン
ジを拡大するとともに、発振を生じ難くしたジャイレー
タの提供を目的とする。

【０００７】

【課題を解決するための手段】即ち、この発明のジャイ
レータは、入力信号にインダクタンス特性を付与するジ
ャイレーション・アドミタンスセル（Ｇｍセル３２、３
６）の出力側にエミッタフォロワ回路からなる出力回路
（３４、３８）を設置したことを特徴とする。

【０００８】また、この発明のジャイレータは、一対の
トランジスタ（トランジスタ３２１、３２２又はトラン
ジスタ３６１、３６２）のエミッタ間をダイオード（ト
ランジスタ３２３、３２４又はトランジスタ３６３、３
６４又はトランジスタ３３１、３３２、３３４、３３５
又はトランジスタ３７１、３７２、３７４、３７５）を
介在させて結合してなる差動対（トランジスタ差動対３
２０、３６０）に負荷として能動回路（３３０、３７０
）を接続するとともに、定電流源（３２５、３６５）に
よって動作電流を流すようにしたジャイレーション・ア
ドミタンスセル（Ｇｍセル３２、３６）と、前記能動回
路から前記ジャイレーション・アドミタンスセルの出力
を受け、その出力を取り出すエミッタフォロワ回路から
なる出力回路（３４、３８）とを備えたことを特徴とす
る。

【０００９】

【作用】ジャイレーション・アドミタンスセルの出力側
にエミッタフォロワ回路からなる出力回路を設置したこ
とにより、全帰還バッファ回路が不要になり、全帰還バ
ッファ回路を用いないため、例えば、２段のジャイレー
ション・アドミタンスセル及び出力回路を用いた場合、
帰還経路は２重となるが、全帰還バッファ回路を用いた
従来のジャイレータに比較して帰還経路の数が減少し、
その分だけ発振がし難くなる。

【００１０】また、ジャイレーション・アドミタンスセ
ルを差動対に負荷として能動回路を設置したことにより
、ジャイレーション・アドミタンスセルの回路対称性が
高められ、即ち、差動対を構成するトランジスタ間の電
流バランスが向上し、入力ダイナミックレンジの直線性
が改善される。

【００１１】

【実施例】図１は、この発明のジャイレータの一実施例
を示す。このジャイレータには、初段側に第１のＧｍセ
ル（ジャイレーション・アドミタンスセル）３２及びそ
の出力回路３４、次段側に第２のＧｍセル（ジャイレー
ション・アドミタンスセル）３６及びその出力回路３８
が設置されている。各Ｇｍセル３２、３６は所望のイン
ダクタ特性を得るためのものである。このジャイレータ
にはＩＣに内蔵すべきフィルタを構成して所望の周波数
特性を得るため、端子４０、４２には図示しないキャパ
シタＣＡ、ＣＢが接続され、また、入力端子４６及び出
力端子４８にも図示しないキャパシタが接続される。そ
して、入力端子４６には所望の周波数成分を取り出すべ
き入力信号Ｖｉが加えられ、出力端子４８には所望の周
波数成分を持つ出力信号Ｖｏが得られる。

【００１２】出力回路３４は、Ｇｍセル３２の出力を次
段側のＧｍセル３６に入力するためのＧｍセル３６の出
力取出手段であるとともに、インピーダンス変換手段と
して設置されたものであり、エミッタフォロワ回路で構
成されている。即ち、この出力回路３４には、ＮＰＮ型
のトランジスタ３４２が設置されており、このトランジ
スタ３４２のコレクタには電源ライン５０が直結され、
そのエミッタ側と基準電位点である接地点との間には定
電流源３４４が直列に接続されている。

【００１３】Ｇｍセル３２の出力は出力回路３４を通し
てＧｍセル３６に加えられ、Ｇｍセル３６の出力は出力
回路３８を以て出力される。この出力回路３８は、出力
回路３４と同様にエミッタフォロワ回路で構成されてお
り、即ち、この出力回路３８には、ＮＰＮ型のトランジ
スタ３８２が設置されており、このトランジスタ３８２
のコレクタには電源ライン５０が直結され、そのエミッ
タ側には定電流源３８４が直列に接続されている。

【００１４】そして、出力回路３８の出力は、トランジ
スタ３８２のエミッタから出力端子４８を通して取り出
されるとともに、Ｇｍセル３２、３６に帰還回路５２を
介して帰還されている。

【００１５】以上のように構成したので、入力信号Ｖｉ
はＧｍセル３２に加えられ、このＧｍセル３２でその入
力信号に応じたインダクタンス特性が付与された出力は
出力回路３４のトランジスタ３４２のベースに加えられ
る。そして、この出力回路３４の出力は、トランジスタ
３４２のエミッタ側からベース・エミッタ間電圧だけレ
ベルダウンされて取り出され、次段のＧｍセル３６に加
えられる。

【００１６】Ｇｍセル３６では、出力回路３４からの入
力に応じたインダクタンス特性が付与され、その出力は
出力回路３８のトランジスタ３８２のベースに加えられ
、そのエミッタ側からベース・エミッタ間電圧だけレベ
ルダウンされた出力Ｖｏが出力端子４８から取り出され
るとともに、帰還回路５２を通して各Ｇｍセル３２、３
６に帰還される。

【００１７】このように、各Ｇｍセル３２、３６の出力
側にエミッタフォロワ回路から成る出力回路３４、３８
を設置したので、従来の全帰還バッファ回路を設置した
ジャイレータに比較して発振がし難くなり、安定したジ
ャイレーション特性が得られる。

【００１８】次に、図２は、この発明のジャイレータの
具体的な回路構成例を示す。Ｇｍセル３２には、一対の
トランジスタ３２１、３２２のエミッタ間をダイオード
、即ち、ベース・コレクタを共通に接続したトランジス
タ３２３、３２４を以て結合してなるトランジスタ差動
対３２０が設置されている。トランジスタ３２３、３２
４のエミッタ側にはトランジスタ差動対３２０に動作電
流を流すための定電流源３２５が直列に接続されている
。また、トランジスタ３２１、３２２の各コレクタ側と
電源ライン５０との間には能動負荷としてトランジスタ
３２６、３２７及び抵抗３２８、３２９で構成される能
動回路３３０が設置されている。

【００１９】このＧｍセル３２のトランジスタ３２２の
コレクタ側の端子４０には図示しないキャパシタＣＡが
接続される。また、トランジスタ３２２のコレクタ側か
ら取り出された出力は、出力回路３４を通してＧｍセル
３６に加えられる。この出力回路３４は前記実施例と同
様にエミッタフォロワ回路を成すトランジスタ３４２及
び定電流源３４４で構成されている。

【００２０】この出力回路３４の次段に設置されたＧｍ
セル３６は、Ｇｍセル３２と同様に構成されている。即
ち、このＧｍセル３６には、一対のトランジスタ３６１
、３６２のエミッタ間をダイオード、即ち、ベース・コ
レクタを共通に接続したトランジスタ３６３、３６４を
以て結合してなるトランジスタ差動対３６０が設置され
ている。トランジスタ３６３、３６４のエミッタ側には
トランジスタ差動対３６０に動作電流を流すための定電
流源３６５が直列に接続されている。また、トランジス
タ３６１、３６２の各コレクタ側と電源ライン５０との
間には、能動負荷としてトランジスタ３６６、３６７及
び抵抗３６８、３６９からなる能動回路３７０が設置さ
れている。

【００２１】そして、このＧｍセル３６のトランジスタ
３６７のコレクタ側の端子４２には図示しないキャパシ
タＣＢが接続される。また、トランジスタ３６２のコレ
クタ側から取り出された出力は、出力回路３８を通して
出力端子４８から取り出されるとともに、Ｇｍセル３２
のトランジスタ３２２のベースに帰還される。出力回路
３８は、前記実施例と同様にトランジスタ３８２及び定
電流源３８４からなるエミッタフォロワ回路で構成され
ている。

【００２２】このような構成によれば、入力信号Ｖｉは
入力端子４６を通してＧｍセル３２のトランジスタ差動
対３２０に加えられて増幅され、所定のインダクタンス
特性を付与された後、出力回路３４を経てＧｍセル３６
に加えられ、所定のインダクタンス特性が付与された出
力回路３８を通して出力端子４８から取り出されるので
ある。

【００２３】このように能動回路３３０、３７０による
能動負荷が各Ｇｍセル３２、３６が設置されたことによ
り、トランジスタ３２１、３２２間、トランジスタ３６
１、３６２間の電流バランスが良好になり、入力ダイナ
ミックレンジが高められ、直線性が良好になる。

【００２４】また、エミッタフォロワ回路からなる出力
回路３４、３８が設置されたことにより、従来の全帰還
バッファ回路を設置した場合に比較して発振が生じ難い
ジャイレータが構成され、しかも、入力ダイナミックレ
ンジを大きく取れることからＳＮ比も改善される。

【００２５】次に、図３は、この発明のジャイレータの
具体的な回路構成例を示す。この実施例では、Ｇｍセル
３２のトランジスタ差動対３２０に４組のダイオード、
即ち、ベース・コレクタ間を共通にしたトランジスタ３
３１、３３２、３３４、３３５が設置され、同様にＧｍ
セル３６のトランジスタ差動対３６０にも４組のダイオ
ード、即ち、ベース・コレクタ間を共通にしたトランジ
スタ３７１、３７２、３７４、３７５が設置されている
。

【００２６】そして、前記実施例の定電流源３２５はト
ランジスタ３３７及び抵抗３３８、定電流源３６５はト
ランジスタ３７７及び抵抗３７８で構成され、各トラン
ジスタ３３７、３７７のベースにトランジスタ３９１、
３９２及び抵抗３９３、３９４からなる共通の電流源５
４が設置されている。即ち、トランジスタ３３７、３７
７、３９１、３９２及び抵抗３３８、３７８、３９３、
３９４はカレントミラー回路を構成しており、入力端子
５６にはＧｍセル３２、３６に流すべき動作電流に応じ
た入力電流が外部又は集積回路内部の電流源から供給さ
れる。

【００２７】この実施例は、Ｇｍセル３２、３６側の電
源と、出力回路３４、３８側の電源及び接地点をそれぞ
れ別系統にしたものであり、電源ライン５０Ａ、５０Ｂ
及び接地ライン５８Ａ、５８Ｂが２系統あるのはそのた
めである。

【００２８】このように構成した場合にも、前記実施例
と同様のジャイレーション特性が得られ、入力ダイナミ
ックレンジの直線性の改善や、発振を抑制できる等の利
点が得られるものである。

【００２９】

【発明の効果】以上説明したように、この発明によれば
、次の効果が得られる。ａ．発振経路数の削減によって
発振を抑えることができ、信頼性を高めることができる
。ｂ．回路の対称性が高くなるので、入力ダイナミック
レンジを拡大できる上、入力ダイナミックレンジの直線
性を高くすることができる。

【図面の簡単な説明】

【図１】この発明のジャイレータの一実施例を示す回路
図である。

【図２】この発明のジャイレータの具体的な回路構成例
を示す回路図である。

【図３】この発明のジャイレータの具体的な回路構成例
を示す回路図である。

【図４】従来のジャイレータの一実施例を示す回路図で
ある。

【図５】図４に示したジャイレータの具体的な回路構成
例を示す回路図である。

【符号の説明】

３２，３６　　　　ジャイレーション・アドミタンスセ
ル３４，３８　　　　出力回路３２０，３６０　　　　トランジスタ差動対３２１，３
２２，３６１，３６２　　　　トランジスタ３２３，３
２４，３６３，３６４，３３１，３３２，３３４，３３
５，３７１，３７２，３７４，３７５　　　　トランジ
スタ（ダイオード）３２５，３６５　　　　定電流源３３０，３７０　　　　能動回路

Claims

【特許請求の範囲】

【請求項１】　　入力信号にインダクタンス特性を付与
するジャイレーション・アドミタンスセルの出力側にエ
ミッタフォロワ回路からなる出力回路を設置したことを
特徴とするジャイレータ。
【請求項２】　　一対のトランジスタのエミッタ間をダ
イオードを介在させて結合してなる差動対に負荷として
能動回路を接続するとともに、定電流源によって動作電
流を流すようにしたジャイレーション・アドミタンスセ
ルと、前記能動回路から前記ジャイレーション・アドミ
タンスセルの出力を受け、その出力を取り出すエミッタ
フォロワ回路からなる出力回路と、を備えたことを特徴
とするジャイレータ。