JPH04282477A - 論理回路の故障診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路の故障診断方式
に係り、特に、製造された回路が設計の意図通りに論理
動作を行うかを判定し、不良であると判定された場合に
回路内のどの箇所がどのように悪いかを判定する論理回
路の故障診断方式に関する。

【０００２】

【従来の技術】論理回路の物理的な故障の多くは論理回
路内の一箇所の論理素子の信号線の値が「０」または、
「１」に固定されてしまう単一縮退故障であることが経
験的に知られている。信号線の値が「０」に固定されて
しまうものを０縮退故障と呼び、信号線の値が「１」に
固定されてしまうものを１縮退故障と呼ぶ。

【０００３】従来より論理回路の単一縮退故障に対する
論理値のテスト系列の自動生成の手法として経路活性化
法が一般的に使用されている。経路活性化法は論理回路
内の構造をゲートとゲート間の結線（信号線）とし、論
理回路内の信号線の縮退故障の影響を論理回路の出力で
観測可能とするような入力を求める方法である。ここで
、対象とする論理回路のある信号の値が、仮定した故障
が存在する場合０（または１）、存在しない場合１（ま
たは０）となるとき、この信号の値をｄ（または、＊ｄ
）（但し＊ｄはｄの否定を示し、ｄ＝０とすると＊ｄ＝
１である。）と表すことにすれば、０縮退故障の存在す
る信号の値はｄ、１縮退故障の存在する信号の値は（＊
ｄ）と表すことができる。

【０００４】この経路活性化法の操作にはこの０縮退、
１縮退の信号の値ｄ（または、＊ｄ）が順次、次段のゲ
ートに伝播されていくように各ゲートの入力線の値を割
り付ける前方操作がある。また、この前方操作の過程で
割り付けられた各ゲートの入力線の値が実現されるよう
に、順次前段のゲートの出力線、入力線の値へと出力側
から逆に辿ることにより、最終的に対象論理回路の入力
端子の値を決定する後方操作がある。

【０００５】

【発明が解決しようとする課題】しかしながら、経路活
性化法のなかでも最も簡単な単一経路活性化法は、本来
検査入力が存在していても、それを発見することができ
ない場合がある。例として図８は従来の論理回路の縮退
故障の一例を示す。この論理回路の構成は４つの論理素
子（ＡＮＤゲート）６１，６２，６３，６４より構成さ
れ、各論理素子６１，６２，６３，６４の入力線数は２
である。また、論理素子６１の出力は分岐して論理素子
６４に再収斂している。ここで、論理素子６１の出力線
のうち“×”で示した箇所が０縮退故障を起こしている
と仮定する。

【０００６】次にこのような論理回路に対して単一経路
活性化法を適用した場合について述べる。図９は図８に
対して単一経路活性化法を適用した例を示す。論理素子
６１の出力をのうち論理素子６２の入力線側に注目して
、論理素子６２の経路のみを活性化しようとしている。 しかし、論理素子６３側の入力線では矛盾が生じている
ため、検査入力を生成することができない。縮退故障の
信号値ｄ（または＊ｄ）は、故障の箇所より前方（出力
端子側）にのみ伝播し、後方（入力端子側）には伝播し
ない。例えば、２入力ＡＮＤゲートの例の場合には、出
力線が０縮退故障であると仮定した場合、入力を（１、
１）としたとき、故障がある場合とない場合では出力が
違うので、故障の有無の判断ができる。もし、２入力Ａ
ＮＤゲートの出力線が１縮退故障を起こしていると仮定
するならば、入力には（０、ｘ）または、（ｘ，０）（
ｘは任意の値）を割り付けることになる。

【０００７】上記の問題を解決するために多重活性化法
がある。図１０は図８に対して多重経路活性化法を適用
した例を示す。論理素子６１からの２つの出力線の両方
に対して活性化させることにより検査入力を求めること
ができる。この方法をアルゴリズム化したものとしてＤ
アルゴリズムがあり、現在広く使用されている。このＤ
アルゴリズムは検出可能なすべての故障に対して検査入
力が求められることが保証されている。しかし、このＤ
アルゴリズムを用いた場合に、先ず、多重経路の活性化
を行う前方操作、次に後方操作を行い、そこで矛盾が生
じなければ検査入力が求められたことになるが、矛盾が
生じた場合は、再度前方操作を行い、それに対して後方
操作を行うという繰り返しが発生する。従って、この繰
り返しの回数が多くなるために処理時間が増加するとい
う問題がある。

【０００８】本発明は上記の点に鑑みなされたもので、
論理回路からの分岐を無くし、検査入力用の論理値を容
易に求めることができる論理回路の故障診断方式を提供
することを目的とする。

【０００９】

【課題を解決するための手段】図１は本発明の原理を説
明するための図を示す。複数の出力線と出力線以上の入
力線を有し、各出力線に任意の値を与えたとき、任意の
値のパターンを実現する論理値で表される入力パターン
が必ず存在する全射型論理素子と、１つ又は、複数の入
力線と１つの出力線を有する論理素子を有し、論理素子
の出力が分岐する箇所に全射型論理素子を配置し、論理
素子の出力線の分岐をなくするように構成される論理回
路において、論理回路内の論理素子の信号線の値が０ま
たは、１に固定される単一縮退故障に対して、いずれか
の単一縮退故障と仮定して論理回路の入力端子に適当な
検査用の論理値を入力し（１）、単一縮退故障の信号値
が順次、次段の論理素子に伝播されていくように各論理
素子に入力線の値を割り付ける前方操作を行い（２）、
単一縮退の信号値が前方操作により出力端子まで伝播し
たら、出力端子から入力線の値へと逆に辿る後方操作を
行い（３）、全射型論理素子の出力値が決定された時点
で、所定の論理で全射型論理素子の入力値の割り付けを
行い（４）、論理回路の入力値に対応する出力端子から
の出力値を観測し、期待値と出力値を比較することによ
り故障を判断する（５）。

【００１０】

【作用】複数の論理素子で構成される論理回路において
、論理素子の一部または、全部に０または１の値のパタ
ーンを実現する入力パターンが必ず存在する全射型論理
素子を用いることにより、論理回路内の論理素子の出力
の分岐が必要なときにも出力線を分岐させないようにし
、故障診断を行う際に、０縮退故障（或いは１縮退故障
）を仮定して、活性化する経路を１本決め、前方操作を
行う。全射型論理素子においては、活性化すると決めた
経路のみ単一縮退故障の値を伝播させ、もう一方の出力
は後方操作で決定される。単一縮退故障の値が出力端子
まで伝播したら、後方操作を行う。このとき、全射型論
理素子において２つの出力値が決定された時点で全射型
論理素子の入力値の割り付けを行う。これにより、診断
対象の論理回路の内部に立ち入らずに、外部入出力端子
のみを使用して検査用の論理値を入力して、それにより
出力端子からの出力により故障の有無、または、０縮退
故障か１縮退故障かを判断する。

【００１１】

【実施例】先ず、全射型の論理素子の例を示す。図２は
本発明の一実施例の全射型論理素子を示す。また、図３
は本発明の一実施例の全射型論理素子の真理値表を示す
。図２及び図３を用いて４入力２出力の全射型論理素子
を用いることにより論理素子の出力線の分岐を無くする
方法を説明する。図２の論理素子においてｓ，ｔ，ｕ，
ｖは全射型論理素子の入力線であり、ｘ，ｙが出力線で
ある。

【００１２】全射型論理素子の入力線の値が（ｓ，ｔ，
ｕ）≠０の時、ｓ＝１のときはｕ，ｖの値がそのまま出
力側に現れる。但し、ｔ＝０のときは、ｕの値がｙにｖ
の値がｘに現れ（ｓ＝１，ｔ＝０，ｕ＝１，ｖ＝０，ｘ
＝０，ｙ＝１）、ｔ＝１のときはｕの値がｘにｖの値が
ｙに現れる（ｓ＝１，ｔ＝１，ｕ＝１，ｖ＝０，ｘ＝１
，ｙ＝０）。

【００１３】ｓ＝０，ｔ＝１，ｕ＝０のときは、ｖの値
の否定（ｖ＝１ならば０，ｖ＝０ならば１）がｘ，ｙに
現れる（ｓ＝０，ｔ＝１，ｕ＝０，ｖ＝１，ｘ＝０，ｙ
＝０）。即ち、ｖ＝０ならば、ｘ＝ｙ＝１，ｖ＝１なら
ば、ｘ＝ｙ＝０になる。

【００１４】ｓ＝０，ｕ＝１のときは、ｖの値及びその
否定が出力側に現れる。但し、ｔ＝０のときはｖの値が
ｘに、ｖの値の否定がｙに現れ（ｓ＝０，ｔ＝０，ｕ＝
１，ｖ＝０，ｘ＝０，ｙ＝１）、ｔ＝１のときはｖの否
定がｘにｖの値がｙに現れる（ｓ＝０，ｔ＝１，ｕ＝１
，ｖ＝０，ｘ＝０，ｙ＝１）。

【００１５】通常は、ｓ＝ｔ＝ｕ＝０と値を固定して使
用するが、故障診断を行うときのみ、後述の図５及び図
７のようにｓ，ｔ，ｕの値を動かして使用する。

【００１６】図４は図２の全射型の論理素子を用いて論
理素子の出力線の分岐をなくするような構成を示す。こ
のとき、入力線の値はｓ，ｔ，ｕの値を０とし、もう一
つの入力線ｖの値をａとした場合に、出力線ｘ，ｙの値
はそれぞれａとなる。ａ＝０とした場合、入力線の値が
ｓ＝ｔ＝ｕ＝ｖ＝０の場合、図３の真理表を参照すると
出力線の値はｘ＝０，ｙ＝０となり、入力線ｖの値と出
力線ｘ，ｙは等しくなる（ｖ＝ｘ＝ｙ）。

【００１７】図５は本発明の一実施例の図４の全射型論
理素子に対し、すでに前方操作により出力の一方にｄ（
または＊ｄ）が割り付けられている場合の後方操作にお
ける入力値の割り付け方法を示す。同図（Ａ）の入力線
ｖの値はｄ（または＊ｄ）、出力線の値はｄ（または＊
ｄ），１である。０縮退故障の場合（ｄの場合）は入力
端子の入力値を図３の真理値表より割り付ける。出力線
の値がｘ＝ｄ，ｙ＝１のとき、入力線の値をｓ＝１，ｔ
＝０，ｕ＝１とすると、入力線ｖの値をｄとして矛盾無
く値の割り付けが可能である。また、１縮退故障の場合
（＊ｄの場合）、出力線の値がｘ＝１，ｙ＝＊ｄのとき
、入力線の値をｓ＝１，ｔ＝０，ｕ＝１とすると、入力
線ｖの値を＊ｄとして矛盾なく値の割り付けが可能であ
る。

【００１８】同図（Ｂ）の入力線ｖの値はｄ（または、
＊ｄ）、出力線の値は１、ｄ（或いは＊ｄ）である。０
縮退故障の場合（ｄの場合）、入力線の値をｓ＝ｔ＝ｕ
＝１とすると入力線ｖの値をｄとして矛盾なく、値の割
り付けが可能である。また、１縮退故障の場合（＊ｄの
場合）、入力線の値をｓ＝ｔ＝ｕ＝１とすれば、入力線
ｖの値を＊ｄとして矛盾なく値の割り付けが可能である
。

【００１９】同図（Ｃ）の入力線ｖの値はｄ（または、
＊ｄ）、出力線の値はｄ（或いは＊ｄ），０である。０
縮退故障の場合（ｄの場合）、入力線の値をｓ＝１，ｔ
＝ｕ＝０とすると、入力線ｖの値をｄとして矛盾なく値
の割り付けが可能である。また、１縮退故障の場合（＊
ｄ）の場合、入力線の値をｓ＝１，ｔ＝ｕ＝０とすると
、入力線ｖの値を＊ｄとして矛盾無く値の割り付けが可
能である。同図（Ｄ）の入力線ｖの値はｄ（または、＊
ｄ）、出力線の値はｄ（又は＊ｄ），０である。０縮退
故障の場合（ｄの場合）、入力線の値をｓ＝ｔ＝１，ｕ
＝０とすると、入力線ｖの値をｄとして矛盾無く値の割
り付けが可能である。また、１縮退故障の場合（＊ｄの
場合）、入力線の値をｓ＝ｔ＝１，ｕ＝０とすると、入
力線ｖの値を＊ｄとして矛盾なく値の割り付けが可能で
ある。また、図６は本発明の一実施例の全射型論理素子
の２つの出力値が共に後方操作において割り付けられた
ときの入力値の割り付け方法を示す。

【００２０】先ず、０縮退故障を仮定していることによ
り論理素子６１の入力は１，１と決定される。今、論理
素子６２の経路のみを活性化するものとする。従って前
方操作は先ず、論理素子６２の入力を１、ｄとすること
になる。次いで、論理素子６４の入力をｄ，１とする。 これにより、論理回路の出力端子にｄが現れるので、前
方操作は終了となり、以下、後方操作に入る。論理素子
６３の出力が、１となるので同論理素子の入力は１，１
と決定されるとすると全射型論理素子６０の出力がｄ，
１と確定したので、図５よりｓ＝１，ｔ＝０，ｕ＝１と
入力値を割り付けることにより、論理回路の全ての入力
端子の値が矛盾無く決定され、検査入力が求められたこ
とになる。

【００２１】また、図７は本発明の一実施例の全射型論
理素子に対して後方操作を行う際の入力線の値の割り付
け方法を示す。同図は図５の他のパターンを示すもので
あり、ａに任意の値を設定して図３の真理値表と対応さ
せると全射型の論理素子の入力値の割り付けが可能とな
る。

【００２２】このようにして故障診断の際には対象回路
の内部に立ち入ることなく、外部の入出力端子のみを使
用して行う。すなわち、入力端子に適当な検査系列を入
力し、これに対応する出力端子における応答出力を観測
し、期待値と一致しているかどうかを比較することによ
り故障診断を行う。要するに０縮退故障であるか、１縮
退故障であるかは検査入力を入力し、それに対する出力
をみて判断する。即ち、０縮退故障を仮定して検査入力
を求めるということは、正常かまたは、０縮退故障かを
出力をみれば判断できるような入力パターンを求める。 また、１縮退故障を仮定して検査入力を求めるというこ
とは、正常かまたは、１縮退故障かを出力をみれば判断
できるような入力パターンを求めることである。

【００２３】

【発明の効果】上記のように本発明によれば、論理素子
の出力に分岐があった場合には、多重経路活性化法が必
要であったが、全射型の論理素子を用いて出力線の分岐
をなくすことにより、単一経路活性化法で検査入力を求
めることができるため、単一縮退故障の検査入力を容易
に求めることができ、さらに、多重経路活性化法を使用
する必要がないために処理時間も短時間ですむという特
長がある。

【図面の簡単な説明】

【図１】本発明の原理を説明するための図である。

【図２】本発明の一実施例の全射型の論理素子を示す図
である。

【図３】本発明の一実施例の真理値表である。

【図４】本発明の一実施例の図２の全射型の論理素子を
用いて論理素子の出力線の分岐をなくする原理を示す図
である。

【図５】本発明の一実施例の図２の全射型の論理素子に
対してすでに前方操作により出力の一方にｄ（又は＊ｄ
）が割り付けられている場合の後方操作における入力値
の割り付け方法を示す図である。

【図６】本発明の一実施例の全射型論理素子の２つの出
力値が共に後方操作において割り付けられたときの入力
値の割り付け方法を示す図である。

【図７】本発明の一実施例の全射型の論理素子に対して
２つの出力値が共に後方操作において割り付けられたと
きの入力線の値の割り付け方法を示す図である。

【図８】従来の論理回路の縮退故障の一例を示す図であ
る。

【図９】図８に対して単一経路活性化法を適応した例を
示す図である。

【図１０】図８に対して多重経路活性化法を適応した例
を示す図である。

【符号の説明】

１０　　第１の論理素子

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数の出力線と出力線以上の入力線を
   有し、各出力線に任意の値を与えたとき、任意の値のパ
   ターンを実現する論理値で表される入力パターンが必ず
   存在する全射型論理素子と、１つ又は、複数の入力線と
   １つの出力線を有する論理素子を有し、該論理素子の出
   力が分岐する箇所に該全射型論理素子を配置し、該論理
   素子の出力線の分岐をなくするように構成される論理回
   路において、前記論理回路内の前記論理素子の信号線の
   値が０または、１に固定される単一縮退故障に対して、
   いずれかの該単一縮退故障と仮定して前記論理回路の入
   力端子に適当な検査用の論理値を入力し、単一縮退故障
   の信号値が順次、次段の論理素子に伝播されていくよう
   に前記各論理素子に入力線の値を割り付ける前方操作を
   行い、単一縮退の信号値が前記前方操作により出力端子
   まで伝播したら、該出力端子から入力線の値へと逆に辿
   る後方操作を行い、前記全射型論理素子の出力値が決定
   された時点で所定の論理で前記全射型論理素子の入力値
   の割り付けを行い、前記論理回路の入力値に対応する出
   力端子からの出力値を観測し、期待値と該出力値を比較
   することにより故障を判断することを特徴とする論理回
   路の故障診断方式。