JPS60252277A

JPS60252277A - 診断デ−タの生成方式

Info

Publication number: JPS60252277A
Application number: JP59108377A
Authority: JP
Inventors: Akira Oda; 明小田; Takao Niiya; 新舎　隆夫; Iku Moriwaki; 森脇　郁; Shotaro Kuzuhara; 葛原　正太郎; Mutsushige Kubo; 久保　陸重
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-05-30
Filing date: 1984-05-30
Publication date: 1985-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、組合せ論理回路の故障診断、特にその診断デ
ータの生成方式に関する。

〔発明の背景〕

組合せ論理回路の故障診断の手法として、被験（１）断部に対して種々の診断入カバターンを与え、出カバタ
ーンが予じめ用意された期待されるパターンと一致する
かどうかを調べることによって、故障検出する方法があ
る。

第１図に、この方法を説明する簡略化されたブロック図
を示す。

図中、■は情報処理装置、２は診断制御部、３は被診断
部を示している。外部記憶装置１０には、ゲート入出力
接続データ、外部記憶装置１１には、期特出カバターン
データが貯蔵されている。診断にあたっては、外部記憶
装置１０からゲート入出力接続データが、テストパター
ン発生部７へ送られテストパターンを生成する。テスト
パターンは、外部記憶装置９に貯えたのち、診断を受け
る組合せ回路５の入力フリップフロップ４に与えられる
。

次にクロック信号１２を与えて、テストパターンを組合
せ回路８に印加し、次にクロック信号１３を与えて、こ
の結果、出力フリップフロップ６に観測される出カバタ
ーンをパターン比較器８に送る。パターン比較器８は、
出カバターンと期特出（２）カバターン１１と比較し、一致するかどうかを調べる。

このような動作がくり返されることによって、被診断部
の故障診断が行なわれる。

ところで、被診断部にトライステート素子および双方向
性バス回路が含まれると、トライステート素子および双
方向性バス回路に印加するパターンが禁止条件を満足し
ないような診断データを生成する必要がある。

ここで、第２図を用いて「禁止条件」について説明する
。第２図は、トライステート素子を用いたバス回路を含
む回路の一例を示し、１４，１．５はトライステート素
子、Ａ、Ｂ、Ｃ，Ｄは入力端子、２は出力端子である。

また、入力端子Ａ−Ｄの各々に入力するＯか１の信号を
１＋１１２１ｉＢおよびｉ４とする。

さて、入力端子Ａ−Ｄに入力する信号１１１１２１Ｌお
よびｊ４の値の１つの組を入力信号パターンと呼び（ｉ
ｌｌ　１２＋　Ｉｌｌ　１４）で表わす。例えば、ｌ＋
　＝Ｏｔ　ｌ　２＝ｏ＋　ｌａ　＝Ｏ＋１４−０のとき
、（０，Ｏ，Ｏ，Ｏ）と表わす。

（３）第２図の論理回路の入力端子は４つであるから、入力信
号パターンの組は、第３図に示すように１６組ある。こ
の中で、（１，Ｏ，、ｉ、１）と（１，１，１，Ｏ）の
２組については、トライステート素子１４とトライステ
ート素子１５の出力が各々０，１の相異なる論理値をと
り、過大電流が論理素子に流れ、論理素子を破壊すると
いう理由で、入力信号パターンとしては認められない。

このように、入力信号パターンが論理素子を破壊する条
件を禁止条件という。

次に、従来技術を用いて、第４図に示す回路の診断デー
タの生成について説明する。

第４図は、トライステート素子を含む組合せ論理回路の
一例を示し、１６．１７はトライステート素子、１８，
１９はＮＯＲゲート、２０はＯＲゲート、Ｅ、Ｆ、Ｇ、
Ｈ，Ｉ、Ｊは入力端子、Ｋ。

Ｌは出力端子である。入力端子Ｅ−Ｊの各々に入力する
０か１の信号を、＋ｓｔ　１１１１　１７１　１ｌｌｔ
１９およびｉ＋ｏとする。入力端子Ｅ〜Ｊに入力する信
号ｌｉｆ？　１１＋１　Ｉｑｐ　１ｅｅｌ’　および１
１０（４）の値の１つの組を入力信号パターンと呼び（Ｉｌ！１１
７１　１ａ＊ｉ＠　＋１ｔｏ）で表わす。

次に、第４図の回路で、ＮＯＲゲート１９の出力の１縮
退故障を検出する診断データの生成を説明する。ここで
、１縮退故障とは、論理値が１に固定した故障をいう。

まず、ＮＯＲゲート１９の出力値がＤとなるように入力
条件を決める。ここで、論理値りは、正常時に論理値０
、故障時に論理値１となる論理値を表わす。

まず、ＮＯＲゲート１９の出力値がＤになるためには、
ＮＯＲゲート１９の出力値がＯになるように入力端子Ｇ
またはＪが１になる必要がある。

ここで、Ｇに１を設定することにする。次に、○Ｒゲー
ト１７にＤを伝播するためには、ＮＯＲゲート１８がＯ
になる必要がある。ここで、Ｅに１を設定することにす
る。

ここまでの手順で得られた入力信号パターンは（］、、
Ｘ、１．Ｘ、Ｘ、Ｘ）である。ここで、論理値Ｘは、０
または１を表わす。

組合せ論理回路にトライステート素子、双方向（５）性バスが含まれない場合は、ここまでの手順で診断デー
タの生成が終了する。ただし、論理値Ｘには前回の診断
データの論理値を割当てる。しかし、組合せ論理回路に
トライステート素子、双方向性バスが含まれる場合は、
禁止条件のチェックが必要となる。

ここで、入力端子Ｆ、Ｈに入力する信号ｌＢおよびｉ６
の値の１つの組を入力信号パターンと呼び（ｔａｘｉｓ
）で表わす。現在得られた入力信号パターンは（ｔｅ　
ｔ　ｊ８）＝　（ｘｔ　ｘ）であり、実際には、（０，
Ｏ）、（０，１）、（１，Ｏ）。

（１，１，）の４つの組が考えられる。この４つの組の
中で（０，１）と（１，０）は禁止条件を満足し、入力
信号パターンとしては不適である。

従って、入力信号パターンが禁止条件を満足しないよう
に、（１（１＋　ｉｓ　）＝　（１＊　１）または（０
，１）とする必要がある。

従来技術では、出力値がＸのトライステート素子は、そ
のコントロール端子を０に設定することで禁止条件を回
避していた（例えば、参考文献（６）（１）　）　、この方法では、各トライステート毎に禁
止条件を回避するために、例えば第４図の例の場合、ト
ライステート素子のコントロール端子には既に論理値１
が設定されているため、禁止条件の回避ができず、診断
データの生成をあきらめていた。

〔発明の目的〕

本発明の目的は、上述の例の如く、トライステート素子
のコントロール端子に既に論理値１が設定され、一つの
ゲート単位では禁止条件を回避できない場合でも、可能
な限り禁止条件の回避を行い、診断データを生成するこ
とで、従来生成できなかった診断データも生成する方式
を提供することにある。

〔発明の概要〕

本発明の特徴は、トライステート素子及び双方向性バス
回路を含む組合せ回路の診断データの生成において、一
つの信号線を共有するトライステート素子を一つの論理
ユニットにまとめ、論理ユニット毎に禁止条件を回避す
る如く、全体の診断（７）データを生成する点に特徴がある。

以下、本発明の一実施例を、第６図のフローチャートに
基づいて、第４図により説明する。第４図の論理回路の
ＮＯＲゲート１９の出力の１縮退故障を検出する診断デ
ータの生成手順を説明する。

まず、１つの信号線を共有しているトライステー１〜素
子１６とトライステート素子１７を１つの論理ユニット
２１とする（ステップ１０１）。

次に、故障値を出力に伝播するための入力信号パターン
は、よく知られたテストパターン生成法であるＤアルゴ
リズムなどを用いて生成し、その結果、（１，Ｘ、１．
、Ｘ、Ｘ、Ｘ）が得られる（ステップ１０２）。

次に、被診断回路内の全ての論理ユニットについて禁止
条件を回避する必要があるかどうかを調べる。論理ユニ
ット２１の出力には、入力信号パターン（１，Ｘ、１．
、Ｘ、Ｘ、Ｘ）を回路に印加した場合、Ｘである。論理
値Ｘは、０または１であり、禁■Ｌ条件を満たす可能性
があるため、禁止条件を回避する必要がある（ステップ
１０４）。

（８）禁止条件回避処理では、論理ユニット２１の入力信号パ
ターン（Ｅ、Ｆ、Ｇ、Ｈ）＝　（１，Ｘ。

１、Ｘ）が禁止条件を満たさないように、論理値Ｘを１
またはＯに設定する。禁止条件を回避する入力信号パタ
ーンは（Ｅ、Ｆ、Ｇ、Ｈ）＝　（１゜１、．１．ｉ）と
（１，０，１，Ｏ）の２つあり、どちらでもよい。禁止
条件を回避する入力信号パターンとして（Ｅ、Ｆ、Ｇ、
Ｈ）＝　（１，１，１゜１）を選択し、論理ユニット２
１に印加すると、論理ユニット２１の出力にの論理値は
１となり、禁止条件が回避できたことがわかる（ステッ
プ１０６）。生成された入力信号パターンは（Ｅ。

Ｆ、Ｇ、Ｈ，Ｉ、Ｊ）＝　（１，１，１，１，Ｘ。

Ｘ）である。このパターンを被診断回路に印加すると、
確かに、ＮＯＲゲート１９の出力の１縮退故障を検出で
き、しかも、そのパターンは禁止条件を満たしていない
ことがわかる。

上述の例は、被診断回路内に論理ユニットが１つ含まれ
ている回路に適用したものであったが、論理ユニットが
複数個含まれている回路にも適用（９）できることは言うまでもない。

第５図において、２２．２３はトライステート素子、２
４．２５はＮＯＲゲート、２６はＯＲゲート、２７．２
８はトライステート素子、Ｍ、Ｎ。

○、Ｐ、Ｑ、Ｒ，，Ｓ、Ｔ、Ｕは入力端子、Ｖ、Ｗは出
力端子である。入力端子Ｍ−Ｕの各々に入力する０か１
の信号を、１□］　１１＋２　？　＋１３　ｔ　１１４
１ｉ＋５’ｉ□６，１□７’ｌ＋８および１０．とする
。入力端子Ｍ−Ｕに入力する信号’１ｌｔｌｌ□１１１
３１ｉ１４．ｉ□５　＋　１１６　ｔ　ＩＢ　＋　ＩＨ
および１１９の値の１つの組を入力信号パターンと呼び
（ｊＢｔ＋□２゜ｉ＋３＋　１ｔ４ｔ　ｉ＋、＋　ｉ＋
＋ｉ　、ｉｎ　、ｉｔｓ・１７．）で表わす。

次に、本発明の一実施例を、第６図のフローチャー１〜
に基づいて、第５図により説明する。まず、ＮＯＲゲー
ト２５の出力の１縮退故障を検出する診断データの生成
手順を説明する。

被診断回路内の論理ユニット２９．３０の２つを抽出す
る（ステップ１０１）。次に、故障値を出力に伝播する
ための入力信号パターンを、よく（１０）知られたテストパターン生成法であるＤアルゴリズムな
どを用いて生成する。その手順を説明する。

まず、ＮＯＲゲート２５の出力値がＤとなるように入力
条件を決める。入力条件は、ＮＯＲゲート１６の出力値
がＯになることで、入力端子０を１に設定することで、
この条件は満たされる。次に、ＯＲゲート２６に故障値
りが伝播するためには、ＮＯＲゲート２４が０になる必
要があるので、入力端子Ｍを１に設定する。次に、故障
値りが出力端子に伝播するためには、論理ユニット３０
について、故障値りの伝播条件をめる必要がある。

トライステート素子２７の出力はＤにする必要があるの
で、入力端子Ｑを１に設定する。トライステート素子２
８の出力はωにする必要があるので、入力端子Ｔを１に
設定する。ここまでの手順で得られた入力信号パターン
（］、、Ｘ、１．Ｘ、１．。

Ｘ、　Ｘ、、　Ｏ、Ｘ、）は、故障信号りを出力に伝播
することができる（ステップ１０２）。

次に、ここまでで得られた入力信号パターン（１，Ｘ、
１．Ｘ、Ｉ、Ｘ、Ｘ、Ｏ，Ｘ）を被験（１１）断回路に印加したときの、論理ユニット２９゜３０の出
力値を調べる。論理ユニット２９の出力値はＸ、論理ユ
ニット３０の出力値はＤである。

したがって、禁止条件を回避する必要のある論理ユニッ
トは、論理ユニット２９の１つである。論理ユニット２
９の入力信号パターンは（Ｍ、Ｎ。

０、Ｐ）＝　（１，Ｘ、１．、Ｘ）である。禁止条件を
回避するためには、入力端子Ｎに１、入力端子Ｐに１を
設定することで十分である（ステップ１０５）。ここま
での手順で得られた入力信号パターン（１，１，，１，
１，１，Ｘ、Ｘ、Ｏ，Ｘ）が診断データとなる（ステッ
プ１０９）。

〔発明の効果〕

以上述べたように、本発明によれば、従来生成できなか
った診断データも生成できるようになる。

この結果、テスト品質が高まり、後工程からの戻り品が
少なくなる。また従来テストできなかった部分について
もテストするので信頼性が向上する。

【図面の簡単な説明】

第１図は従来の診断方式の一例を示す図、第２（１２）図は禁止条件の一例を示す図、第３図は真理値表を示す
図、第４図、第５図は論理ユニットを含む論理回路の一
例を示す図、第６図は本発明による診断データ生成のフ
ローチャートである。１・・・情報処理装置、２・・・診断制御部、３・・・
被診断部、７・・・テストパターン生成部、８・・・パ
ターン比較器、９・・テストパターンデータ記憶部、１
０・・・ゲート入出力接続データ記憶部、１１・・・期
特出カバターンデータ記憶部、１２〜１３・・・クロッ
ク信号、１４〜１５・・・トライステート素子、２１゜
２９．３０・・・論理ユニット。（１３）第　３　口第　４　国Ｅ　ｒ−−。２１１　７６　１Ｆ　ｌ　１１１　にｊ／７　１ ■ １　／δ ０　Ｌｊ　／９第　５　口

Claims

【特許請求の範囲】

■、被診断部に複数の診断用の入カバターンを与え、現
に該被診断部から得られる出カバターンと予め設定され
たパターンとを夫々比較しながら複数テストに亘って該
被診断部の診断を行なう診断方式において、該被診断部
の所定の故障を検出するためのパターン生成を行う際、
予め、該被診断部内のトライステート素子から構成され
る論理ユニットを抽出し、各論理ユニット毎の禁止パタ
ーンを避け、全体のテストパターンを設定することを特
徴とする診断データ生成方式。