JPH0428253A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0428253A
JPH0428253A JP2133216A JP13321690A JPH0428253A JP H0428253 A JPH0428253 A JP H0428253A JP 2133216 A JP2133216 A JP 2133216A JP 13321690 A JP13321690 A JP 13321690A JP H0428253 A JPH0428253 A JP H0428253A
Authority
JP
Japan
Prior art keywords
hole
protrusions
land
protrusion
package base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2133216A
Other languages
Japanese (ja)
Inventor
Hisanori Yamashita
尚徳 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2133216A priority Critical patent/JPH0428253A/en
Publication of JPH0428253A publication Critical patent/JPH0428253A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To enable protrusions to be lessened in arrangement pitch by a method wherein protrusions or recesses are formed on the underside of a package base, a part of a through-hole is provided along the protrusion or the recess, and a through-hole land is formed semicircular. CONSTITUTION:Square protrusions 6 are arranged in lattice on the underside of a package base 1 and formed in an integral structure with the base 1. Part of through-holes 7 communicating with an inner lead 3 are formed in the opposed side faces of the protrusions in semicylinders respectively, and a semicircular through-hole land 8 connected to the through-hole 7 is provided to the underside of the protrusion 6 as an external lead-out electrode. In an actual manufacturing process, the through-hole 7 and the land 8 are provided to the base 1, the part other than protrusions is removed by cutting, the protrusions 6, the through-holes 7, and the lands 8 are left unremoved, and the protrusion 6 is formed as high as 1-2mm. By this setup, an arrangement pitch can be reduced to nearly a half of the diameter of the land 8.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパッケージした半導体装置の外部導出電極を改
善した半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device in which the external lead-out electrodes of a packaged semiconductor device are improved.

〔従来の技術〕[Conventional technology]

従来の半導体装置は、PGA(ビングリッドアレイ)に
代表されるように、パッケージの下面に複数本のピンを
突出させ、これらのビンを実装用プリント基板に設けた
穴に挿通させ、半田等により接続することで実装を行な
っている。第3図はその一例を示しており、パッケージ
ベース11内に半導体素子12を搭載し、内部リード1
3にワイヤ14で電気接続する。このパッケージベース
11の上部はキャップ15で封止され、下面には格子状
に配列した複数本の外部導出ピン19を突出させ、前記
内部リード13に電気接続を行っている。
Conventional semiconductor devices, as typified by PGA (bin grid array), have multiple pins protruding from the bottom of the package, these pins are inserted into holes provided on the printed circuit board for mounting, and the pins are soldered or otherwise soldered. It is implemented by connecting. FIG. 3 shows an example of this, in which a semiconductor element 12 is mounted within a package base 11, and internal leads 1
3 with a wire 14. The upper part of this package base 11 is sealed with a cap 15, and a plurality of external lead-out pins 19 arranged in a grid form are projected from the lower surface and are electrically connected to the internal leads 13.

しかしながら、この構成の半導体装置は、外部導出ピン
19を実装用プリント基板に挿通させるため、近年の主
流である両面型表面実装には適さない。
However, the semiconductor device having this configuration is not suitable for double-sided surface mounting, which is mainstream in recent years, because the external lead-out pins 19 are inserted through the mounting printed circuit board.

このため、従来では第4図に示す半導体装置が提案され
ている。この半導体装置は、第4図(a)および(b)
にそれぞれ断面図、下面図を示すように、パッケージベ
ース11の下面には平坦な外部導出電極18を格子状に
配設し、この外部導出電極18を内部リード13に電気
接続したものである。この場合、外部導出電極18と内
部リード13とはパッケージベース11に設けたスルー
ホール17を通して接続されており、外部導出電極18
は該スルーホール17のスルーホールランドとして構成
されている。
For this reason, a semiconductor device shown in FIG. 4 has conventionally been proposed. This semiconductor device is shown in FIGS. 4(a) and (b).
As shown in the cross-sectional view and bottom view, respectively, flat external lead-out electrodes 18 are arranged in a grid pattern on the lower surface of the package base 11, and the external lead-out electrodes 18 are electrically connected to the internal leads 13. In this case, the external lead electrode 18 and the internal lead 13 are connected through the through hole 17 provided in the package base 11, and the external lead electrode 18
is configured as a through-hole land of the through-hole 17.

この半導体装置では、実装用プリント基板の表面に形成
された導体パターンに半田等によって外部導出電極17
を接続すればよいため、近年の主流である両面型表面実
装に対応することが可能となる。
In this semiconductor device, an external lead-out electrode 17 is soldered to a conductor pattern formed on the surface of a printed circuit board for mounting.
Since it is only necessary to connect the two sides, it becomes possible to support double-sided surface mounting, which has become mainstream in recent years.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

この第4図に示した半導体装置は、両面型表面実装に対
応することは可能であるが、外部導出電極18がスルー
ホールランドとして構成されているため、その配列ピッ
チ寸法がスルーホール17とスルーホールランド18の
径寸法で決定されることになり、その微細化が困難とな
る。例えば、現在の技術では配列ピッチ寸法を約0.8
mm以下にすることは困難である。
Although the semiconductor device shown in FIG. 4 is compatible with double-sided surface mounting, since the external lead-out electrode 18 is configured as a through-hole land, its arrangement pitch is the same as that of the through-hole 17. This is determined by the diameter of the hole land 18, making it difficult to miniaturize it. For example, with current technology, the array pitch dimension is approximately 0.8
It is difficult to reduce the thickness to less than mm.

このため、半導体装置の多ピン化に伴って外部導出電極
18の配設スペースを大きくすることが必要となり、こ
の結果パッケージの寸法が多くなってしまうという問題
がある。
For this reason, as the number of pins in semiconductor devices increases, it becomes necessary to increase the space for arranging the external lead-out electrodes 18, and as a result, there is a problem in that the dimensions of the package increase.

本発明の目的は外部導出電極の微細化を図り、パッケー
ジを大きくすることなく多ピン化を実現する半導体装置
を提供することにある。
An object of the present invention is to provide a semiconductor device in which the external lead-out electrodes are miniaturized and the number of pins is increased without increasing the size of the package.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置は、内部に半導体素子を搭載したパ
ッケージベースの下面に突部または凹部を形成し、半導
体素子に電気接続されるスルーホールの一部をこの突部
または凹部の側面に沿って形成し、かつスルーポールに
つながる外部導出電極としてのスルーホールランドを半
円状に形成している。
In the semiconductor device of the present invention, a protrusion or a recess is formed on the lower surface of a package base in which a semiconductor element is mounted, and a part of a through hole electrically connected to the semiconductor element is formed along a side surface of the protrusion or recess. A through-hole land is formed in a semicircular shape and serves as an external lead-out electrode connected to the through-pole.

〔作用〕[Effect]

本発明によれば、スルーホールを突部または凹部の側面
に沿って形成し、かつスルーホールランドを半円状に形
成することで、外部導出電極としてのスルーホールラン
ドの配列ピッチヲ略1/2に縮小でき、パッケージを大
型化することなく多ピン化が実現できる。
According to the present invention, by forming the through hole along the side surface of the protrusion or the recess and forming the through hole land in a semicircular shape, the arrangement pitch of the through hole land as an external lead-out electrode can be reduced to approximately 1/2. It is possible to increase the number of pins without increasing the size of the package.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1実施例を示しており、同図(a)
は縦断面図、同図(b)はその下面図である。これらの
図において、1はパッケージベースであり、その上面凹
部には半導体素子2を搭載し、かつこの半導体素子2の
周囲には内部リード3を配列している。そして、前記半
導体素子2の電極と内部リード3とをワイヤ4により電
気接続し、かつパッケージベース1の上部に固着したキ
ャップ5で内部を封止している。
FIG. 1 shows a first embodiment of the present invention, and FIG.
is a vertical cross-sectional view, and FIG. 2(b) is a bottom view thereof. In these figures, reference numeral 1 denotes a package base, on which a semiconductor element 2 is mounted in a concave portion of its upper surface, and internal leads 3 are arranged around this semiconductor element 2. The electrodes of the semiconductor element 2 and the internal leads 3 are electrically connected by wires 4, and the inside is sealed with a cap 5 fixed to the upper part of the package base 1.

また、前記パッケージベース1の下面には、方形をした
複数個の突部6を格子状に配列し、前記パッケージベー
ス1に一体化している。これら突部6の対応する側面に
は、それぞれ前記内部り−ド3につながるスルーホール
7の一部を半円筒状に形成し、かつ突部6の下面には外
部導出電極として、これらスルーホール7につながる半
円状をしたスルーホールランド8を形成している。
Further, on the lower surface of the package base 1, a plurality of rectangular protrusions 6 are arranged in a grid pattern and are integrated into the package base 1. On the corresponding side surfaces of these protrusions 6, a part of through hole 7 connected to the internal lead 3 is formed in a semi-cylindrical shape, and on the lower surface of the protrusion 6, these through holes are used as external lead-out electrodes. A semicircular through-hole land 8 connected to the land 7 is formed.

なお、この構成を実際に製造する場合には、下面が平坦
なパッケージベースlにスルーホール7及びスルーホー
ルランド8を形成した後、前記突部6以外の部分を研削
し、突部6.スルーホール7およびスルーホールランド
8を残すようにしてもよい。突部6の高さは1〜2mm
あればよい。
Note that when actually manufacturing this configuration, after forming the through holes 7 and the through hole lands 8 on the package base l whose lower surface is flat, the parts other than the protrusions 6 are ground, and the protrusions 6. The through hole 7 and through hole land 8 may be left. The height of the protrusion 6 is 1 to 2 mm.
Good to have.

この構成の半導体装置では、突部6の下面を実装用プリ
ント基板の導体パターンに接触させ、スルーホールラン
ド8を利用して半田付けすることにより表面実装を行う
ことができる。このとき、半田はスルーホールランド8
から半円筒状のスルーホール7にまで這い上がらせるこ
とで、十分な強度の接続を行うことができる。もちろん
、近年主流の両面型表面実装も可能である。
In the semiconductor device having this configuration, surface mounting can be performed by bringing the lower surface of the protrusion 6 into contact with the conductor pattern of the mounting printed circuit board and soldering using the through-hole land 8. At this time, solder the through hole land 8
By climbing up from the hole to the semi-cylindrical through hole 7, a connection with sufficient strength can be achieved. Of course, double-sided surface mounting, which has become mainstream in recent years, is also possible.

そして、この半導体装置では、スルーホール7およびス
ルーホールランド8を突部6の側面および下面に形成し
、かつ外部導出電極としてのスルーホールランド8は半
円状に形成されているため、その配列ピッチをスルーホ
ールランド8の径寸法の略1/2に縮小できる。これに
より、外部導出電極が占有するスペースを低減でき、半
導体装置の多ピン化を図った場合でもパッケージの大型
化を防止することができる。
In this semiconductor device, the through hole 7 and the through hole land 8 are formed on the side surface and the bottom surface of the protrusion 6, and the through hole land 8 as an external lead-out electrode is formed in a semicircular shape, so that the arrangement thereof is The pitch can be reduced to approximately 1/2 of the diameter of the through hole land 8. Thereby, the space occupied by the external lead-out electrodes can be reduced, and even if the semiconductor device has a large number of pins, it is possible to prevent the package from increasing in size.

第2図は本発明の第2実施例を示しており、同図(a)
は断面図、同図(b)は下面図である。
FIG. 2 shows a second embodiment of the present invention, and FIG.
is a cross-sectional view, and FIG. 3(b) is a bottom view.

なお、第1実施例と同一部分には同一符号を付しである
Note that the same parts as in the first embodiment are given the same reference numerals.

この実施例では、パッケージベース1の下面に円形の凹
部6Aを形成し、この凹部6Aの対向する側面にスルー
ホール7Aの一部を半円筒状に形成し、かつパッケージ
ベース1の下面には前記スルーホール7Aにつながる半
円状をしたスルーホールランド8Aをそれぞれ形成して
いる。なお、凹部6Aの深さは1〜2+nm程度である
In this embodiment, a circular recess 6A is formed on the lower surface of the package base 1, a part of the through hole 7A is formed in a semi-cylindrical shape on the opposite side of the recess 6A, and the A semicircular through hole land 8A connected to the through hole 7A is formed respectively. Note that the depth of the recess 6A is approximately 1 to 2+ nm.

この実施例においても、スルーホールランド8Aを実装
用プリント基板に半田等で接続し、かつ半田をスルーホ
ール7Aを通して這い上がらせることで十分な強度の接
続を行うことができる。また、スルーホール7Aおよび
スルーホールランド8Aをそれぞれ凹部6Aの側面およ
びその端面としてのパッケージベース1の下面に半円筒
状および半円状に形成しているため、その配列ピッチを
スルーホールランド8Aの径寸法のほぼ1/2に縮小で
きる。これにより、パッケージを大型化することな(多
ピン化に対応できることは第1実施例と同じである。
In this embodiment as well, a sufficiently strong connection can be achieved by connecting the through-hole land 8A to the mounting printed circuit board with solder or the like and letting the solder creep up through the through-hole 7A. In addition, since the through holes 7A and through hole lands 8A are formed in a semicylindrical shape and a semicircular shape on the side surface of the recess 6A and the lower surface of the package base 1 as the end surface thereof, respectively, the arrangement pitch of the through holes 7A and the through hole lands 8A is adjusted. It can be reduced to approximately 1/2 of the diameter. As a result, it is possible to cope with an increase in the number of pins without increasing the size of the package, which is the same as in the first embodiment.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、スルーホールをパッケー
ジベースの下面に設けた突部または凹部の側面に沿って
形成し、かつスルーホールランドを半円状に形成するこ
とで、外部導出電極としてのスルーホールランドの配列
ピッチを略1/2に縮小でき、両面型表面実装を可能に
するとともに、パッケージを大型化することなく多ビン
化を実現することができる効果がある。
As explained above, the present invention forms a through hole along the side surface of a protrusion or recess provided on the lower surface of a package base, and forms a through hole land in a semicircular shape, so that it can be used as an external lead-out electrode. The arrangement pitch of the through-hole lands can be reduced to approximately 1/2, making double-sided surface mounting possible, and also having the effect of realizing a large number of bins without increasing the size of the package.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実施例を示し、同図(a)は断面
図、同図(b)は下面図、第2図は本発明の第2実施例
を示し、同図(a)は断面図、同図(b)は下面図、第
3図は従来の半導体装置の一例の断面図、第4図は従来
の半導体装置の他の例を示し、同図(a)は断面図、同
図(b)は下面図である。 1・・・パッケージベース、2・・・半導体素子、3・
・・内部リード、4・・・ワイヤ、訃・・キャップ、6
・・・突部、6A・・・凹部、7.7A・・・スルーホ
ール、8.8A・・・スルーホールランド、11・・・
パッケージベース、12・・・半導体素子、13・・・
内部リード、14・・・ワイヤ、15・・・キャップ、
17・・・スルーホール、18・・・スルーホールラン
ド、19・・・外部導出ビン。 第 図 (a) (b) 第2 図 (a ) (b) 第3 図 第4 図 (a) (b)
1 shows a first embodiment of the present invention, FIG. 1(a) is a sectional view, FIG. 2(b) is a bottom view, and FIG. ) is a sectional view, FIG. 3(b) is a bottom view, FIG. 3 is a sectional view of an example of a conventional semiconductor device, FIG. 4 is another example of a conventional semiconductor device, and FIG. 4(a) is a sectional view. FIG. 3B is a bottom view. 1...Package base, 2...Semiconductor element, 3.
...Internal lead, 4...Wire, End...Cap, 6
...Protrusion, 6A...Concavity, 7.7A...Through hole, 8.8A...Through hole land, 11...
Package base, 12... Semiconductor element, 13...
Internal lead, 14... wire, 15... cap,
17...Through hole, 18...Through hole land, 19...External lead-out bin. Figures (a) (b) Figure 2 (a) (b) Figure 3 Figure 4 (a) (b)

Claims (1)

【特許請求の範囲】[Claims] 1、パッケージベースの内部に半導体素子を搭載し、こ
の半導体素子に電気接続されるスルーホールを前記パッ
ケージベースの下面にまで延長し、かつ前記スルーホー
ルの下端に外部導出電極としてのスルーホールランドを
形成した半導体装置において、前記パッケージベースの
下面に突部または凹部を形成し、前記スルーホールの一
部をこの突部または凹部の側面に沿って形成し、かつ前
記スルーホールランドを半円状に形成したことを特徴と
する半導体装置。
1. A semiconductor element is mounted inside a package base, a through hole electrically connected to the semiconductor element is extended to the lower surface of the package base, and a through hole land is provided as an external lead electrode at the lower end of the through hole. In the formed semiconductor device, a protrusion or a recess is formed on the lower surface of the package base, a part of the through hole is formed along a side surface of the protrusion or the recess, and the through hole land is formed in a semicircular shape. A semiconductor device characterized in that:
JP2133216A 1990-05-23 1990-05-23 Semiconductor device Pending JPH0428253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2133216A JPH0428253A (en) 1990-05-23 1990-05-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133216A JPH0428253A (en) 1990-05-23 1990-05-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0428253A true JPH0428253A (en) 1992-01-30

Family

ID=15099445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133216A Pending JPH0428253A (en) 1990-05-23 1990-05-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0428253A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663245B2 (en) * 2005-11-25 2010-02-16 Samsung Electronics Co., Ltd. Interposer and stacked chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663245B2 (en) * 2005-11-25 2010-02-16 Samsung Electronics Co., Ltd. Interposer and stacked chip package

Similar Documents

Publication Publication Date Title
JPH01261849A (en) Semiconductor device
JPH11354675A (en) Semiconductor device
JP2544976B2 (en) Semiconductor integrated circuit module
JPH0428253A (en) Semiconductor device
JPH05102621A (en) Conductive pattern
JPH11163489A (en) Electronic component mounting structure
JP2859221B2 (en) Terminal structure of electronic components
JP3959841B2 (en) Method for manufacturing printed circuit board device
JP2516331Y2 (en) Hybrid integrated circuit device
JPH075682Y2 (en) Dielectric device with terminal
JP2974584B2 (en) PBGA package
JPH0219973Y2 (en)
JPH02182003A (en) Chip shaped inductor
JP2840293B2 (en) TAB tape and semiconductor device using the same
JPH03101197A (en) Hybrid ic package
JPH0710516Y2 (en) Hybrid integrated circuit board module
JPS6133624Y2 (en)
JPH07169876A (en) Semiconductor device and mounting carrier for semiconductor device
JPS61183994A (en) Printed circuit board for camera
JPS5979592A (en) surface mount electronic components
JPH08181241A (en) Chip carrier and semiconductor device using the chip carrier
JPS59101460U (en) Grounding structure of electronic components
JPH0738361B2 (en) Ceramic capacitor
JPH01121945U (en)
JPH0327561A (en) Semiconductor device