JPH04282831A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04282831A JPH04282831A JP3045303A JP4530391A JPH04282831A JP H04282831 A JPH04282831 A JP H04282831A JP 3045303 A JP3045303 A JP 3045303A JP 4530391 A JP4530391 A JP 4530391A JP H04282831 A JPH04282831 A JP H04282831A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- resin film
- semiconductor substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は半導体装置の製造方法に
係り,特に樹脂膜の微細加工方法に関する。ポリイミド
等の有機系樹脂は半導体装置の層間絶縁膜,カバー保護
膜として使用されている。近年,半導体装置の高集積化
,パッケージの薄膜化の傾向に対して,そのプロセスは
ますます微細化が要求されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of microfabrication of a resin film. Organic resins such as polyimide are used as interlayer insulating films and cover protective films of semiconductor devices. In recent years, as semiconductor devices have become more highly integrated and packages have become thinner, there has been a demand for increasingly finer processes.
【0002】0002
【従来の技術】図2(a) 〜(d) は従来例のプロ
セスを示す断面図で, 以下,これらの図を参照しなが
ら従来例について説明する。2. Description of the Related Art FIGS. 2(a) to 2(d) are cross-sectional views showing the process of a conventional example, and the conventional example will be explained below with reference to these figures.
【0003】図2(a) 参照
1は例えば素子の形成されたSi基板で,その上にポリ
イミドを塗布してポリイミド膜2を形成する。ポリイミ
ド膜2の上にレジストを塗布してレジスト膜4を形成し
,溶剤を飛散させる加熱を行う。しかし,ポリイミドを
重合させて固化するアニールは行わない。Reference 1 in FIG. 2A is, for example, a Si substrate on which elements are formed, and a polyimide film 2 is formed by coating polyimide thereon. A resist film 4 is formed by applying a resist onto the polyimide film 2, and heating is performed to scatter the solvent. However, annealing to polymerize and solidify the polyimide is not performed.
【0004】図2(b) 参照
通常のリソグラフィー技術によりレジスト膜4を有機ア
ルカリやヒドラジンにより現像して,開孔4bを有する
レジストマスク4aを形成する。Referring to FIG. 2(b), the resist film 4 is developed with an organic alkali or hydrazine using a normal lithography technique to form a resist mask 4a having openings 4b.
【0005】図2(c) 参照
開孔4bからウエットエッチングによりポリイミド膜2
をエッチングし,Si基板1表面を露出するコンタクト
ホール2bを形成する。この時,エッチング液としては
レジスト膜4の現像に用いた有機アルカリやヒドラジン
をそのまま使用することができる。FIG. 2(c) The polyimide film 2 is removed by wet etching from the reference hole 4b.
is etched to form a contact hole 2b that exposes the surface of the Si substrate 1. At this time, the organic alkali or hydrazine used for developing the resist film 4 can be used as is as the etching solution.
【0006】図2(d) 参照
有機溶剤等によりレジストマスク4aを剥離して除去し
た状態を示す。その後,300 〜400 ℃程度の最
終アニールによりポリイミドを重合させて固化し, 加
工を終了する。FIG. 2(d) shows a state in which the resist mask 4a has been peeled off and removed using a reference organic solvent or the like. Thereafter, the polyimide is polymerized and solidified by final annealing at approximately 300 to 400°C, and processing is completed.
【0007】コンタクトホール2bにはこの後,例えば
金めっきによりボンディングパッドを形成する。ところ
で,この従来法には次のような欠点がある。Thereafter, a bonding pad is formed in the contact hole 2b by, for example, gold plating. However, this conventional method has the following drawbacks.
【0008】■レジストとポリイミドの分子構造や成分
が類似しているため,有機アルカリやヒドラジン等のエ
ッチングに対して選択比が大きくとれない。■サイドエ
ッチングが生じて寸法精度が低下する。(2) Since the molecular structures and components of the resist and polyimide are similar, it is difficult to obtain a high selectivity for etching with organic alkali or hydrazine. ■Side etching occurs and dimensional accuracy decreases.
【0009】数十μm以上の寸法のボンディングパッド
に対しては,従来法の欠点は実用上それほど問題となら
ないのであるが,半導体装置の集積度の向上とともに要
求されるコンタクトホールの寸法が10μm以下になる
と,従来法ではもはや寸法制御が難しくなる。即ち,ポ
リイミドのエッチング条件をいかにシビアに制御しても
寸法精度を出すことが困難となる。For bonding pads with dimensions of several tens of micrometers or more, the drawbacks of the conventional method do not pose much of a problem in practice, but as the degree of integration of semiconductor devices increases, the required contact hole dimensions become smaller than 10 micrometers. When this happens, it becomes difficult to control the dimensions using conventional methods. In other words, it is difficult to achieve dimensional accuracy no matter how severely the polyimide etching conditions are controlled.
【0010】感光性のポリイミドを使用して寸法精度を
上げようとする試みもあるが,未だ実用段階にない。Although there have been attempts to improve dimensional accuracy by using photosensitive polyimide, this has not yet been put to practical use.
【0011】[0011]
【発明が解決しようとする課題】本発明は上記の問題に
鑑み,ポリイミド膜のような樹脂膜を寸法精度よく微細
加工する方法の提供を目的とする。SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a method for finely processing a resin film such as a polyimide film with high dimensional accuracy.
【0012】0012
【課題を解決するための手段】図1(a) 〜(e)
は実施例のプロセスを示す断面図である。上記課題は,
半導体基板1乃至絶縁膜上に樹脂膜2を形成する工程と
,該樹脂膜2に密着する無機質膜3を形成する工程と,
該無機質膜3表面にパターニングされるマスク4aを用
いて該無機質膜3を異方性ドライエッチングにより加工
し,該樹脂膜2を露出する開孔3aを形成する工程と,
該開孔3aから該樹脂膜2を異方性ドライエッチング
により加工し,該半導体基板1を露出するコンタクトホ
ール2aを形成する工程とを有する半導体装置の製造方
法によって解決される。[Means for solving the problem] Figures 1(a) to (e)
FIG. 2 is a cross-sectional view showing the process of the example. The above issues are
a step of forming a resin film 2 on the semiconductor substrate 1 or an insulating film; a step of forming an inorganic film 3 in close contact with the resin film 2;
processing the inorganic film 3 by anisotropic dry etching using a mask 4a patterned on the surface of the inorganic film 3 to form an opening 3a exposing the resin film 2;
The problem is solved by a method of manufacturing a semiconductor device which includes the steps of processing the resin film 2 through the opening 3a by anisotropic dry etching to form a contact hole 2a exposing the semiconductor substrate 1.
【0013】また,前記樹脂膜2はポリイミド膜であり
,前記無機質膜3はSOG膜である半導体装置の製造方
法によって解決される。The present invention is also solved by a method of manufacturing a semiconductor device in which the resin film 2 is a polyimide film and the inorganic film 3 is an SOG film.
【0014】[0014]
【作用】樹脂膜2に密着する無機質膜3を形成すれば,
樹脂膜2をエッチングする際の無機質膜3に対する選択
比を大きくすることができる。そこで,無機質膜3をマ
スクにして異方性ドライエッチングにより樹脂膜2を加
工すれば,寸法精度を高くすることができ,サイドエッ
チングの生じることもなく,コンタクトホール2aを寸
法精度よく形成することができる。[Operation] If the inorganic film 3 is formed in close contact with the resin film 2,
The selectivity to the inorganic film 3 when etching the resin film 2 can be increased. Therefore, if the resin film 2 is processed by anisotropic dry etching using the inorganic film 3 as a mask, the dimensional accuracy can be increased, and the contact hole 2a can be formed with high dimensional accuracy without side etching. Can be done.
【0015】樹脂膜2としてポリイミド膜を採用し,無
機質膜3としてSOG膜を採用することは,実用上の効
果が大きい。Adopting a polyimide film as the resin film 2 and an SOG film as the inorganic film 3 has a great practical effect.
【0016】[0016]
【実施例】図1(a) 〜(e) は実施例のプロセス
を示す図である。以下,これらの図を参照しながら実施
例について説明する。Embodiment FIGS. 1(a) to 1(e) are diagrams showing the process of the embodiment. Examples will be described below with reference to these figures.
【0017】図1(a) 参照
素子形成を終えたSi基板1にポリイミドを数μmの厚
さに塗布した後,300〜400 ℃程度のアニールに
よりポリイミドを重合させて固化し,ポリイミド膜2を
形成する。FIG. 1(a) After polyimide is coated to a thickness of several μm on the Si substrate 1 on which the reference element has been formed, the polyimide is polymerized and solidified by annealing at about 300 to 400° C., and the polyimide film 2 is formed. Form.
【0018】ポリイミド膜2上にSOGを数千Åの厚さ
に塗布してSOG膜3を形成する。さらに,SOG膜3
上に厚さ数μmのレジスト膜4を形成する。図1(b)
参照
レジスト膜4をパターニングして,例えば3μm□の開
孔4bを有するレジストマスク4aを形成する。An SOG film 3 is formed by coating SOG on the polyimide film 2 to a thickness of several thousand Å. Furthermore, the SOG film 3
A resist film 4 having a thickness of several μm is formed thereon. Figure 1(b)
The reference resist film 4 is patterned to form a resist mask 4a having an opening 4b of, for example, 3 μm square.
【0019】図1(c) 参照
開孔4bから反応性イオンエッチング(RIE)により
SOG膜3を異方的にエッチングして,ポリイミド膜2
を露出する開孔3aを形成する。エッチングガスとして
,例えば,CF4 のようなCとFを含む化合物ガスに
O2 を少量加えたものを用いる。FIG. 1(c) The SOG film 3 is etched anisotropically through the reference hole 4b by reactive ion etching (RIE) to form the polyimide film 2.
An opening 3a is formed to expose the. As the etching gas, for example, a compound gas containing C and F, such as CF4, to which a small amount of O2 is added is used.
【0020】図1(d) 参照
開孔3aからRIEによりポリイミド膜2を異方的にエ
ッチングして,Si基板1を露出するコンタクトホール
2aを形成する。エッチングガスとして,例えば,O2
にCF4 のようなCとFを含む化合物ガスを少量加
えたものを用いる。この時,レジストマスク4aもある
程度エッチングされるが,エッチング後アッシングによ
り完全に除去する。エッチングする前にレジストマスク
4aをアッシングにより除去しておいてもよい。FIG. 1(d) The polyimide film 2 is etched anisotropically through the reference opening 3a by RIE to form a contact hole 2a exposing the Si substrate 1. As shown in FIG. As an etching gas, for example, O2
A small amount of compound gas containing C and F, such as CF4, is added to the mixture. At this time, the resist mask 4a is also etched to some extent, but it is completely removed by ashing after etching. The resist mask 4a may be removed by ashing before etching.
【0021】図1(e) 参照
SOG膜3を,例えばCF4 のようなCとFを含む化
合物ガスにO2 を少量加えたエッチングガスを用いて
エッチングし,除去する。エッチングガスの種類と混合
比,圧力と流量を選択することにより,ポリイミド膜2
に対するSOG膜3の選択比を十分大きくすることがで
きる。FIG. 1(e) The reference SOG film 3 is removed by etching using an etching gas prepared by adding a small amount of O2 to a compound gas containing C and F, such as CF4. By selecting the type of etching gas, mixing ratio, pressure and flow rate, polyimide film 2
The selectivity ratio of the SOG film 3 to the SOG film 3 can be made sufficiently large.
【0022】このようにして,半導体基板1上に形成さ
れたポリイミド膜2に3μm□のコンタクトホール2a
が形成された。この後,コンタクトホール2a内のSi
基板1上に金めっきを行いボンディングパッドを形成し
た。In this way, a contact hole 2a of 3 μm square is formed in the polyimide film 2 formed on the semiconductor substrate 1.
was formed. After this, the Si in the contact hole 2a
Gold plating was performed on the substrate 1 to form bonding pads.
【0023】なお,本発明の方法によれば,1μm,あ
るいはそれ以下の寸法のコンタクトホールを形成するこ
とも可能である。以上の本発明の実施例では,図1をも
とに,ポリイミド膜は層間絶縁膜として機能するものと
して,半導体基板表面に直に被着形成される工程を説明
してきた。しかしながら,本発明の適用分野は,このよ
うな半導体基板表面にポリイミド膜を直に形成する場合
にとどまるまることなく,多数の変形例が考えられる。
例えば,ポリイミド膜をPSG(リンガラス)膜のよう
なパッシベーション膜の上にさらに重ねて形成すること
もよい。通常,PSG膜のような比較的脆い材料をパッ
シベーション膜のように拾い範囲にわたって一様に形成
すると,後の熱膨張,熱収縮の履歴により,かけや割れ
が生じることが課題として指摘されており,この解決の
ためにパッシベーション膜に重ねてポリイミド膜を形成
して,パッシベーション膜を補強することが考えられる
。このようなパッシベーション膜表面にポリイミド膜を
重ねる場合にも,本発明は適用可能である。According to the method of the present invention, it is also possible to form contact holes with dimensions of 1 μm or less. In the embodiments of the present invention described above, the steps in which the polyimide film is deposited directly on the surface of the semiconductor substrate have been described with reference to FIG. 1, assuming that the polyimide film functions as an interlayer insulating film. However, the field of application of the present invention is not limited to the case where a polyimide film is directly formed on the surface of a semiconductor substrate, and many modifications are possible. For example, a polyimide film may be further formed on a passivation film such as a PSG (phosphorus glass) film. Normally, it has been pointed out that when a relatively brittle material such as a PSG film is formed uniformly over a pick-up area like a passivation film, chips and cracks may occur due to subsequent thermal expansion and contraction history. In order to solve this problem, it may be possible to form a polyimide film overlying the passivation film to reinforce the passivation film. The present invention is also applicable to the case where a polyimide film is layered on the surface of such a passivation film.
【0024】さらに,実施例ではポリイミド膜2をエッ
チングする際のマスクとなる無機質膜2としてSOG膜
を用いたが, その他にも例えば,CVD法によるSi
O2 膜やPSG膜等を使用することも可能である。Furthermore, in the embodiment, an SOG film was used as the inorganic film 2 that served as a mask when etching the polyimide film 2, but other methods such as Si using the CVD method were also used.
It is also possible to use an O2 film, a PSG film, etc.
【0025】[0025]
【発明の効果】以上説明したように,本発明によれば,
ポリイミド膜のような樹脂膜にμmオーダーの微細な開
孔を寸法精度よく安定して形成することができる。[Effect of the invention] As explained above, according to the present invention,
Fine pores on the order of μm can be stably formed with high dimensional accuracy in a resin film such as a polyimide film.
【0026】本発明は半導体装置の微細化に寄与するも
のである。The present invention contributes to miniaturization of semiconductor devices.
【図1】(a) 〜(e) は実施例のプロセスを示す
図である。FIGS. 1(a) to 1(e) are diagrams showing the process of an example.
【図2】(a) 〜(d) は従来例のプロセスを示す
図である。FIGS. 2(a) to 2(d) are diagrams showing a conventional process.
1は半導体基板であってSi基板 2は樹脂膜であってポリイミド膜 2a, 2bはコンタクトホール 3は無機質膜であってSOG膜 3aは開孔 4はレジスト膜 4aはマスクであってレジストマスク 1 is a semiconductor substrate, which is a Si substrate 2 is a resin film and is a polyimide film. 2a and 2b are contact holes 3 is an inorganic film, which is an SOG film. 3a is open hole 4 is resist film 4a is a mask and is a resist mask
Claims (2)
脂膜(2) を形成する工程と,該樹脂膜(2) に密
着する無機質膜(3) を形成する工程と,該無機質膜
(3) 表面にパターニングされるマスク(4a)を用
いて該無機質膜(3)を異方性ドライエッチングにより
加工し,該樹脂膜(2) を露出する開孔(3a)を形
成する工程と,該開孔(3a)から該樹脂膜(2) を
異方性ドライエッチングにより加工し,該半導体基板(
1)を露出するコンタクトホール(2a)を形成する工
程とを有することを特徴とする半導体装置の製造方法。1. A step of forming a resin film (2) on a semiconductor substrate (1) or an insulating film, a step of forming an inorganic film (3) in close contact with the resin film (2), and a step of forming an inorganic film (3) on the semiconductor substrate (1) or an insulating film. 3) Processing the inorganic film (3) by anisotropic dry etching using a mask (4a) patterned on the surface to form openings (3a) exposing the resin film (2); The resin film (2) is processed through the opening (3a) by anisotropic dry etching, and the semiconductor substrate (
1) forming a contact hole (2a) exposing the contact hole (2a);
あり,前記無機質膜(3) はSOG膜であることを特
徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the resin film (2) is a polyimide film, and the inorganic film (3) is an SOG film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045303A JPH04282831A (en) | 1991-03-12 | 1991-03-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045303A JPH04282831A (en) | 1991-03-12 | 1991-03-12 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04282831A true JPH04282831A (en) | 1992-10-07 |
Family
ID=12715556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045303A Withdrawn JPH04282831A (en) | 1991-03-12 | 1991-03-12 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04282831A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129732A (en) * | 1995-10-31 | 1997-05-16 | Nec Corp | Method for manufacturing semiconductor device |
| CN104576527A (en) * | 2014-12-31 | 2015-04-29 | 深圳市华星光电技术有限公司 | Method for preparing array substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658270U (en) * | 1979-10-05 | 1981-05-19 | ||
| JPS6124140Y2 (en) * | 1981-12-16 | 1986-07-19 | ||
| JPS631905Y2 (en) * | 1984-04-23 | 1988-01-18 | ||
| JPH0266152U (en) * | 1988-11-10 | 1990-05-18 |
-
1991
- 1991-03-12 JP JP3045303A patent/JPH04282831A/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658270U (en) * | 1979-10-05 | 1981-05-19 | ||
| JPS6124140Y2 (en) * | 1981-12-16 | 1986-07-19 | ||
| JPS631905Y2 (en) * | 1984-04-23 | 1988-01-18 | ||
| JPH0266152U (en) * | 1988-11-10 | 1990-05-18 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129732A (en) * | 1995-10-31 | 1997-05-16 | Nec Corp | Method for manufacturing semiconductor device |
| CN104576527A (en) * | 2014-12-31 | 2015-04-29 | 深圳市华星光电技术有限公司 | Method for preparing array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050142835A1 (en) | Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed | |
| US20090133908A1 (en) | Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same | |
| JP2597396B2 (en) | Method of forming pattern of silicone rubber film | |
| GB2378578A (en) | Semiconductor device encapsulation | |
| JPH04282831A (en) | Manufacture of semiconductor device | |
| US6759317B2 (en) | Method of manufacturing semiconductor device having passivation film and buffer coating film | |
| US6287750B1 (en) | Method of manufacturing semiconductor device in which opening can be formed with high precision | |
| TWI638438B (en) | Method for manufacturing redistributed circuit layer | |
| JP3497725B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1126466A (en) | Method for manufacturing semiconductor device | |
| KR100197538B1 (en) | Forming method for metal wiring in semiconductor device | |
| JPS61287245A (en) | Multilayer interconnection method | |
| JP3003394B2 (en) | Method of manufacturing bump electrode | |
| JPH058856B2 (en) | ||
| JPH0443641A (en) | Manufacture of semiconductor element | |
| KR101016341B1 (en) | Inductor manufacturing method of semiconductor device | |
| JPH0453138A (en) | Semiconductor device and manufacture of the same | |
| JPH02128449A (en) | Manufacture of semiconductor device | |
| JPH0821574B2 (en) | Pattern forming method | |
| JP2785474B2 (en) | Method of forming an opening in a metal projection forming substrate | |
| JPH04316339A (en) | Manufacture of semiconductor device | |
| JPH04255252A (en) | Manufacture of semiconductor device | |
| JPH0294439A (en) | Manufacture of semiconductor device | |
| JPS596560A (en) | Manufacture of semiconductor device | |
| JPS6211783B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |