JPH04282831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04282831A JPH04282831A JP3045303A JP4530391A JPH04282831A JP H04282831 A JPH04282831 A JP H04282831A JP 3045303 A JP3045303 A JP 3045303A JP 4530391 A JP4530391 A JP 4530391A JP H04282831 A JPH04282831 A JP H04282831A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- resin film
- semiconductor substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に樹脂膜の微細加工方法に関する。ポリイミド
等の有機系樹脂は半導体装置の層間絶縁膜，カバー保護
膜として使用されている。近年，半導体装置の高集積化
，パッケージの薄膜化の傾向に対して，そのプロセスは
ますます微細化が要求されている。
係り，特に樹脂膜の微細加工方法に関する。ポリイミド
等の有機系樹脂は半導体装置の層間絶縁膜，カバー保護
膜として使用されている。近年，半導体装置の高集積化
，パッケージの薄膜化の傾向に対して，そのプロセスは
ますます微細化が要求されている。
【０００２】
【従来の技術】図２（ａ） 〜（ｄ） は従来例のプロ
セスを示す断面図で， 以下，これらの図を参照しなが
ら従来例について説明する。
セスを示す断面図で， 以下，これらの図を参照しなが
ら従来例について説明する。
【０００３】図２（ａ） 参照
１は例えば素子の形成されたＳｉ基板で，その上にポリ
イミドを塗布してポリイミド膜２を形成する。ポリイミ
ド膜２の上にレジストを塗布してレジスト膜４を形成し
，溶剤を飛散させる加熱を行う。しかし，ポリイミドを
重合させて固化するアニールは行わない。
イミドを塗布してポリイミド膜２を形成する。ポリイミ
ド膜２の上にレジストを塗布してレジスト膜４を形成し
，溶剤を飛散させる加熱を行う。しかし，ポリイミドを
重合させて固化するアニールは行わない。
【０００４】図２（ｂ） 参照
通常のリソグラフィー技術によりレジスト膜４を有機ア
ルカリやヒドラジンにより現像して，開孔４ｂを有する
レジストマスク４ａを形成する。
ルカリやヒドラジンにより現像して，開孔４ｂを有する
レジストマスク４ａを形成する。
【０００５】図２（ｃ） 参照
開孔４ｂからウエットエッチングによりポリイミド膜２
をエッチングし，Ｓｉ基板１表面を露出するコンタクト
ホール２ｂを形成する。この時，エッチング液としては
レジスト膜４の現像に用いた有機アルカリやヒドラジン
をそのまま使用することができる。
をエッチングし，Ｓｉ基板１表面を露出するコンタクト
ホール２ｂを形成する。この時，エッチング液としては
レジスト膜４の現像に用いた有機アルカリやヒドラジン
をそのまま使用することができる。
【０００６】図２（ｄ） 参照
有機溶剤等によりレジストマスク４ａを剥離して除去し
た状態を示す。その後，３００ 〜４００ ℃程度の最
終アニールによりポリイミドを重合させて固化し， 加
工を終了する。
た状態を示す。その後，３００ 〜４００ ℃程度の最
終アニールによりポリイミドを重合させて固化し， 加
工を終了する。
【０００７】コンタクトホール２ｂにはこの後，例えば
金めっきによりボンディングパッドを形成する。ところ
で，この従来法には次のような欠点がある。
金めっきによりボンディングパッドを形成する。ところ
で，この従来法には次のような欠点がある。
【０００８】■レジストとポリイミドの分子構造や成分
が類似しているため，有機アルカリやヒドラジン等のエ
ッチングに対して選択比が大きくとれない。■サイドエ
ッチングが生じて寸法精度が低下する。
が類似しているため，有機アルカリやヒドラジン等のエ
ッチングに対して選択比が大きくとれない。■サイドエ
ッチングが生じて寸法精度が低下する。
【０００９】数十μｍ以上の寸法のボンディングパッド
に対しては，従来法の欠点は実用上それほど問題となら
ないのであるが，半導体装置の集積度の向上とともに要
求されるコンタクトホールの寸法が１０μｍ以下になる
と，従来法ではもはや寸法制御が難しくなる。即ち，ポ
リイミドのエッチング条件をいかにシビアに制御しても
寸法精度を出すことが困難となる。
に対しては，従来法の欠点は実用上それほど問題となら
ないのであるが，半導体装置の集積度の向上とともに要
求されるコンタクトホールの寸法が１０μｍ以下になる
と，従来法ではもはや寸法制御が難しくなる。即ち，ポ
リイミドのエッチング条件をいかにシビアに制御しても
寸法精度を出すことが困難となる。
【００１０】感光性のポリイミドを使用して寸法精度を
上げようとする試みもあるが，未だ実用段階にない。
上げようとする試みもあるが，未だ実用段階にない。
【００１１】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み，ポリイミド膜のような樹脂膜を寸法精度よく微細
加工する方法の提供を目的とする。
鑑み，ポリイミド膜のような樹脂膜を寸法精度よく微細
加工する方法の提供を目的とする。
【００１２】
【課題を解決するための手段】図１（ａ） 〜（ｅ）
は実施例のプロセスを示す断面図である。上記課題は，
半導体基板１乃至絶縁膜上に樹脂膜２を形成する工程と
，該樹脂膜２に密着する無機質膜３を形成する工程と，
該無機質膜３表面にパターニングされるマスク４ａを用
いて該無機質膜３を異方性ドライエッチングにより加工
し，該樹脂膜２を露出する開孔３ａを形成する工程と，
該開孔３ａから該樹脂膜２を異方性ドライエッチング
により加工し，該半導体基板１を露出するコンタクトホ
ール２ａを形成する工程とを有する半導体装置の製造方
法によって解決される。
は実施例のプロセスを示す断面図である。上記課題は，
半導体基板１乃至絶縁膜上に樹脂膜２を形成する工程と
，該樹脂膜２に密着する無機質膜３を形成する工程と，
該無機質膜３表面にパターニングされるマスク４ａを用
いて該無機質膜３を異方性ドライエッチングにより加工
し，該樹脂膜２を露出する開孔３ａを形成する工程と，
該開孔３ａから該樹脂膜２を異方性ドライエッチング
により加工し，該半導体基板１を露出するコンタクトホ
ール２ａを形成する工程とを有する半導体装置の製造方
法によって解決される。
【００１３】また，前記樹脂膜２はポリイミド膜であり
，前記無機質膜３はＳＯＧ膜である半導体装置の製造方
法によって解決される。
，前記無機質膜３はＳＯＧ膜である半導体装置の製造方
法によって解決される。
【００１４】
【作用】樹脂膜２に密着する無機質膜３を形成すれば，
樹脂膜２をエッチングする際の無機質膜３に対する選択
比を大きくすることができる。そこで，無機質膜３をマ
スクにして異方性ドライエッチングにより樹脂膜２を加
工すれば，寸法精度を高くすることができ，サイドエッ
チングの生じることもなく，コンタクトホール２ａを寸
法精度よく形成することができる。
樹脂膜２をエッチングする際の無機質膜３に対する選択
比を大きくすることができる。そこで，無機質膜３をマ
スクにして異方性ドライエッチングにより樹脂膜２を加
工すれば，寸法精度を高くすることができ，サイドエッ
チングの生じることもなく，コンタクトホール２ａを寸
法精度よく形成することができる。
【００１５】樹脂膜２としてポリイミド膜を採用し，無
機質膜３としてＳＯＧ膜を採用することは，実用上の効
果が大きい。
機質膜３としてＳＯＧ膜を採用することは，実用上の効
果が大きい。
【００１６】
【実施例】図１（ａ） 〜（ｅ） は実施例のプロセス
を示す図である。以下，これらの図を参照しながら実施
例について説明する。
を示す図である。以下，これらの図を参照しながら実施
例について説明する。
【００１７】図１（ａ） 参照
素子形成を終えたＳｉ基板１にポリイミドを数μｍの厚
さに塗布した後，３００〜４００ ℃程度のアニールに
よりポリイミドを重合させて固化し，ポリイミド膜２を
形成する。
さに塗布した後，３００〜４００ ℃程度のアニールに
よりポリイミドを重合させて固化し，ポリイミド膜２を
形成する。
【００１８】ポリイミド膜２上にＳＯＧを数千Åの厚さ
に塗布してＳＯＧ膜３を形成する。さらに，ＳＯＧ膜３
上に厚さ数μｍのレジスト膜４を形成する。図１（ｂ）
参照 レジスト膜４をパターニングして，例えば３μｍ□の開
孔４ｂを有するレジストマスク４ａを形成する。
に塗布してＳＯＧ膜３を形成する。さらに，ＳＯＧ膜３
上に厚さ数μｍのレジスト膜４を形成する。図１（ｂ）
参照 レジスト膜４をパターニングして，例えば３μｍ□の開
孔４ｂを有するレジストマスク４ａを形成する。
【００１９】図１（ｃ） 参照
開孔４ｂから反応性イオンエッチング（ＲＩＥ）により
ＳＯＧ膜３を異方的にエッチングして，ポリイミド膜２
を露出する開孔３ａを形成する。エッチングガスとして
，例えば，ＣＦ４ のようなＣとＦを含む化合物ガスに
Ｏ２ を少量加えたものを用いる。
ＳＯＧ膜３を異方的にエッチングして，ポリイミド膜２
を露出する開孔３ａを形成する。エッチングガスとして
，例えば，ＣＦ４ のようなＣとＦを含む化合物ガスに
Ｏ２ を少量加えたものを用いる。
【００２０】図１（ｄ） 参照
開孔３ａからＲＩＥによりポリイミド膜２を異方的にエ
ッチングして，Ｓｉ基板１を露出するコンタクトホール
２ａを形成する。エッチングガスとして，例えば，Ｏ２
にＣＦ４ のようなＣとＦを含む化合物ガスを少量加
えたものを用いる。この時，レジストマスク４ａもある
程度エッチングされるが，エッチング後アッシングによ
り完全に除去する。エッチングする前にレジストマスク
４ａをアッシングにより除去しておいてもよい。
ッチングして，Ｓｉ基板１を露出するコンタクトホール
２ａを形成する。エッチングガスとして，例えば，Ｏ２
にＣＦ４ のようなＣとＦを含む化合物ガスを少量加
えたものを用いる。この時，レジストマスク４ａもある
程度エッチングされるが，エッチング後アッシングによ
り完全に除去する。エッチングする前にレジストマスク
４ａをアッシングにより除去しておいてもよい。
【００２１】図１（ｅ） 参照
ＳＯＧ膜３を，例えばＣＦ４ のようなＣとＦを含む化
合物ガスにＯ２ を少量加えたエッチングガスを用いて
エッチングし，除去する。エッチングガスの種類と混合
比，圧力と流量を選択することにより，ポリイミド膜２
に対するＳＯＧ膜３の選択比を十分大きくすることがで
きる。
合物ガスにＯ２ を少量加えたエッチングガスを用いて
エッチングし，除去する。エッチングガスの種類と混合
比，圧力と流量を選択することにより，ポリイミド膜２
に対するＳＯＧ膜３の選択比を十分大きくすることがで
きる。
【００２２】このようにして，半導体基板１上に形成さ
れたポリイミド膜２に３μｍ□のコンタクトホール２ａ
が形成された。この後，コンタクトホール２ａ内のＳｉ
基板１上に金めっきを行いボンディングパッドを形成し
た。
れたポリイミド膜２に３μｍ□のコンタクトホール２ａ
が形成された。この後，コンタクトホール２ａ内のＳｉ
基板１上に金めっきを行いボンディングパッドを形成し
た。
【００２３】なお，本発明の方法によれば，１μｍ，あ
るいはそれ以下の寸法のコンタクトホールを形成するこ
とも可能である。以上の本発明の実施例では，図１をも
とに，ポリイミド膜は層間絶縁膜として機能するものと
して，半導体基板表面に直に被着形成される工程を説明
してきた。しかしながら，本発明の適用分野は，このよ
うな半導体基板表面にポリイミド膜を直に形成する場合
にとどまるまることなく，多数の変形例が考えられる。 例えば，ポリイミド膜をＰＳＧ（リンガラス）膜のよう
なパッシベーション膜の上にさらに重ねて形成すること
もよい。通常，ＰＳＧ膜のような比較的脆い材料をパッ
シベーション膜のように拾い範囲にわたって一様に形成
すると，後の熱膨張，熱収縮の履歴により，かけや割れ
が生じることが課題として指摘されており，この解決の
ためにパッシベーション膜に重ねてポリイミド膜を形成
して，パッシベーション膜を補強することが考えられる
。このようなパッシベーション膜表面にポリイミド膜を
重ねる場合にも，本発明は適用可能である。
るいはそれ以下の寸法のコンタクトホールを形成するこ
とも可能である。以上の本発明の実施例では，図１をも
とに，ポリイミド膜は層間絶縁膜として機能するものと
して，半導体基板表面に直に被着形成される工程を説明
してきた。しかしながら，本発明の適用分野は，このよ
うな半導体基板表面にポリイミド膜を直に形成する場合
にとどまるまることなく，多数の変形例が考えられる。 例えば，ポリイミド膜をＰＳＧ（リンガラス）膜のよう
なパッシベーション膜の上にさらに重ねて形成すること
もよい。通常，ＰＳＧ膜のような比較的脆い材料をパッ
シベーション膜のように拾い範囲にわたって一様に形成
すると，後の熱膨張，熱収縮の履歴により，かけや割れ
が生じることが課題として指摘されており，この解決の
ためにパッシベーション膜に重ねてポリイミド膜を形成
して，パッシベーション膜を補強することが考えられる
。このようなパッシベーション膜表面にポリイミド膜を
重ねる場合にも，本発明は適用可能である。
【００２４】さらに，実施例ではポリイミド膜２をエッ
チングする際のマスクとなる無機質膜２としてＳＯＧ膜
を用いたが， その他にも例えば，ＣＶＤ法によるＳｉ
Ｏ２ 膜やＰＳＧ膜等を使用することも可能である。
チングする際のマスクとなる無機質膜２としてＳＯＧ膜
を用いたが， その他にも例えば，ＣＶＤ法によるＳｉ
Ｏ２ 膜やＰＳＧ膜等を使用することも可能である。
【００２５】
【発明の効果】以上説明したように，本発明によれば，
ポリイミド膜のような樹脂膜にμｍオーダーの微細な開
孔を寸法精度よく安定して形成することができる。
ポリイミド膜のような樹脂膜にμｍオーダーの微細な開
孔を寸法精度よく安定して形成することができる。
【００２６】本発明は半導体装置の微細化に寄与するも
のである。
のである。
【図１】（ａ） 〜（ｅ） は実施例のプロセスを示す
図である。
図である。
【図２】（ａ） 〜（ｄ） は従来例のプロセスを示す
図である。
図である。
１は半導体基板であってＳｉ基板
２は樹脂膜であってポリイミド膜
２ａ， ２ｂはコンタクトホール
３は無機質膜であってＳＯＧ膜
３ａは開孔
４はレジスト膜
４ａはマスクであってレジストマスク
Claims (2)
- 【請求項１】 半導体基板（１） 乃至絶縁膜上に樹
脂膜（２） を形成する工程と，該樹脂膜（２） に密
着する無機質膜（３） を形成する工程と，該無機質膜
（３） 表面にパターニングされるマスク（４ａ）を用
いて該無機質膜（３）を異方性ドライエッチングにより
加工し，該樹脂膜（２） を露出する開孔（３ａ）を形
成する工程と，該開孔（３ａ）から該樹脂膜（２） を
異方性ドライエッチングにより加工し，該半導体基板（
１）を露出するコンタクトホール（２ａ）を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記樹脂膜（２） はポリイミド膜で
あり，前記無機質膜（３） はＳＯＧ膜であることを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045303A JPH04282831A (ja) | 1991-03-12 | 1991-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045303A JPH04282831A (ja) | 1991-03-12 | 1991-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04282831A true JPH04282831A (ja) | 1992-10-07 |
Family
ID=12715556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045303A Withdrawn JPH04282831A (ja) | 1991-03-12 | 1991-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04282831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129732A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置の製造方法 |
| CN104576527A (zh) * | 2014-12-31 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种阵列基板的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658270U (ja) * | 1979-10-05 | 1981-05-19 | ||
| JPS6124140Y2 (ja) * | 1981-12-16 | 1986-07-19 | ||
| JPS631905Y2 (ja) * | 1984-04-23 | 1988-01-18 | ||
| JPH0266152U (ja) * | 1988-11-10 | 1990-05-18 |
-
1991
- 1991-03-12 JP JP3045303A patent/JPH04282831A/ja not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658270U (ja) * | 1979-10-05 | 1981-05-19 | ||
| JPS6124140Y2 (ja) * | 1981-12-16 | 1986-07-19 | ||
| JPS631905Y2 (ja) * | 1984-04-23 | 1988-01-18 | ||
| JPH0266152U (ja) * | 1988-11-10 | 1990-05-18 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129732A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置の製造方法 |
| CN104576527A (zh) * | 2014-12-31 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种阵列基板的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050142835A1 (en) | Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed | |
| US20090133908A1 (en) | Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| GB2378578A (en) | Semiconductor device encapsulation | |
| JPH04282831A (ja) | 半導体装置の製造方法 | |
| US6759317B2 (en) | Method of manufacturing semiconductor device having passivation film and buffer coating film | |
| US6287750B1 (en) | Method of manufacturing semiconductor device in which opening can be formed with high precision | |
| TWI638438B (zh) | 重佈線路層的製造方法 | |
| JP3497725B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS61287245A (ja) | 多層配線法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JPH058856B2 (ja) | ||
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| KR101016341B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| JPH0453138A (ja) | 半導体装置およびその製造方法 | |
| JPS58216441A (ja) | 半導体装置の多層配線構造 | |
| JPH02128449A (ja) | 半導体装置の製造方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JP2785474B2 (ja) | 金属突起形成基板への開口部の形成方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 | |
| JPH04255252A (ja) | 半導体装置の製造方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |