JPH04282893A - 薄膜多層基板の製造方法 - Google Patents

薄膜多層基板の製造方法

Info

Publication number
JPH04282893A
JPH04282893A JP4524091A JP4524091A JPH04282893A JP H04282893 A JPH04282893 A JP H04282893A JP 4524091 A JP4524091 A JP 4524091A JP 4524091 A JP4524091 A JP 4524091A JP H04282893 A JPH04282893 A JP H04282893A
Authority
JP
Japan
Prior art keywords
conductor wiring
insulating layer
layer conductor
upper layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4524091A
Other languages
English (en)
Inventor
Hiromitsu Kobayashi
博光 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4524091A priority Critical patent/JPH04282893A/ja
Publication of JPH04282893A publication Critical patent/JPH04282893A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜多層基板の製造方法
に係り、特にパターンの微細化、多層化が要求された薄
膜多層基板の製造方法に関する。
【0002】近年、コンピュータシステムの高速化に伴
い、使用されるプリント基板には、パターンの微細化、
基板サイズの大型化、基板の多層化が要求され、この要
求を満たす為に薄膜多層基板が提供されている。そして
この薄膜多層基板においても、パターンのより微細化、
多層化が推進されており、これに伴い微細化、多層化さ
れる層間の接続VIA(以下、単にバイヤという)や、
基板上の導体配線等の信頼性の向上が望まれている。
【0003】
【従来の技術】図8乃至図10は従来の薄膜多層基板の
製造方法の一例をその工程ごとに示した図であり、図8
(A)から順に進み、図9を経由して図10(D)まで
において一連の製造工程を表している。
【0004】先ず、図8(A)に示すように基板の母材
1上に下層導体配線2を形成し、引き続き図8(B)に
示すようにその上面に絶縁層3を形成する。
【0005】次に、後述するバイヤホール3aを形成す
る時のマスクとなるメタルマスク用金属膜4を、図8(
C)に示すように、絶縁層3上にスパッタリングにより
形成する。そして図8(D)に示すように、更にその上
面に、バイヤホールのパターン5aを有したレジストパ
ターン5を露光現像処理により形成する。
【0006】次に、このレジストパターン5をマスクと
してメタルマスク用金属膜4をウェットエッチングし、
図8(E)に示すようにメタルマスク用金属膜4にバイ
ヤホールのパターン6aを形成する。バイヤホールのパ
ターン6aが形成されたメタルマスク用金属膜4はこの
時点でメタルマスク6となる。
【0007】次に、このメタルマスク6をマスクとして
絶縁層3をドライエッチングし、図9(A)に示すよう
に絶縁層3にバイヤホール3aを形成する。そして、不
要となったメタルマスク6をウェットエッチングにより
除去して、絶縁層3へバイヤホール3aを形成する一連
の工程が完了する(図9(B))。
【0008】次に、バイヤ、及び上層導体配線の形成を
行う。先ず、図9(C)に示すように、下地金属膜7を
スパッタリングにより絶縁層3の上面全面、及びバイヤ
ホール3aの内面上に形成する。
【0009】次に、バイヤ、及び上層導体配線形成のた
めのレジストパターン8を形成する。これは、先ず図9
(D)に示すように上記下地金属膜7上にレジスト9を
塗布し、その上面にバイヤ、及び上層導体配線のパター
ン10a,10bを有したマスク10を載置する。そし
てこの状態の基板を露光現像処理することにより、図9
(E)に示すように、バイヤ、及び上層導体配線のパタ
ーン8a,8bを有したレジストパターン8が形成され
る。
【0010】次に、このレジストパターン8をマスクと
して下地金属膜7上に電解めっきを施し、図10(A)
に示すように、バイヤ11、上層導体配線12,13を
形成する。そして不要となったレジストパターン8を除
去し(図10(B))、引き続いて不要となった下地金
属膜7も除去する。
【0011】以上の工程により、図10(C)に示すよ
うに、絶縁層3の上面に上層導体配線12,13が形成
され、また、上層導体配線12と下層導体配線2とが上
層導体配線12と一体的に形成されたバイヤ11により
電気的に層間接続される。
【0012】また、図8(B)から図10(C)に示す
上述した各工程を再び繰り返すことにより、図10(D
)に示す如く、絶縁層14、上層導体配線15,16、
及びバイヤ17が上層導体配線12,13の更に上部に
形成され、母材1上に2層の薄膜基板が形成される。そ
して更にこのような層を多数層重ねて形成することによ
って薄膜多層基板が形成されていた。
【0013】
【発明が解決しようとする課題】電解めっきによりバイ
ヤ11、及び上層導体配線12,13を下地金属層7上
に形成する図10(A)に示す工程において、バイヤホ
ール3aの内側面に沿って形成されるバイヤ11は電解
めっきの成長が悪く、上面に露出した上層導体配線12
に比べてめっきによる導体の付着量が少ない。これは同
図に示すようにバイヤホール3aの入口部分の角部3b
の部分で特に顕著となり、角部3b上に付着する導体は
その周囲に比べて極端に薄くなってしまう。従って、バ
イヤ11は種々のストレスによりこの薄い部分で断線す
る可能性が高く、薄膜多層基板における層間接続の信頼
性を低下させていた。
【0014】また、図8(B)に示すように、絶縁層3
が下層導体配線2の上部に形成されてその表面が凹凸状
となるため、上層導体配線12は図10(C)に示すよ
うに凹凸状となり、また、もう一方の上層導体配線13
との間に段差が発生してしまう。そしてこのような上層
導体配線の凹凸形状、及び複数の上層導体配線間におけ
る段差は、図10(D)に示すように層数が増加すれば
するほど大きくなり、その結果、次に示す3つの課題が
発生する。
【0015】■図9(D)に示すように、レジストパタ
ーン8形成時のマスク10は平らな面を有する平板状で
あるため、絶縁層3の凹凸状の表面に沿って塗布されて
同様に凹凸状となったレジスト9の表面9aと、このマ
スク10との間に隙間18が発生する。そしてこの状態
で露光すると、隙間18間において光の回り込みや、光
の拡散等が発生し、図9(E)のパターン8bに見られ
るようにパターンの形状が歪み、その結果、上層導体配
線13の精度が低下してしまう。
【0016】■図10(C)に示すように、上層導体配
線12,13と下層導体配線2との夫々の間隔寸法T1
 ,T2 が異なる寸法となるため、導体配線間のイン
ピーダンス特性に影響を及ぼし、薄膜多層基板の電気的
特性上好ましくない。
【0017】■図10(D)に示すように複数層積層さ
れ、上層導体配線15の如く凹凸形状が激しくなると、
傾斜の強い部分15a等に応力が集中してこの部分での
断線の可能性が高くなり、層内導体配線の信頼性が低下
してしまう。
【0018】そして上述した種々の課題により、薄膜多
層基板の微細化、多層化が妨げられていた。
【0019】そこで本発明は上記課題に鑑みなされたも
ので、バイヤによる層間接続、及び層内導体配線の信頼
性を向上させ、パターンの微細化、多層化を図る薄膜多
層基板の製造方法を提供することを目的とする。
【0020】
【課題を解決するための手段】図1は本発明の原理構成
を示すフローチャートである。
【0021】上記目的を達成するために本発明は、絶縁
層を挟んで上下部に配設された上層導体配線と下層導体
配線とが、バイヤにより層間接続された薄膜多層基板の
製造方法において、最初に、基板母材上に形成された前
記下層導体配線上に、前記バイヤのみを形成するバイヤ
形成工程(工程22)を行い、その後に、前記上層導体
配線を前記絶縁層上に形成する上層導体配線形成工程(
工程25)を行う構成である。
【0022】具体的な製造方法としては、絶縁層を挟ん
で上下部に配設された上層導体配線と下層導体配線とが
、バイヤにより層間接続された薄膜多層基板の製造方法
において、基板母材上に前記下層導体配線を形成する下
層導体配線形成工程(工程21)と、前記下層導体配線
上に前記絶縁層を形成する前に、前記バイヤを前記下層
導体配線上に形成するバイヤ形成工程(工程22)と、
前記絶縁層を、前記下層導体配線及び前記バイヤの形状
の影響を受けることなく平坦とされる第1の表面を形成
し得る厚さ寸法で、前記基板母材上に形成する絶縁層形
成工程(工程23)と、前記絶縁層を、該第1の表面か
ら前記バイヤの先端部が露出するまで均一にエッチング
し、前記バイヤの先端部か露出する高さにおいて、平坦
とされる前記絶縁層の第2の表面を形成する絶縁層エッ
チング工程(工程24)と、該第2の表面に、前記バイ
ヤと接触させて前記上層導体配線を形成する上層導体配
線形成工程(工程25)とを有し、図1に示すように、
工程21から工程25に向けて順に進める構成である。
【0023】
【作用】バイヤと上層導体配線とを夫々別々に形成する
ことにより、バイヤ、及び上層導体配線は、夫々の最適
条件で個々に形成することができる。即ち、めっきによ
ってバイヤを形成していた従来の方法に比べて、バイヤ
を目的に合った形状、構成等に形成することができ、従
来のような強度的に弱い部分を有さないバイヤを形成す
ることができる。その結果、バイヤの断線は防止される
。
【0024】また、具体的な製造方法においては、絶縁
層形成工程において下層導体配線上に形成された絶縁層
には平坦とされる第1の表面が形成されるため、絶縁層
エッチング工程により絶縁層が表面より均一にエッチン
グされると、絶縁層の表面が平坦に維持されたままエッ
チングが進行する。そしてエッチング終了状態では、平
坦な絶縁層の第2の表面上にバイヤの先端部が露出する
構成となる。従って、上層導体配線形成工程にて絶縁層
の第2の表面上に形成される上層導体配線は、バイヤの
先端部に接触し、しかも凹凸の無い平板状の形状となり
、また、他に形成された上層導体配線との間にも段差が
発生しない。
【0025】
【実施例】図2は本発明になる薄膜多層基板の製造方法
の一実施例のフローチャート、図3は図2における下層
導体配線形成工程31から第2のスパッタ工程35まで
の各工程における状態を示す図、図4は図2における第
1のレジストパターン剥離工程36からドライエッチン
グ工程39までの各工程における状態を示す図、図5は
図2における第3のスパッタ工程40から第2の電解銅
(Cu)めっき工程43までの各工程における状態を示
す図、図6は図2における第2のレジストパターン剥離
工程44、及び第2のイオンミリングエッチング工程4
5までの各工程における状態を示す図、図7は本実施例
の薄膜多層基板の製造方法により導体配線が複数層形成
された薄膜多層基板の一例の図である。
【0026】図2に示す各工程について図3乃至図7を
併せ参照して説明する。
【0027】先ず第1に下層導体配線形成工程31を行
う。これは図3(A)に示すように基板の母材51の上
面51a上に銅(Cu)による下層導体配線52a,5
2bを形成する。
【0028】次に第1のスパッタ工程32を行う。これ
により、約1μmの膜厚の金属膜53が図3(B)に示
すように母材51と下層導体配線52a,52b上に一
様に形成される。この金属膜53は下層導体配線52a
,52b側に約0.2μmの厚さでスパッタリングされ
たクロム(Cr)53bと、その上方に約1μmの厚さ
でスパッタリングされた銅(Cu)53aとにより2層
構造とされている。銅(Cu)53aは金属膜53の主
要材料であり、クロム(Cr)53bは、銅(Cu)5
3aが下層導体配線52a,52bから剥離することを
防止する作用をしている。
【0029】次に、この金属膜53上にレジストパター
ンを形成する第1のレジストパターン形成工程33を実
施する。これには通常のレジスト技術が用いられ、先ず
最初にレジストを10μm程度の膜厚で金属膜53上に
塗布し、この上面にパターンを有したマスク設置して露
光現像処理することにより、図3(C)に示すようにバ
イヤのパターン54aを有したレジストパターン54を
形成する。
【0030】そして次に第1の電解銅(Cu)めっき工
程34を行う。ここでは、上記レジストパターン54を
マスクとし、金属膜53を電極として電解めっきを行う
。 これにより、バイヤのパターン54a内に金属膜53の
上面から順にめっきの成長が行われ、図3(D)に示す
ように、バイヤ55となる導体がパターン54a内に形
成される。
【0031】次に第2のスパッタ工程35を行う。これ
は、バイヤ55が後で行われるドライエッチングによっ
て侵食されないように、例えば白金(Pt)等の耐ドラ
イエッチング性の金属をバイヤ55の表面に形成する目
的で行われる。この工程により図3(E)に示すように
、白金(Pt)の金属膜56がレジストパターン54、
及びバイヤ55の表面上に一様に形成される。
【0032】次に第1のレジストパターン剥離工程36
を行う。ここでは、図3(E)に示す状態の基板を剥離
液に通すことによって、バイヤ55の形成が完了して不
要となったレジストパターン54を剥離除去する。また
、上記の如く金属膜56はバイヤ55の表面のみに必要
とされるため、上記レジストパターン54の剥離除去を
利用してレジストパターン54上の金属膜56を除去す
る(リフトオフ法)。レジストパターン54、及び不要
部分の金属膜56が除去された状態を図4(A)に示す
。
【0033】次に第1のイオンミリングエッチング工程
37を行う。第1のスパッタ工程32による金属膜53
はバイヤ55の形成のために形成されたものであり、こ
の時点においては不要である。従って図4(B)に示す
ようにアルゴン(Ar)ガス57を使用してイオンミリ
ングエッチングを行い、バイヤ55の部分を除く金属膜
53の除去を行う。ここで、バイヤ55の上面には上記
の如く耐ドライエッチング性の金属膜56が形成されて
いるため、このイオンミリングエッチングにおいても効
果があり、バイヤ55の侵食が防止される。
【0034】上記第1のスパッタ工程32からこの第1
のイオンミリングエッチング工程37までの一連の工程
が、バイヤ55を下層導体配線52a上に形成するバイ
ヤ形成工程を構成する。
【0035】次にポリイミド塗布・熱硬化工程38によ
り絶縁層の形成を行う。これは熱硬化性ポリイミド61
を、図4(C)に示すように、母材51の上記下層導体
配線52a,52b等が形成された面全体に均一に塗布
し、これを窒素(N2 )ベーク炉(図示せず)内にて
熱硬化させて絶縁層60を形成する。
【0036】ここで塗布された熱硬化性ポリイミド61
の膜厚について考える。母材51上にはバイヤ55、下
層導体配線52a,52b等が形成されて凹凸状となっ
ている。このため、塗布された熱硬化性ポリイミド61
の膜厚が薄いと、図4(C)中、一点鎖線で示されるよ
うに絶縁層60′の表面60a′は下部の形状の影響を
受けて凹凸状となり、従来における問題がここでも発生
してしまう。そこで、図4(C)中、実線で示すように
、同膜厚をバイヤ55の先端の高さ寸法の2倍程度とし
て絶縁層60を形成すると、絶縁層60の表面60aは
バイヤ55、下層導体配線52a,52bの形状の影響
を受けなくなり、凹凸形状のない平坦な表面となる。
【0037】次にドライエッチング工程39を行う。こ
れは、RIE(Reactive Ion Etchi
ng=反応性イオンエッチング)装置にて、酸素ガス(
O2 )又は、(O2 +CF4 )ガスを使い、有機
材である上記絶縁層60をエッチングする。この時、図
4(D)に示すように絶縁層60の平坦な表面60aに
反応性イオン58の照射方向が正対するように基板を装
置内に設置して行う。このようにすると、エッチングに
よる絶縁層60の侵食が当初の表面60aから均一に進
み、絶縁層60がエッチングされて形成される新たな表
面は、当初の表面60aと平行であり、且つ平坦な面が
常に維持される。
【0038】そして図4(D)に実線で示すように、エ
ッチングされてできた新たな表面60bから、バイヤ5
5の先端部に設けられた金属膜56が露出した時点でこ
のドライエッチング工程39が完了する。このドライエ
ッチング時において、バイヤ55は金属膜56に保護さ
れて侵食が防止される。
【0039】ここで、絶縁層60は母材51上に均一に
塗布されているため、当初の表面60aは母材51の上
面51aと平行である。従って、上記の如くドライエッ
チング工程39によりエッチングされた絶縁層60の新
たな表面60bは、母材51の上面51aと平行、且つ
平坦な面となり、しかもバイヤ55の一部を露出した構
成となっている。
【0040】そして、図4(D)に示される状態の基板
を、10−1Pa程度の真空中にて 200℃で1時間
の加熱処理を行う。この加熱処理により、絶縁層60が
吸着した水分が除去されると共に、絶縁層60上に付着
した有機物が分解、固着し、後に絶縁層60上に形成さ
れる金属膜62の部分的欠落が減少し、絶縁層60と金
属膜62との密着性が向上する。
【0041】以上のように、ポリイミド塗布・熱硬化工
程38と、ドライエッチング工程39とにより、母材5
1の上面51aと平行、且つ平坦な面であり、しかもバ
イヤ55の一部を露出した表面60bを有する絶縁層6
0の形成が行われる。
【0042】次に第3のスパッタ工程40を行う。これ
は図5(A)に示すように、上層導体配線を形成するた
めの下地となる金属膜62をスパッタリングにより上記
表面60b、及びバイヤ55上に平面状に形成する。こ
の金属膜62も上記金属膜53と同様に、約 0.2μ
mの厚さでスパッタリングされたクロム(Cr)62b
と、その上方に約1μmの厚さでスパッタリングされた
銅(Cu)62aとにより2層構造とされ、クロム(C
r)62bは、銅(Cu)62aが絶縁層60から剥離
することを防止する作用をしている。
【0043】次に、この金属膜62上にレジストパター
ンを形成するためにレジスト塗布・マスク装着工程41
を行う。これは、図5(B)に示すようにレジスト63
を10μm程度の膜厚寸法で金属膜62上に塗布し、そ
の上面に上層導体配線のパターン64aを有したマスク
64を設置する。この後、レジスト63を露光、そして
現像処理することにより、レジスト露光現像処理工程4
2を行う。この露光現像処理により図5(C)に示すよ
うにレジスト63に上層導体配線のパターン65aが形
成される。
【0044】上記の如くレジスト塗布・マスク装着工程
41と、レジスト露光現像処理工程42とにより第2の
レジストパターン形成工程が構成され、上層導体配線の
パターン65aを有したレジストパターン65が金属膜
62上に形成される。
【0045】次に第2の電解銅(Cu)めっき工程43
を行う。これは上記レジストパターン65をマスクとし
、金属膜62を電極として行われ、図5(D)に示すよ
うに、パターン65a内の金属膜62上に銅(Cu)め
っきが成長し、上層導体配線66が形成される。
【0046】次に第2のレジストパターン剥離工程44
を行う。これは第1のレジストパターン剥離工程36と
同様に基板を剥離液に通すことにより、化学的にレジス
トパターン65を金属膜62から剥離除去する。レジス
トパターン65が除去された状態を図6(A)に示す。
【0047】次に、第2のイオンミリングエッチング工
程45を行う。これは、図6(A)に示す状態では、例
えば上層導体配線66と他の上層導体配線66Aとが金
属膜62により電気的に接続されているため、不要部分
の金属膜62を除去することを目的としている。第1の
イオンミリングエッチング工程37にて使用した装置に
基板を再度設置し、イオンミリングエッチングすること
により、図6(B)に示す如く上層導体配線66,66
A以外の部分の金属膜62を除去する。
【0048】上記第3のスパッタ工程40から第2のイ
オンミリングエッチング工程45までの一連の工程が、
上層導体配線66をバイヤ55に接続させて絶縁層60
上に形成する上層導体配線形成工程を構成する。
【0049】このように、最初の下層導体配線形成工程
31から上記第2のイオンミリングエッチング工程45
までの一連の工程により、図6(B)に示すように、基
板の母材51上の下層導体配線52a,52b上に絶縁
層60を挟んで上層導体配線66が形成され、しかも下
層導体配線52aと上層導体配線66とがバイヤ55に
より電気的に接続された2層の薄膜多層基板が形成され
る。そして、この一連の工程を再度繰り返すことにより
、例えば図7に示すような3層の薄膜多層基板70を形
成することができ、更に、これを多数回繰り返すことに
よって、多層の薄膜多層基板が形成される。
【0050】このように本実施例の薄膜多層基板の製造
方法によれば、バイヤ55と上層導体配線66とが夫々
別工程によって形成されるため、バイヤ55の形状、構
成等を上層導体配線66の形成に関係無く選定すること
ができる。即ち、バイヤ55を本実施例のように強度的
に強固な円柱形状とすることができ、これによってバイ
ヤ55の断線の可能性は従来に比べて格段に低下する。
【0051】また、上述したように、ポリイミド塗布・
熱硬化工程38と、ドライエッチング工程39により絶
縁層60の表面60bが、母材51の上面51aと平行
、且つ平坦な面となるため、従来における上層導体配線
の凹凸形状、及び段差による問題点が解決され、以下に
示す効果を有する。
【0052】■図5(B)に示す如く、絶縁層60の表
面60bに沿って形成されるレジスト63の表面63a
も平坦な面となるため、平板状のマスク64との間に隙
間は形成されず、露光現像によるパターン転写の精度が
従来に比べて向上する。その結果、精度の良い上層導体
配線を形成することができる。
【0053】■図7に示す如く、2層目の上層導体配線
66,67、及び3層目の上層導体配線68,69は、
母材51の上面51aに平行、且つ平坦な面60b、及
び面71a上に形成されるため、層間における各導体配
線間の間隔寸法が均一となる。その結果、従来のように
不均一な同間隔寸法が薄膜多層基板のインピーダンス特
性に影響を及ぼすことが無くなり、薄膜多層基板の電気
的特性が従来に比べて良好となる。
【0054】■図7に示す上層導体配線66〜69に示
す如く、上層導体配線は多数層重ねて形成されても常に
平板状に形成されるため、応力集中による上層導体配線
断線の可能性が低下する。
【0055】このように本実施例の薄膜多層基板の製造
方法によって、バイヤ55による層間接続の信頼性の向
上、及び上層導体配線66〜69の精度向上に起因する
性能、信頼性の向上が期待でき、これにより、薄膜多層
基板の微細化、多層化を更に進めることが可能となる。 また、本実施例の製造方法は多数の工程を有し複雑であ
るが、第3のスパッタ工程40から第2のイオンミリン
グエッチング工程45までの上層導体配線形成工程は、
第1のスパッタ工程32から第1のイオンミリングエッ
チング工程37までのバイヤ形成工程を再び繰り返して
行っているにすぎない。このため、本実施例の薄膜多層
基板の製造方法は、作業工程、製造設備ともに従来の製
造方法と事実上変わらないものである。
【0056】尚、本発明は上記実施例に限定されるもの
ではなく、金属膜53,56,62の形成はスパッタリ
ングではなく、無電解めっきや蒸着等による方法によっ
て形成してもよい。また、金属構成は、金属膜53,6
2に関しては、表面が銅(Cu)であるならば、本実施
例以外の金属構成であってもよく、金属膜56に関して
は、金(Au)等の不活性金属であってもよい。また、
絶縁層60の材料は本実施例の熱硬化性ポリイミドに限
らず、エポキシ、及びふっ素系の合成樹脂等であっても
よい。
【0057】
【発明の効果】以上のように請求項1の発明によれば、
バイヤと上層導体配線とを別工程によって形成すること
により、バイヤを上層導体配線の形成に関係無く最適な
形状、及び構成で形成することができ、従来の如く強度
的に弱い部分を排除することができる。その結果、バイ
ヤの断線の可能性を従来に比べて格段に低下することが
できる。
【0058】また、請求項2の発明によれば、絶縁層の
表面が、基板母材と平行、且つ平坦な面となるため、従
来における上層導体配線の凹凸形状、及び段差による問
題点が解決され、■上層導体配線の精度の向上、■薄膜
多層基板の電気的特性の向上、■上層導体配線断線の可
能性の低下、等の効果が期待できる。
【0059】以上の効果により、バイヤによる層間接続
の信頼性の向上と、上層導体配線の性能、信頼性の向上
が期待でき、薄膜多層基板の微細化、多層化を更に進め
ることが可能となる。
【図面の簡単な説明】
【図1】本発明の原理構成を示すフローチャートである
。
【図2】本発明になる薄膜多層基板の製造方法の一実施
例のフローチャートである。
【図3】図2における下層導体配線形成工程から第2の
スパッタ工程までの各工程における状態を示す図である
。
【図4】図2における第1のレジストパターン剥離工程
からドライエッチング工程までの各工程における状態を
示す図である。
【図5】図2における第3のスパッタ工程から第2の電
解銅(Cu)めっき工程までの各工程における状態を示
す図である。
【図6】図2における第2のレジストパターン剥離工程
、及び第2のイオンミリングエッチング工程における状
態を示す図である。
【図7】本実施例の薄膜多層基板の製造方法により導体
配線が複数層形成された薄膜多層基板の一例の図である
。
【図8】従来の薄膜多層基板の製造方法の一例をその工
程ごとに示した図である。
【図9】従来の薄膜多層基板の製造方法の一例をその工
程ごとに示した図である。
【図10】従来の薄膜多層基板の製造方法の一例をその
工程ごとに示した図である。
【符号の説明】
21〜25,31〜45  工程 51  母材 52a,52b  下層導体配線 53,56,62  金属膜 54,65  レジストパターン 55  バイヤ 58  反応性イオン 60  絶縁層 60a,60b  表面 64  マスク 66〜69  上層導体配線 70  薄膜多層基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  絶縁層(60)を挟んで上下部に配設
    された上層導体配線(66)と下層導体配線(52a)
    とが、バイヤ(55)により層間接続された薄膜多層基
    板の製造方法において、最初に、基板母材(51)上に
    形成された前記下層導体配線(52a)上に、前記バイ
    ヤ(55)のみを形成するバイヤ形成工程(22)を行
    い、その後に、前記上層導体配線(66)を前記絶縁層
    (60)上に形成する上層導体配線形成工程(25)を
    行うことを特徴とする薄膜多層基板の製造方法。
  2. 【請求項2】  絶縁層(60)を挟んで上下部に配設
    された上層導体配線(66)と下層導体配線(52a)
    とが、バイヤ(55)により層間接続された薄膜多層基
    板の製造方法において、基板母材(51)上に前記下層
    導体配線(52a)を形成する下層導体配線形成工程(
    21)と、前記下層導体配線(52a)上に前記絶縁層
    (60)を形成する前に、前記バイヤ(55)を前記下
    層導体配線(52a)上に形成するバイヤ形成工程(2
    2)と、前記絶縁層(60)を、前記下層導体配線(5
    2a)及び前記バイヤ(55)の形状の影響を受けるこ
    となく平坦とされる第1の表面(60a)を形成し得る
    厚さ寸法で、前記基板母材(51)上に形成する絶縁層
    形成工程(23)と、前記絶縁層(60)を、該第1の
    表面(60a)から前記バイヤ(55)の先端部が露出
    するまで均一にエッチングし、前記バイヤ(55)の先
    端部か露出する高さにおいて、平坦とされる前記絶縁層
    の第2の表面(60b)を形成する絶縁層エッチング工
    程(24)と、該第2の表面(60b)に、前記バイヤ
    (55)と接触させて前記上層導体配線(66)を形成
    する上層導体配線形成工程(25)とを有することを特
    徴とする薄膜多層基板の製造方法。
  3. 【請求項3】  前記バイヤ形成工程(22)は、前記
    バイヤ(55)に対応したパターン(54a)を有した
    レジストパターン(54)を、前記下層導体配線(52
    a)上に形成するレジストパターン形成工程(33)と
    、前記レジストパターン(54)をマスクとして、前記
    バイヤ(55)をめっきにより形成するめっき工程(3
    4)と、前記レジストパターン(54)を除去するレジ
    ストパターン剥離工程(36)とよりなることを特徴と
    する請求項1又は2記載の薄膜多層基板の製造方法。
JP4524091A 1991-03-11 1991-03-11 薄膜多層基板の製造方法 Withdrawn JPH04282893A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4524091A JPH04282893A (ja) 1991-03-11 1991-03-11 薄膜多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4524091A JPH04282893A (ja) 1991-03-11 1991-03-11 薄膜多層基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04282893A true JPH04282893A (ja) 1992-10-07

Family

ID=12713731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4524091A Withdrawn JPH04282893A (ja) 1991-03-11 1991-03-11 薄膜多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04282893A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333278B2 (en) 2003-06-05 2008-02-19 Minebea Co., Ltd. Manufacturing method of color wheel, and color wheel fabricated thereby and incorporated in color wheel assembly and image display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333278B2 (en) 2003-06-05 2008-02-19 Minebea Co., Ltd. Manufacturing method of color wheel, and color wheel fabricated thereby and incorporated in color wheel assembly and image display apparatus

Similar Documents

Publication Publication Date Title
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
US5369881A (en) Method of forming circuit wiring pattern
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
EP0290222B1 (en) A multilayer interconnection system for multichip high performance semiconductor packaging
US4805683A (en) Method for producing a plurality of layers of metallurgy
JPH0837376A (ja) 多層回路基板の製造方法
CN1123513A (zh) 具有电容器的可层叠的电路板结构
JPS5828736B2 (ja) 平坦な薄膜の形成方法
EP1592290A1 (en) Wired circuit board and production method thereof
JPH04282843A (ja) 相互接続デバイスとその製造方法
JPH04283992A (ja) プリント回路基板の製造方法
JPH0746755B2 (ja) 多層薄膜構造の製造方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
JPH04361559A (ja) 集積回路用パッケージ
JPH0240233B2 (ja)
CN87105669A (zh) 可除去的共用条
JP2530008B2 (ja) 配線基板の製造方法
JP3733644B2 (ja) 2層配線基板及びその製造方法
JP2825050B2 (ja) 多層配線基板
GB2307351A (en) Printed circuit boards and their manufacture
JPH0621651A (ja) 多層配線回路板及びその製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JP2875029B2 (ja) 多層薄膜基板の製造方法
JPH0582970A (ja) 混成回路基板
JP2002020897A (ja) 電子部品用多層配線基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514