JPH04282914A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04282914A JPH04282914A JP7246791A JP7246791A JPH04282914A JP H04282914 A JPH04282914 A JP H04282914A JP 7246791 A JP7246791 A JP 7246791A JP 7246791 A JP7246791 A JP 7246791A JP H04282914 A JPH04282914 A JP H04282914A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- voltage
- bidirectional switch
- control circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】この発明は双方向スイッチ回路とそのコン
トロール回路を搭載した半導体集積回路装置に関し、特
にコントロール回路のコントロール信号の正転，反転出
力の変化を遅くするように改良したものに関する。
トロール回路を搭載した半導体集積回路装置に関し、特
にコントロール回路のコントロール信号の正転，反転出
力の変化を遅くするように改良したものに関する。
【０００２】
【従来の技術】図３は従来のこの種の半導体集積回路装
置の回路構成を示す。図において、３５は双方向スイッ
チ回路、３６はそのコントロール回路、１は電源端子、
２はＧＮＤ端子、３はＰチャネルＭＯＳＦＥＴ（Ｐ１
）、４はＰチャネルＭＯＳＦＥＴ（Ｐ２ ）、５はＰチ
ャネルＭＯＳＦＥＴ（Ｐ３ ）、６はＮチャネルＭＯＳ
ＦＥＴ（Ｎ１ ）、７はＮチャネルＭＯＳＦＥＴ（Ｎ２
）、８はＮチャネルＭＯＳＦＥＴ（Ｎ３ ）、９はＰ
１ ３，Ｎ１ ６で構成された双方向スイッチ、１０は
双方向スイッチ回路３５の入力端子、１１は双方向スイ
ッチ回路３５の出力端子、１２は入力抵抗Ｒ１ 、１３
は出力抵抗Ｒ３ 、１４は出力負荷容量Ｃ１ である。 また１５はコントロール回路３６のコントロール入力端
子、１６はＰ２ ４，Ｎ２ ７で構成されたインバータ
であり、その入力はコントロール入力端子１５に接続さ
れている。１７はＰ３ ５，Ｎ３ ８で構成されたイン
バータであり、インバータ１６，１７は相互に縦続接続
されている。１８はインバータ１６の出力端子であり、
ここでは双方向スイッチ９のＮ１ ６のゲートに接続さ
れている。１９はインバータ１７の出力端子であり、こ
こでは双方向スイッチ９のＰ１ ３のゲートに接続され
ている。
置の回路構成を示す。図において、３５は双方向スイッ
チ回路、３６はそのコントロール回路、１は電源端子、
２はＧＮＤ端子、３はＰチャネルＭＯＳＦＥＴ（Ｐ１
）、４はＰチャネルＭＯＳＦＥＴ（Ｐ２ ）、５はＰチ
ャネルＭＯＳＦＥＴ（Ｐ３ ）、６はＮチャネルＭＯＳ
ＦＥＴ（Ｎ１ ）、７はＮチャネルＭＯＳＦＥＴ（Ｎ２
）、８はＮチャネルＭＯＳＦＥＴ（Ｎ３ ）、９はＰ
１ ３，Ｎ１ ６で構成された双方向スイッチ、１０は
双方向スイッチ回路３５の入力端子、１１は双方向スイ
ッチ回路３５の出力端子、１２は入力抵抗Ｒ１ 、１３
は出力抵抗Ｒ３ 、１４は出力負荷容量Ｃ１ である。 また１５はコントロール回路３６のコントロール入力端
子、１６はＰ２ ４，Ｎ２ ７で構成されたインバータ
であり、その入力はコントロール入力端子１５に接続さ
れている。１７はＰ３ ５，Ｎ３ ８で構成されたイン
バータであり、インバータ１６，１７は相互に縦続接続
されている。１８はインバータ１６の出力端子であり、
ここでは双方向スイッチ９のＮ１ ６のゲートに接続さ
れている。１９はインバータ１７の出力端子であり、こ
こでは双方向スイッチ９のＰ１ ３のゲートに接続され
ている。
【０００３】図４は図３の等価回路であり、図において
、１，２，１０〜１４は図３と同じものを示す。２０は
双方向スイッチ９の抵抗Ｒ２ 、２１はインバータ１７
のＰ３ ５のＯＮ抵抗Ｒ４ 、２２はインバータ１７の
Ｎ３ ８のＯＮ抵抗Ｒ５ 、２３はインバータ１６のＰ
２ ４のＯＮ抵抗Ｒ６ 、２４はインバータ１６のＮ２
７のＯＮ抵抗Ｒ７ 、２５はインバータ１７の動作を示
すスイッチ、２６，２７はスイッチ２５の端子、２８は
インバータ１６の動作を示すスイッチ、２９，３０はス
イッチ２８の端子、３１は双方向スイッチ９のＰ１ ３
のゲートと入力端子１０との間に寄生する容量Ｃ２ 、
３２はＰ１ ３のゲートと出力端子１１との間に寄生す
る容量Ｃ３ 、３３は双方向スイッチ９のＮ１ ６のゲ
ートと入力端子１０との間に寄生する容量Ｃ４ 、３４
はＮ１ の６のゲートと出力端子１１との間に寄生する
容量Ｃ５ である。
、１，２，１０〜１４は図３と同じものを示す。２０は
双方向スイッチ９の抵抗Ｒ２ 、２１はインバータ１７
のＰ３ ５のＯＮ抵抗Ｒ４ 、２２はインバータ１７の
Ｎ３ ８のＯＮ抵抗Ｒ５ 、２３はインバータ１６のＰ
２ ４のＯＮ抵抗Ｒ６ 、２４はインバータ１６のＮ２
７のＯＮ抵抗Ｒ７ 、２５はインバータ１７の動作を示
すスイッチ、２６，２７はスイッチ２５の端子、２８は
インバータ１６の動作を示すスイッチ、２９，３０はス
イッチ２８の端子、３１は双方向スイッチ９のＰ１ ３
のゲートと入力端子１０との間に寄生する容量Ｃ２ 、
３２はＰ１ ３のゲートと出力端子１１との間に寄生す
る容量Ｃ３ 、３３は双方向スイッチ９のＮ１ ６のゲ
ートと入力端子１０との間に寄生する容量Ｃ４ 、３４
はＮ１ の６のゲートと出力端子１１との間に寄生する
容量Ｃ５ である。
【０００４】図５はコントロール入力端子１５に印加さ
れる電圧Ｖ１ に対する各端子電圧の変化を示すタイミ
ング図である。Ｖ２ はインバータ１６の出力電圧、Ｖ
３ はインバータ１７の出力電圧、Ｖ４ はＶ３ によ
るＶ６ の影響を無視し、Ｖ２ のみにより出力端子１
１に得られる電圧、Ｖ５ はＶ２ によるＶ６ の影響
を無視し、Ｖ３ のみにより出力端子１１に得られる電
圧、Ｖ６ はＶ４ とＶ５ を重ね合わせたものである
。またｔ１ はＶ１ に対するＶ４ のピーク値の時間
、ｔ２ はＶ１ に対するＶ５ のピーク値の時間を示
す。
れる電圧Ｖ１ に対する各端子電圧の変化を示すタイミ
ング図である。Ｖ２ はインバータ１６の出力電圧、Ｖ
３ はインバータ１７の出力電圧、Ｖ４ はＶ３ によ
るＶ６ の影響を無視し、Ｖ２ のみにより出力端子１
１に得られる電圧、Ｖ５ はＶ２ によるＶ６ の影響
を無視し、Ｖ３ のみにより出力端子１１に得られる電
圧、Ｖ６ はＶ４ とＶ５ を重ね合わせたものである
。またｔ１ はＶ１ に対するＶ４ のピーク値の時間
、ｔ２ はＶ１ に対するＶ５ のピーク値の時間を示
す。
【０００５】次に動作について説明する。コントロール
入力端子１５に電源電位、すなわち“Ｈ”が印加された
場合、インバータ１６の出力端子１８はＧＮＤ電位すな
わち“Ｌ”に、インバータ１７の出力端子１９は“Ｈ”
になり、Ｐ１３のゲート電位は“Ｈ”に、Ｎ１ ６のゲ
ート電位は“Ｌ”にバイアスされ、Ｐ１ ３，Ｎ１ ６
はともにＯＦＦし、双方向スイッチ９は入力端子１０と
出力端子１１との間を遮断する（以後ＯＦＦ状態と呼ぶ
）。
入力端子１５に電源電位、すなわち“Ｈ”が印加された
場合、インバータ１６の出力端子１８はＧＮＤ電位すな
わち“Ｌ”に、インバータ１７の出力端子１９は“Ｈ”
になり、Ｐ１３のゲート電位は“Ｈ”に、Ｎ１ ６のゲ
ート電位は“Ｌ”にバイアスされ、Ｐ１ ３，Ｎ１ ６
はともにＯＦＦし、双方向スイッチ９は入力端子１０と
出力端子１１との間を遮断する（以後ＯＦＦ状態と呼ぶ
）。
【０００６】一方、コントロール入力端子１５に“Ｌ”
が印加された場合、インバータ１６の出力端子１８は“
Ｈ”に、インバータ１７の出力端子１９は“Ｌ”になり
、Ｐ１ ３のゲート電圧は“Ｌ”、Ｎ１ ６のゲート電
圧は“Ｈ”にバイアスされ、Ｐ１ ３、Ｎ１ ６はとも
にＯＮし、双方向スイッチ９は入力端子１０と出力端子
１１とを合成抵抗Ｒ２ ２０で接続する（以後ＯＮ状態
と呼ぶ）。
が印加された場合、インバータ１６の出力端子１８は“
Ｈ”に、インバータ１７の出力端子１９は“Ｌ”になり
、Ｐ１ ３のゲート電圧は“Ｌ”、Ｎ１ ６のゲート電
圧は“Ｈ”にバイアスされ、Ｐ１ ３、Ｎ１ ６はとも
にＯＮし、双方向スイッチ９は入力端子１０と出力端子
１１とを合成抵抗Ｒ２ ２０で接続する（以後ＯＮ状態
と呼ぶ）。
【０００７】このようにして、双方向スイッチ９がＯＮ
状態からＯＦＦ状態、ＯＦＦ状態からＯＮ状態に変化す
る際に出力端子１１の電圧はクロストークを生じる。こ
れについて、図４，図５を参照して説明する。
状態からＯＦＦ状態、ＯＦＦ状態からＯＮ状態に変化す
る際に出力端子１１の電圧はクロストークを生じる。こ
れについて、図４，図５を参照して説明する。
【０００８】双方向スイッチ９を構成するＮ１ ６のゲ
ート電圧Ｖ２ が“Ｈ”のとき、Ｎ１ ６のゲート・出
力端子１１間容量Ｃ５ ３４には、電荷ｑ５ ＝Ｃ５
×Ｖｃｃ（電源電圧）が充電されている。また出力負荷
容量Ｃ１ １４は電荷ｑ１ ＝０で充電されていないの
でＶ４ はＧＮＤ電位である。
ート電圧Ｖ２ が“Ｈ”のとき、Ｎ１ ６のゲート・出
力端子１１間容量Ｃ５ ３４には、電荷ｑ５ ＝Ｃ５
×Ｖｃｃ（電源電圧）が充電されている。また出力負荷
容量Ｃ１ １４は電荷ｑ１ ＝０で充電されていないの
でＶ４ はＧＮＤ電位である。
【０００９】Ｖ２ が“Ｈ”から“Ｌ”へ変化するとき
、Ｎ１ ６の出力端子１１間容量Ｃ５ ３４の電荷はイ
ンバータ１６のＮ２ ７のＯＮ抵抗Ｒ７ ２４を経て放
電されるため、出力負荷容量Ｃ１ １４には時定数τ１
＝Ｃ５ ×Ｒ７ でｑ１ （ＭＡＸ）＝−ｑ５ の電
荷があらわれ、Ｖ４ はピーク値で、−（Ｃ５ ／Ｃ１
）・Ｖｃｃになる。同時に上記電荷ｑ１ はτ２ ＝
Ｃ１ ×Ｒ３ で出力抵抗Ｒ３ １３を経てＧＮＤ端子
２へ放電され、Ｖ４ はＧＮＤ電位に近づく。そして、
Ｖ２ が“Ｌ”で上記電荷ｑ１ ＝−ｑ５ の出力抵抗
Ｒ３ １３への放電パスによる放電が完了すると、出力
端子１１間容量Ｃ５ ３４，出力負荷容量Ｃ１ １４に
は電荷は充電されておらず、Ｖ４ はＧＮＤ電位となる
。
、Ｎ１ ６の出力端子１１間容量Ｃ５ ３４の電荷はイ
ンバータ１６のＮ２ ７のＯＮ抵抗Ｒ７ ２４を経て放
電されるため、出力負荷容量Ｃ１ １４には時定数τ１
＝Ｃ５ ×Ｒ７ でｑ１ （ＭＡＸ）＝−ｑ５ の電
荷があらわれ、Ｖ４ はピーク値で、−（Ｃ５ ／Ｃ１
）・Ｖｃｃになる。同時に上記電荷ｑ１ はτ２ ＝
Ｃ１ ×Ｒ３ で出力抵抗Ｒ３ １３を経てＧＮＤ端子
２へ放電され、Ｖ４ はＧＮＤ電位に近づく。そして、
Ｖ２ が“Ｌ”で上記電荷ｑ１ ＝−ｑ５ の出力抵抗
Ｒ３ １３への放電パスによる放電が完了すると、出力
端子１１間容量Ｃ５ ３４，出力負荷容量Ｃ１ １４に
は電荷は充電されておらず、Ｖ４ はＧＮＤ電位となる
。
【００１０】Ｖ２ が“Ｌ”から“Ｈ”へ変化するとき
、出力端子１１間容量Ｃ５ ３４はインバータ１６のＰ
２ ４のＯＮ抵抗Ｒ６ ２３により充電されるため、出
力負荷容量Ｃ１ １４には時定数
、出力端子１１間容量Ｃ５ ３４はインバータ１６のＰ
２ ４のＯＮ抵抗Ｒ６ ２３により充電されるため、出
力負荷容量Ｃ１ １４には時定数
【００１１】
【数１】
で電荷
【００１２】
【数２】
の電荷があらわれ、Ｖ４ はピーク値で、
【００１３】
【数３】
になる。同時に上記電荷は
【００１４】
【数４】
でＲ３ １３を経てＧＮＤ端子２へ放電され、Ｖ４ は
ＧＮＤ電位に近づく。そして、Ｖ２ が“Ｈ”で上記電
荷
ＧＮＤ電位に近づく。そして、Ｖ２ が“Ｈ”で上記電
荷
【００１５】
【数５】
の放電が完了すると、出力端子１１間容量Ｃ５ ３４の
電荷ｑ５ ＝Ｃ５ ×Ｖｃｃ、Ｃ１ １４の電荷ｑ１
＝０となり、Ｖ４ ＝０となる。
電荷ｑ５ ＝Ｃ５ ×Ｖｃｃ、Ｃ１ １４の電荷ｑ１
＝０となり、Ｖ４ ＝０となる。
【００１６】Ｖ３ の変化に対するＶ５ の変化も、上
述したＶ２ の変化に対するＶ４ の変化と同様に出力
端子１１間容量Ｃ３ ３２，出力負荷容量Ｃ１ １４の
電荷の充放電により図５に示す波形となる。従ってＶ４
，Ｖ５ を重ね合わせたものであるＶ６ は、図５に
示すようにコントロール入力信号の切換によりクロスト
ーク電圧を生じることとなる。
述したＶ２ の変化に対するＶ４ の変化と同様に出力
端子１１間容量Ｃ３ ３２，出力負荷容量Ｃ１ １４の
電荷の充放電により図５に示す波形となる。従ってＶ４
，Ｖ５ を重ね合わせたものであるＶ６ は、図５に
示すようにコントロール入力信号の切換によりクロスト
ーク電圧を生じることとなる。
【００１７】
【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成されているので、双方向スイッ
チ９を構成しているＰ１ ３のゲート、出力端子１１間
の寄生容量Ｃ３ ３２のＮ１ ６のゲート・出力端子１
１間の寄生容量Ｃ５ ３４の充放電電流により出力端子
１１にあらわれる出力電圧Ｖ６ のクロストーク電圧が
非常に高いという問題点があった。
装置は以上のように構成されているので、双方向スイッ
チ９を構成しているＰ１ ３のゲート、出力端子１１間
の寄生容量Ｃ３ ３２のＮ１ ６のゲート・出力端子１
１間の寄生容量Ｃ５ ３４の充放電電流により出力端子
１１にあらわれる出力電圧Ｖ６ のクロストーク電圧が
非常に高いという問題点があった。
【００１８】この発明は上記のような問題点を解消する
ためになされたもので、クロストーク電圧の低い出力電
圧を得ることのできる双方向スイッチを有する半導体集
積回路装置を得ることを目的とする。
ためになされたもので、クロストーク電圧の低い出力電
圧を得ることのできる双方向スイッチを有する半導体集
積回路装置を得ることを目的とする。
【００１９】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、双方向スイッチ回路をコントロールする
コントロール回路を形成するトランジスタのドライブ能
力をおとし、その負荷を大きくしたものである。
積回路装置は、双方向スイッチ回路をコントロールする
コントロール回路を形成するトランジスタのドライブ能
力をおとし、その負荷を大きくしたものである。
【００２０】
【作用】この発明においては、双方向スイッチ回路をコ
ントロールするコントロール回路を形成するトランジス
タのドライブ能力をおとし、その負荷を大きくしたので
、双方向スイッチ回路を制御する信号をゆるやかに変化
させることができ、双方向スイッチのゲート電極と出力
に寄生する容量により生じるクロストークの波高値を低
く抑えることができる。
ントロールするコントロール回路を形成するトランジス
タのドライブ能力をおとし、その負荷を大きくしたので
、双方向スイッチ回路を制御する信号をゆるやかに変化
させることができ、双方向スイッチのゲート電極と出力
に寄生する容量により生じるクロストークの波高値を低
く抑えることができる。
【００２１】
【実施例】以下、この発明の実施例を図について説明す
る。図１（ａ） は、この発明の一実施例による半導体
集積回路の回路構成を示す。図において、１〜１７は図
３と同じものを示す。３５は双方向スイッチ回路、３６
はコントロール回路、４０，４１はドライブ能力の低い
ＰチャネルＭＯＳＦＥＴ、４２，４３はドライブ能力の
低いＮチャネルＭＯＳＦＥＴ、３８，３９は容量、３７
は容量３８，３９の一方の電極である。
る。図１（ａ） は、この発明の一実施例による半導体
集積回路の回路構成を示す。図において、１〜１７は図
３と同じものを示す。３５は双方向スイッチ回路、３６
はコントロール回路、４０，４１はドライブ能力の低い
ＰチャネルＭＯＳＦＥＴ、４２，４３はドライブ能力の
低いＮチャネルＭＯＳＦＥＴ、３８，３９は容量、３７
は容量３８，３９の一方の電極である。
【００２２】また図２は本実施例回路におけるコントロ
ール回路の入力電圧Ｖ１ に対する各端子電圧の変化を
示すタイミング図であり、図において、図５と同一符号
は同じものを示し、Ｖ２ ′は出力端子１８ａに得られ
る電圧、Ｖ３ は出力端子１９ａに得られる電圧である
。
ール回路の入力電圧Ｖ１ に対する各端子電圧の変化を
示すタイミング図であり、図において、図５と同一符号
は同じものを示し、Ｖ２ ′は出力端子１８ａに得られ
る電圧、Ｖ３ は出力端子１９ａに得られる電圧である
。
【００２３】本実施例では双方向スイッチ９がインバー
タ１６，１７の各出力によってオン，オフ状態となるの
は従来例と同様であるが、上記コントロール回路３６の
出力端子１８ａ，１９ａに大きな負荷容量３８，３９を
設け、ドライブ能力の低いＰチャネルトランジスタ４０
，４１とＮチャネルトランジスタ４２，４３を用いるこ
とにより、入力電圧Ｖ１ ，Ｖ２ の変化が遅くなり、
図５のＶ４ ，Ｖ５ に示すように微分波形のピーク値
を低く抑えることができ、Ｖ６ のクロストーク電圧は
小さくなる。
タ１６，１７の各出力によってオン，オフ状態となるの
は従来例と同様であるが、上記コントロール回路３６の
出力端子１８ａ，１９ａに大きな負荷容量３８，３９を
設け、ドライブ能力の低いＰチャネルトランジスタ４０
，４１とＮチャネルトランジスタ４２，４３を用いるこ
とにより、入力電圧Ｖ１ ，Ｖ２ の変化が遅くなり、
図５のＶ４ ，Ｖ５ に示すように微分波形のピーク値
を低く抑えることができ、Ｖ６ のクロストーク電圧は
小さくなる。
【００２４】なお、上記実施例では、コントロール回路
３６の波形Ｖ２ ，Ｖ３ の変化を遅くするのに、コン
トロール回路３６におけるＰチャネルトランジスタ４０
，４１とＮチャネルトランジスタ４２，４３にドライブ
能力の低いものを用いたが、図１（ｂ） に示すように
、このトランジスタで形成するインバータ１６，１７の
出力１８ａ，１９ａに抵抗４４，４５を接続してドライ
ブ能力を低くしてもよく、上記実施例と同様の効果を奏
する。
３６の波形Ｖ２ ，Ｖ３ の変化を遅くするのに、コン
トロール回路３６におけるＰチャネルトランジスタ４０
，４１とＮチャネルトランジスタ４２，４３にドライブ
能力の低いものを用いたが、図１（ｂ） に示すように
、このトランジスタで形成するインバータ１６，１７の
出力１８ａ，１９ａに抵抗４４，４５を接続してドライ
ブ能力を低くしてもよく、上記実施例と同様の効果を奏
する。
【００２５】
【発明の効果】以上のように、この発明に係る半導体集
積回路装置によれば、双方向スイッチ回路をコントロー
ルするコントロール回路を形成するトランジスタのドラ
イブ能力を低くし、その負荷を大きくしたので、クロス
トーク電圧の低いものが得られる効果がある。
積回路装置によれば、双方向スイッチ回路をコントロー
ルするコントロール回路を形成するトランジスタのドラ
イブ能力を低くし、その負荷を大きくしたので、クロス
トーク電圧の低いものが得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施例による半導体集積回路装置の
回路構成を示す回路構成図である。
回路構成を示す回路構成図である。
【図２】この発明の実施例による半導体集積回路装置の
コントロール回路の入力電圧に対する各端子の電圧の変
化を示すタイミング図である。
コントロール回路の入力電圧に対する各端子の電圧の変
化を示すタイミング図である。
【図３】従来の半導体集積回路装置の回路構成を示す回
路構成図である。
路構成図である。
【図４】従来の半導体集積回路装置の等価回路を示す等
価回路図である。
価回路図である。
【図５】従来の半導体集積回路装置のコントロール回路
の入力電圧に対する各端子電圧の変化を示すタイミング
図である。
の入力電圧に対する各端子電圧の変化を示すタイミング
図である。
Claims (1)
- 【請求項１】 ＰチャネルＭＯＳＦＥＴおよびＮチャ
ネルＭＯＳＦＥＴからなる、入力，出力端子間を遮断，
導通させる双方向スイッチ回路と、該双方向スイッチ回
路をコントロールする、コントロール信号の正転，反転
出力を行うコントロール回路とを備えた半導体集積回路
装置において、上記コントロール回路はそのコントロー
ル信号の正転，反転出力の変化が遅いものであることを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7246791A JPH04282914A (ja) | 1991-03-11 | 1991-03-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7246791A JPH04282914A (ja) | 1991-03-11 | 1991-03-11 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04282914A true JPH04282914A (ja) | 1992-10-08 |
Family
ID=13490145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7246791A Pending JPH04282914A (ja) | 1991-03-11 | 1991-03-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04282914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018160855A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社東芝 | 半導体装置 |
-
1991
- 1991-03-11 JP JP7246791A patent/JPH04282914A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018160855A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655096B2 (ja) | 出力バッファ回路 | |
| WO2006101139A1 (ja) | レベルシフト回路および電源装置 | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| US8054122B2 (en) | Analog switch with a low flatness operating characteristic | |
| EP0810732B1 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| JPH06216733A (ja) | 電子スイッチのドライバ回路 | |
| JPH04284021A (ja) | 出力回路 | |
| JPH04282914A (ja) | 半導体集積回路装置 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2001258241A (ja) | 電圧反転回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JP2947042B2 (ja) | 低位相差差動バッファ | |
| JPH03123220A (ja) | 出力回路 | |
| JPH0430765B2 (ja) | ||
| JPH0589265A (ja) | 積分回路 | |
| JP2932852B2 (ja) | 半導体集積回路 | |
| JPH0750562A (ja) | 半導体集積回路装置 | |
| JPH07221625A (ja) | バッファ回路 | |
| JPH088714A (ja) | バッファ回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| JPH04104516A (ja) | バッファ回路 | |
| JPS62122264A (ja) | 半導体集積回路装置 | |
| JPS6212699B2 (ja) |