JPH0428307B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はビツトマツプリフレツシユ方式による
グラフイツク表示装置に係り、特に漢字等の文字
表示の高速化が可能な画像表示装置に係る。

〔発明の背景〕

ワードプロセツサなどの文字表示装置としては
コードリフレツシユ方式が多く用いられていた
が、グラフの表示や図形表示の要望から、グラフ
イツク表示が必要となつた。グラフイツク表示を
行うためには表示画素単位でリフレツシユ用のメ
モリ（ビツトマツプ式のグラフイツクメモリ）を
有するビツトマツプリフレツシユ方式とすること
が望ましい。しかし、このビツトマツプリフレツ
シユ方式はグラフや図形の表示には好適である
が、文字の表示においても文字パターンをグラフ
イツクメモリ上に展開せねばならないので、従来
のコードリフレツシユ方式の表示装置に比較して
表示処理速度が遅くなるという欠点がある。特に
文字パターン発生のために従来より用いられてき
たキヤラクタジエネレータは、コードリフレツシ
ユ用に文字パターンが記憶されており、ビツトマ
ツプリフレツシユ用の表示装置には適していな
い。

この問題はビツトマツプリフレツシユ方式の表
示装置を持つパーソナルコンピユータにおいても
同じであり、この欠点を改良するため、CRTイ
ンターフエース部にバレルシフタとビツトマスク
コントローラを設けて、表示速度の改善を計つて
いる。しかしながら、従来装置では両者を回路的
に実現するために回路規模が大きくなつている。
ビツトマツプリフレツシユ方式のパーソナルコン
ピユータは、日本電器株式会社製の汎用パーソナ
ルコンピユータPC−100に関する「PC−100テク
ニカルマニアル」に開示されている。

〔発明の目的〕

本発明からのアクセス時間を定め、CRTモニ
ター２３に与えるべき映像信号が途切れないよう
に画面リフレツシユを実施する。CPU１１１か
らアクセスがあつたときはCPU１１１のために
予約された時間までCPU１１１によるアクセス
を「Not Ready」信号で待機させる制御を行う。

第１４図はCPU１１１からのアクセスが存在
したときのタイミングチヤートを示しているが、
CPUアクセス時間にCPU１１１からのアクセス
が無いときはCAS信号は発行されず、DRAMの
機能としてグラフイツクメモリ１１７へのアドレ
スおよびRAS信号は無はかかる点に鑑み、ビツ
トマツプリフレツシユ方式であつても、簡単な回
路構成でCPUの高速処理機能を利用でき、文字
表示処理においても高速表示処理が得られる画像
表示装置を実現することにある。

〔発明の概要〕

本発明は、この目的を達成するために、CPU
による制御の下に、キヤラクタジエネレータとビ
ツトマツプ方式のリフレツシユメモリをアクセス
して指定アドレスに対し所定の画像パターンを書
込む書込み手段と、前記リフレツシユメモリに書
込まれた画像パターンを読出して表示する走査形
の表示手段とを備えた画像表示装置において、前
記キヤラクタジエネレータには文字パターンドツ
トマトリツクスのドツトデータを走査線の走査方
向にバイト単位で区画してこれを走査線の並び方
向順に連続して収納したメモリを設け、前記書込
み手段にはCPUによる前記リフレツシユメモリ
アクセスアドレス順を走査線の走査方向順と並び
方向順に切換える手段を設けることにより、キヤ
ラクタジエネレータの文字パターンドツトマトリ
ツクスデータをCPUによる制御の下に高速でリ
フレツシユメモリに転送して書込むことができ、
また表示画面のスクロール等のリフレツシユメモ
リ制御を高速に処理できるようにしたことを特徴
とする。

〔発明の実施例〕

以下、本発明の実施例を図面に従つて詳細に説
明する。

本発明になるワードプロセツサは、第２図のご
とく、一時記憶部および制御部を備えた本体２
０、入力部であるキーボード２１、印刷部である
プリンタ２２、ならびに表示部であるCRTモニ
ター２３で構成されており、これら本体２０とプ
リンタ２２、キーボード２１およびCRTモニタ
ー２３は、第３図のように、それぞれケーブル２
０１〜２０３を通して、制御信号ないし情報信号
の授受を行うものである。なお、第２図で２４は
フレキシブルデイスク駆動装置（以下FDDと呼
ぶ。）であり、本体２０に一体的に組付けられて
いる。

本体２０内には、第３図のブロツクダイヤグラ
ムで示される制御回路における破線内の制御部２
５が設置されている。すなわち該制御部２５は、
プログラム蓄積型計算機ユニツト（以下CPUと
呼ぶ。）からなるホストCPU２５１、不揮発性メ
モリ（以下ROMと呼ぶ。）からなり電源投入時
に実行するプログラムを有するブートROM２５
２、ワードプロセツサとしての機能を実行するた
めのプログラムや情報を格納するための随時、読
出し、書込み可能なメモリ（以下RAMと呼ぶ。）
からなるプログラムメモリ２５３、ホストCPU
２５１の指令に従つて画面表示パターンを生成
し、CRTモニター２３に映像信号を送出する
CRT表示回路２５４、ホストCPU２５１の指令
に従つてFDD２４を制御するフレキシブルデイ
スク制御回路（以下FDCと呼ぶ。）２５５、ホス
トCPU２５１の指令に従つてプリンタ２２を制
御する信号や印字信号をプリンタ２２に送出した
り、プリンタ２２の状態信号をプリンタ２２より
受けホストCPU２５１に送出するプリンタコン
トローラ２５６、ホストCPU２５１の指令に従
つてキーボード２１を制御し、キーボード２１か
らの入力信号をホストCPU２５１へ送出するキ
ー入力コントローラ２５７、および前記ホスト
CPU２５１、ブートROM２５２、プログラムメ
モリ２５３、CRT表示回路２５４、FDC２５５、
プリンタコントローラ２５６、およびキー入力コ
ントローラ２５７を結ぶ内部配線路ｄにより構成
されている。

ここでFDD２４は磁気式記憶媒体のフレキシ
ブルデイスクを駆動し前記フレキシブルデイスク
への情報の記録とフレキシユルデイスクからの情
報の読出しを行うものである。本体２０の略前面
には、前記記憶部に係るFDD２４の開口部が設
けられている。

次に、このワードプロセツサの全体動作につい
て説明する。前記のような構成において電源が投
入されると、ホストCPU２５１はブートROM２
５２のプログラムに従つて、本装置を第４図のご
ときデータ処理フローを持つたワードプロセツサ
として動作させるためのプログラムをFDD２４
にセツトされたフレキシブルデイスクからプログ
ラムメモリ２５３内に転送し、しかるのち、プロ
グラムメモリ２５３に移動したプログラムに従つ
てワードプロセツサとしての動作を始める。更
に、同時に後述するCRT表示回路２５４の制御
を行うCPU１１１がCRT表示回路として動作を
するためのプログラムもFDD２４に格納されて
いるフレキシブルデイスクから、後述するメモリ
１２２へ転送されるものである。なお、第４図に
おけるデータ処理フローで、補助機能とは、フレ
キシブルデイスク内の文章データを他のフレキシ
ブルデイスクにコピーするような機能を集約した
機能の総称である。

作業選択入力によつて入力処理が選択される
と、ホストCPU２５１は第５図のごときデータ
処理フローを持つた入力処理プログラムを実行す
るようになる。入力処理中の文書データは、プロ
グラムメモリ２５３内の第５図のごとき入力処理
プログラムに従つて、CRT表示回路２５４に信
号線ａを介してコマンドやデータを送り、CRT
表示回路２５４は画像パターンを作成してそれを
映像信号に変換してCRTモニター２３に与え、
CRTモニター２３の管面に画像を表示する。前
記文書データへのデータの入力に伴う処理の指令
は、キーボード２１より入力されたデータや機能
指示に従つて行われるものである。

CRT表示回路２５４に対して文字表示のみを
行わしめる場合にあつては、プログラムの指示よ
り、ホストCPU２５１がCRT表示回路２５４に
対して与えるデータの単位は画面における一行分
の表示文字に当るデータである。すなわち、ホス
トCPU２５１はキーボード２１から入力される
一文字毎の文字入力に応じて、行末に新規表示文
字を追加した一行分のデータを信号線ａを通じて
CRT表示回路２５４に送る。

操作者は逐次一文字づつ入力するものである
が、ホストCPU２５１およびCRT表示回路２５
４は一行分のデータの表示処理を行わねばならな
いので、ホストCPU２５１内での入力の処理、
更にCRT表示回路２５４内での画面への描画処
理は操作者に待ち時間を与えないようにするには
高速データ処理が必要である。

以後、データ入力の終了の指示があるまでこの
動作をくり返すことにより、入力されたデータが
CRTモニター２３に表示されるものである。

データ入力終了の指示がキーボード２１より入
力されると、ホストCPU２５１はこれを検知し
て終了処理を実行し（第５図の入力処理を終了
し）第４図のフローに戻つて、次の処理に備える
ものである。

第５図における終了処理は、入力されたデータ
をフレキシブルデイスクに書込んで、一時記憶し
ておくような処理のことである。

第４図の編集処理にあつては、キーボード２１
から入力される機能キーデータに従つて画面の書
換えが行われる。他の処理にあつても作業の指
示、経過等についてCRTモニター２３に表示さ
れる。

次にCRT表示回路２５４について説明する。

第１図はCRT表示回路２５４の一実施例のブ
ロツクダイヤグラムを示している。第１図に示す
CRT表示回路２５４は該回路全体の制御を行な
うCPU１１１（例えば、インテル社の8086や
8088などが好適である。）、CPU１１１に必要な
クロツク等の信号を供給するクロツクジエネレー
タ１１２、グラフイツクメモリ１１７の内容を順
次読出すアドレス信号を作り出し、またCRTモ
ニター２３を制御する同期信号を発生するCRT
コントローラ（以下CRTCと呼ぶ。）１１３、グ
ラフイツクメモリ１１７からパラレルのデータを
シリアルの映像信号に変換するシフトレジスタや
CRTC１１３からの同期信号をCRTモニター２
３に供給するドライバなどからなる周辺制御回路
１１４、映像信号と同期信号を受けて画像表示を
行なうCRTモニター２３，CPU１１１からのア
クセス信号とCRTC１１３からのアクセス信号と
を時分割で制御してグラフイツクメモリ１１７に
与えることによりメモリからのデータを各々に送
り出すメモリ周辺制御回路１１６、画面の画像ビ
ツトの１ビツト毎に対応した記憶素子がビツトマ
ツプとして存在する128キロバイトのダイナミツ
クRAM（64キロビツト×16ビツトワード、但し
CPUからは８ビツトのバイト単位でアクセスさ
れる。）から構成されているグラフイツクメモリ
１１７、該CRT表示回路２５４の上位にあたる
第２図に示すホストCPU２５１や外部からの事
象に応じてCPU１１１に割込み信号を与えプロ
グラムを分岐させる割込コントローラ１１８、シ
フト読出しや書込制御ビツトやアドレス入換え選
択信号などの制御情報を保持する制御レジスタ１
１９、メモリ１２２とキヤラクタジエネレータ
（以下CGと呼ぶ。）１２３に対するCPU１１１か
らのアクセスと、第３図のホストCPU２５１か
らのアクセス信号を多重制御するようにした衝突
防止制御回路１２０、メモリ１２２への多重化ア
ドレス信号の生成とリフレツシユ動作を制御する
DRAMコントローラ１２１、ダイナミツクに記
憶を保持するダイナミツクRAM１２２（以下
DRAMと称す。）、漢字、かな、英数文字などを
ドツトマトリツクスパターンで記憶するROMか
らなるキヤラクタジエネレータ１２３から構成さ
れている。

第３図のホストCPU２５１とCRT表示回路２
５４は制御信号とデータ信号線ａで結ばれてお
り、CRT表示回路２５４のCPU１１１，CRTC
１１３、メモリ周辺制御回路１１６、割込コント
ローラ１１８、制御レジスタ１１９、衝突防止制
御回路１２０を相互に結んでいるのがCPUバス
ｂであり、信号線ａとｂとのアクセス信号を多重
してDRAMコントローラ１２１とCG１２３に与
えるメモリバスｃがある。

次に、CG１２３の詳細を第６図に示す。CG１
２３は複数のROMからなるCGROM２３１、メ
モリ内部バスからのアドレス信号により指定され
たCGROM２３１の１バイトデータをメモリバス
ｃのデータ線に供給するためのバスドライバとし
て、CGROM２３１の内容をそのままメモリバス
ｃのデータ線に供給するバスドライバ２３２，
CGROM２３１のデータを４ビツト単位で入替え
を行つてメモリバスｃに供給するバスドライバ２
３３などから構成されている。ここで、信号線ｅ
は制御レジスタ１１９にCPU１１１によつてセ
ツトされ、制御レジスタ１１９から与えられる信
号を伝達する。

更に、メモリ周辺制御回路１１６とグラフイツ
クメモリ１１７の内、書込制御に関した回路部分
を第７図に示す。

グラフイツクメモリ１１７への制御信号は時分
割制御信号発生回路１６１より与えられる。
CRTC１１３からのアクセスによる読出し時のア
ドレス信号とCPU１１１からのアクセス時のア
ドレス信号とを切替えるアドレスセレクタ１６
３，CRTC１１３からのアクセスにより読出され
たパラレルデータをシリアルな映像信号に変換す
るためのシフトレジスタ１４１，CPU１１１か
らのアクセス時にCPUバスｂとの間でデータを
やり取りするバスドライバ１６２、グラフイツク
メモリ１１７のビツト単位の書込みを制御するラ
イトイネーブル信号WEのマスクを制御する制御
レジスタ１１９の一部であるデータラツチ１９１
とCPU１１１からの書込み時にデータラツチ１
９１のライトイネーブル信号WEをグラフイツク
メモリ１１７へ与えるWEドライバ１６４，CPU
１１１から発せられ、制御レジスタ１１９にラツ
チされるアドレス入換え選択信号により、CPU
１１１からのアドレスの構成を切換えるアドレス
切換え回路１６５などが、グラフイツクメモリ１
１７の周辺に接ながつている。

次に、CGROM２３１の構成について図を用い
て詳しく説明する。第８図は従来から市販されて
いる24×24ビツト構成のキヤラクタジエネレータ
ROM（例えば日立製作所が販売している
HN613256PA10〜PA18がそれに当る。）の文字
パターンのROMへの収容法を漢字「童」を例に
示している。当該ROMではコードリフレツシユ
表示回路方式に適合するように一つの文字を８×
８ビツトのパターンに分割して合計９ケのROM
により、一文字のドツトパターンを記憶してい
る。これはコードリフレツシユ方式において文字
番号と走査線アドレスからCGの走査線データを
得るために最少のハードウエア構成で済むという
利点を有するが、本実施例にあるようなCPU１
１１によりCG１２３をアクセスしてデータを読
出し、グラフイツクメモリ１１７へ表示パターン
を書込むビツトマツプ表示方式にあつては、隣り
合う８×８ビツトのパターンをCPU１１１が読
出すときには次のROMに格納されているパター
ンのアドレスが32キロバイト離れた空間にあるの
で、その度にアドレツシングレジスタを操作せね
ばならず、CG読出し処理に好適でない。そこで、
本実施例では、CPU制御に適したCGROMの構
成として第９図に示すように24×24ビツトのパタ
ーンをバイト単位に８×24ビツトに分割して一つ
のROMに連続して収容した整列型CGを構成して
いる。アドレスは全ROMを順に並べたときのア
ドレスを16進で示している。

次に、グラフイツクメモリ１１７のアドレス構
成について図を用いて説明する。

映像信号は画像ビツトの直列な連らなりとし
て、走査線単位で構成されている。すなわち、画
面のリフレツシユのためのCRTC１１３による読
出しは画面の始めから16ビツト単位に行われ、
MSBから順に直列変換され、LSBの次には次の
16ビツトのMSBが連らなつている。

従来のグラフイツクメモリのアドレス構成を第
１０図に示す。領域１１７ａがCRTモニター２
３の画面に表示される範囲である。CRTモニタ
ー２３の画面にはグラフイツクメモリ１１７の
内、横1024ドツト（128バイト）、縦560本の走査
線分で計71680バイトが表示できるようになつて
いる。この内横984ドツト、縦560走査線を使つ
て、１文字24×28ドツトの構成で41字×20行の漢
字表示画面を形成する。41字×20行の漢字表示画
面の内、テキスト領域として17行を残りは管理情
報や加工中の情報などを表示する管理情報領域と
して使用する。

一方CPUにとつては24×24ビツトの文字パタ
ーンを扱うとき、走査線の走査方向には３バイト
の深さ、走査線の並び順の方向に対しては24バイ
トの深さになる。CPU１１１として使われるイ
ンテル社8086や8088にあつては、連続するアドレ
スの繰返し処理に対して、ストリング命令が用意
されている。すなわち、所定のレジスタに指定し
た源アドレスから所定のレジスタに指定した行先
アドレス指定されたバイト数のデータ転送を、最
少の命令ステツプと、最短の処理時間で行うもの
である。この処理方式において最大の効果を得る
には、一回の転送バイト数を大きく取るのが有効
であり、このためにはバイトアドレスが連続して
いることが必要である。この点に着目すれば、
CPU１１１から見たグラフイツクメモリ１１７
のアドレスは、グラフイツクメモリ１１７へCG
１２３から文字パターンデータを転送して文字表
示処理を行うときには、走査線の並び順方向に並
ぶべきである。一方、画面スクロール処理のよう
にグラフイツクメモリ１１７の内の大きなブロツ
クを移動させるような場合には、グラフイツクメ
モリ１１７のアドレス構成はCRTアクセスと同
じ方向（すなわち走査線の走査方向）に並ぶべき
である。

本実施例になるグラフイツクメモリ１１７のア
ドレス構成はCPU１１１の指示により、走査線
の並び順方向と、走査線の走査方向の２種のアク
セス法を選択できるようになつており、その詳細
を第１１図に示す。

第１１図に示すアドレスを実現するために、第
７図に示すアドレスセレクタ１６３へのCRTア
ドレスとCPUアドレスの二群の入力とグラフイ
ツクメモリ１１７へのアドレスとの対応は第１２
図のようになつている。その中でメモリアドレス
におけるバンク切換えとは16ビツト構成の
DRAMでの各８ビツトブロツクの選択の信号で
あり、RA0〜７はDRAMのRASアドレスを示
し、CA0〜７はCASアドレスを示している。

以上のようにグラフイツクメモリ１１７のアド
レス構成をCPUアドレス選択１として整列型
CGROM２３１と同じようにアクセス可能とした
ことがCPU１１１による文字表示処理に好適で
あり、CPUアドレス選択２にあつてはCPU１１
１によるグラフイツクメモリ１１７の内容のブロ
ツク移動の処理であるスクロール処理にも好適な
構成となつている。

次に動作についての説明を行う。ビツトマツプ
メモリに占める漢字一文字のエリアは全角文字で
24（横）×28（縦）ビツト、半角文字では12×28ビ
ツトである。縦方向は文字パターン部が24ビツ
ト、行間スペースあるいはアンダーラインや横罫
線用のエリアとして４ビツトが割当てられてい
る。縦罫線は文字パターンの24ビツトのエリアに
オーバレイされる。

ホストCPU２５１から画面表示に関する指示
は第１図に示す信号線ａを通じてCRT表示回路
２５４のCPU１１１のアクセスとの衝突を衝突
防止制御回路１２０により回避して、メモリ１２
２の情報伝達エリアに入れられる。その情報がセ
ツトされると、ホストCPU２５１は割込コント
ローラ１１８に起動信号を与える。CPU１１１
は割込みにより処理プログラムが起動して、画面
制御、データの書込みの処理などを実行する。画
面制御は全画面消去や画面スクロールなどであ
る。データの書込みは、新規画面の表示であつて
も、旧画面への新データの書き重ねであつても、
スクロールをしたことによる新しい一行の追加書
込みであつてもホストCPU２５１から一行分毎
のデータを単位としてCPU１１１へ転送される。

メモリ１２２の情報伝達エリアに一行分の表示
データが用意され、データの書込みがコマンドと
して与えられ、割込みコントローラ１１８により
起動がかけられると、メモリ１２２の中に格納さ
れたCRT表示回路としての制御を行うプログラ
ムが起動され、メモリ１２２の情報伝達エリアに
書込みがコマンドとして与えられていることによ
つてCPU１１１は第１３図に示すフローを持つ
プログラムを実行する。

このフローにあつては、まず、処理ステツプ
1201でメモリ１２２の情報伝達エリアの表示デー
タに付随する表示制御パラメータの中から表示す
べき１行の先頭を示す行列値（Ｘ，Ｙ）を得て、
グラフイツクメモリ１１７における当該アドレス
を算出する。次に、処理ステツプ1202で表示デー
タの文字データの中から表示すべき文字を示すポ
インタに従つて一文字取り出しCG番号を得た後、
処理ステツプ1203に移つてCG番号をCGROM２
３１のアドレスとCGROM２３１のアドレスを因
数として後述する一文字表示サブプログラム処理
ステツプ1204に分岐する。一文字の表示が終了す
ると処理ステツプ1205に移つて、表示すべき文字
データの位置を示す文字ポインタを一つ進め、更
に処理ステツプ1206に移つてメモリ１２２の情報
伝達エリアの表示データに付随する表示制御パラ
メータの中の指定表示文字数について表示処理を
終了したかを調べ、終つていなければ処理ステツ
プ1202に戻つて次の文字表示に移り、終りであれ
ば処理を終了する。

グラフイツクメモリ１１７は画面に表示すべき
パターンを書込むためにCPU１１１により書込
みアクセスが行われるとともに、CRTモニター
２３の画面を光らせるためにCRTC１１３により
読出されて画面リフレツシユが行われなければな
らない。以上の動作があたかも同時に行われてい
るように制御するため、メモリ周辺制御回路１１
６は第１４図のように画面リフレツシユのための
CRTC１１３からの読出し時間と、CPU１１１
効となる。

次に使用時の動作について、グラフイツクメモ
リ１１７上に画面のパターンを形成するCPU１
１１からの処理動作と、出来上つたパターンを順
次グラフイツクメモリから読出してCRTモニタ
ー２３に表示する動作を分けて説明する。

(1) CPUからの処理 表示情報はビツト単位でグラフイツクメモリ１
１７に“１”（輝点）あるいは“０”（暗点）を書
き込み記憶される。文字の表示は指定された文字
のパターンをCG１２３より、記憶すべきグラフ
イツクメモリ１１７のバイトアドレスヘストリン
グ命令を使つて書込むことにより、画面に文字が
表示されることになる。

第１５図に示すような半角文字Ａ（12×24ドツ
ト）を１文字新規表示する場合の一文字表示サブ
プログラム処理について、従来回路と本実施例に
よる回路における処理時間の比較を行う。なお、
このとき、CPU１１１は15MHzのクロツクで
Waitなしで動作し、更に命令フエツチは内部処
理中に行われるものとして計算するものとする。

第１６図は従来の回路による書込み処理のフロ
ーであつて、半角文字Ａのパターンをグラフイツ
クメモリ１１７に描画する基本処理に約1.12mS
を要している。

第１７図は本実施例になる書込み処理のフロー
を示している。第１５図に示す半角一文字の表示
にあつては、処理ステツプ1600でCPUアドレス
選択１を指定し、処理ステツプ1601でCGROM２
３１からのシフト読出しを制御レジスタ１１９に
セツトしてバスドライバ２３３を選択し、次の処
理ステツプ1602で上位４ビツトを書込みさせない
ために制御レジスタ１１９にマスクをセツトす
る。そして処理ステツプ1603でCGROM２３１か
らグラフイツクメモリ１１７へ24バイトのパター
ンデータ転送を行う。但しグラフイツクメモリ１
１７は24×４ビツトのパターンが描画されるもの
である。次に処理ステツプ1604で行間に当るエリ
アのクリアを行い、次は右側４ビツト分の描画を
行う。そのために処理ステツプ1605でCGアドレ
ス回復、処理ステツプ1606でマスクの変更を行
い、処理ステツプ1607でグラフイツクメモリアド
レスの更新を行つて24×４ビツトの描画処理ステ
ツプ1608を行う。最後に処理ステツプ1609〜1613
で始めと同じくCGROM左側４ビツトの24回の移
送を行つて終了する。

本実施例の回路における処理ではCGROM２３
１からグラフイツクメモリ１１７へのパターンの
転送はCPU１１１からみたグラフイツクメモリ
１１７のアドレスを第１１図に示すCPUアドレ
ス選択(1)による構成のもとでのストリング命令に
より行われるため、プログラムループがなくな
り、また、処理の多くを占めるパターン転送はス
トリング命令によるため所要クロツク数が少なく
なり、同じ描画でも約0.366mSしか要しない。

次にスクロール動作について説明する。第１８
図にはアドレス切換え無しの場合で、本実施例で
のアドレス選択(1)を用いてスクロール動作を行う
フローについて示している。本実施例にあつては
第１９図に示すフローでスクロールを行うことに
なり、処理ステツプ1701ではアドレス選択(2)のセ
ツト、処理ステツプ1702から1704ではストリング
動作のためのパラメータセツトを行う。すなわ
ち、テキストの２行目に当るグラフイツクメモリ
１１７のアドレス番地を源とし、テキストの１行
目のグラフイツクメモリ１１７のアドレス番地を
行先としてセツトして、テキスト２行目からテキ
ストの最後17行目までのグラフイツクメモリ１１
７のバイト数を転送バイト数とする。処理ステツ
プ1705では１つの転送のストリング命令で指定の
57344バイトの転送が行われる。その後、処理ス
テツプ1706では第18行目に新規に表示されるべき
一行分の表示データの描画を行う。

アドレス切換え無しの場合でもストリング命令
により処理の高速化は計られているが、更にアド
レス切換えを実施すると、第１９図に示すよう
に、１回の転送のストリング命令で済ませること
ができ、切換え無しの第１８図に示すフローに比
較してストリング命令を実行する前の前処理を１
回で済ませることになり、更に高速動作となる。

以上の説明にあつては画面の内容が下方から上
方へせり上つて行くように見える上スクロールを
例示したが、反対の下スクロールであつても源ア
ドレスと行先アドレスが異なるのみで、同様な動
作となる。

(2) リフレツシユ動作 第１１図の（ ）内に示すCRTアドレスの順
にCRTモニター制御の同期タイミングに応じて
CRTC１１３はグラフイツクメモリ１１７に対し
て読出し信号を発生する。CRTC１１３は画面位
置の順番にアドレスを生成し、リード信号を時分
割制御信号発生回路１６１に与える。時分割制御
信号発生回路１６１はCRTC読出し時間にアドレ
スセレクタ１６３を制御してアドレスをグラフイ
ツクメモリ１１７に与える。CRTC読出し時間に
グラフイツクメモリ１１７から読出されたデータ
は、シフトレジスタ１４１に与えられた後、映像
クロツクによつてパラレルからシリアルに変換さ
れ、映像信号として周辺制御回路１１４内の駆動
回路を経てCRTモニター２３に与えられる。

〔実施例の変形〕

メモリからメモリへのデータ転送にDMA転送
を行うDMAコントローラを用いた画像表示装置
においても、縦形配列のグラフイツクメモリのア
ドレス構成が有効であり、この場合には、CPU
はストリング命令をもたないものであつても同様
な効果を得ることができる。

CPUとしてはインテル社の8086，8088が好適
であるが、当然ながら、当該品と同等の機能をも
つ他のCPUを用いても同等の効果が得られるこ
とは明らかである。

〔発明の効果〕

以上のように、本発明によれば、ビツトマツプ
表示方式の画像表示装置において、CPUの特性
を最大限に利用して、漢字等の文字を高速にグラ
フイツクメモリへ書込む処理と、更に高速なスク
ロール処理が可能となつて、グラフイツク表示も
可能であり、また文字表示も早い装置を提供でき
る。特に一文字描画処理において従来装置の回路
に対する処理例に対して、本発明の回路ではスト
リング命令による高速処理が可能となり、高速化
が計れることが例示できる。

画面メモリの書換えの所要時間が短縮化され、
また文書編集中に多用されるスクロールが高速化
されることにより、操作者によつて対話型に行わ
れるワードプロセツシング処理等における応答時
間が短縮されることから、高速漢字入力や画面を
書き換えての編集処理において操作性が向上す
る。

【図面の簡単な説明】

第１図は本発明になる画像表示装置のブロツク
ダイヤグラム、第２図は本発明の画像表示装置を
利用したワードプロセツサの外観図、第３図はワ
ードプロセツサの回路部のブロツクダイヤグラ
ム、第４図はワードプロセツサの動作プログラム
のフローチヤート、第５図はワードプロセツサの
動作プログラムの内、入力処理に関するフローチ
ヤート、第６図はCGの詳細ブロツクダイヤグラ
ム、第７図はWE制御に関する回路部のブロツク
ダイヤグラム、第８図は従来のCGROMのパター
ンの構成を示す図、第９図は本実施例における
CGの構成を示す図、第１０図は従来のグラフイ
ツクメモリのアドレス構成を示す図、第１１図は
本実施例におけるグラフイツクメモリのアドレス
構成を示す図、第１２図はCRTアドレスとCPU
アドレスとメモリアドレスとの関係を示す図、第
１３図は本実施例が画像表示装置として動作する
ためのCPUが実行する一行表示のプログラムの
フローチヤート、第１４図はCRTCからの読出し
とCPUからのアクセスとの時分割制御を示すタ
イミングチヤート、第１５図は半角文字Ａを表示
したグラフイツクメモリを示す図、第１６図は従
来装置でのグラフイツクメモリへの書込み処理の
フローチヤート、第１７図は本実施例における書
込み処理のフローチヤート、第１８図は従来での
スクロールのフローチヤート、第１９図は本実施
例におけるスクロールのフローチヤートである。 ２３……CRTモニター、１１１……CPU、１
１３……CRTコントローラ（CRTC）、１１６…
…メモリ周辺制御回路、１１７……グラフイツク
メモリ、１２３……キヤラクタジエネレータ
（CG）、１６５……アドレス切換え回路、２３１
……CGROM。

Claims (1)

【特許請求の範囲】
1. １ CPUによる制御の下に、キヤラクタジエネ
   レータとビツトマツプ式のリフレツシユメモリを
   アクセスして指定アドレスに対し所定の画像パタ
   ーンを書込む書込み手段と、前記リフレツシユメ
   モリに書込まれた画像パターンを読出して表示す
   る走査形の表示手段とを備えた画像表示装置にお
   いて、前記キヤラクタジエネレータは文字パター
   ンドツトマトリツクスのドツトデータを走査線の
   走査方向にバイト単位で区画してこれを走査線の
   並び方向順に連続して収容したメモリを備え、前
   記書込み手段はCPUによる前記リフレツシユメ
   モリアクセスアドレス順を走査線の走査方向と並
   び順方向に切換える手段を備えたことを特徴とす
   る画像表示装置。