JPS6161432B2 - - Google Patents
Info
- Publication number
- JPS6161432B2 JPS6161432B2 JP14276281A JP14276281A JPS6161432B2 JP S6161432 B2 JPS6161432 B2 JP S6161432B2 JP 14276281 A JP14276281 A JP 14276281A JP 14276281 A JP14276281 A JP 14276281A JP S6161432 B2 JPS6161432 B2 JP S6161432B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- tag line
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
この発明はデータ処理装置における入出力チヤ
ネル装置に関する。
ネル装置に関する。
従来、入出力チヤネル装置と入出力制御装置と
の間の入出力インタフエースに使用されるデータ
転送方式はデータ線上にデータの確定しているこ
とを保証するタグ線により制御されている。例え
ば入出力制御装置から入出力チヤネル装置へのデ
ータ転送では入出力制御装置はデータ線上にデー
タを確定させ、入出力チヤネル装置へのタグ線Ａ
を論理“１”とすることによりデータを送出す
る。
の間の入出力インタフエースに使用されるデータ
転送方式はデータ線上にデータの確定しているこ
とを保証するタグ線により制御されている。例え
ば入出力制御装置から入出力チヤネル装置へのデ
ータ転送では入出力制御装置はデータ線上にデー
タを確定させ、入出力チヤネル装置へのタグ線Ａ
を論理“１”とすることによりデータを送出す
る。
入出力チヤネル装置はタグ線Ａが論理“１”に
なつたことにより、データ線上のデータを取込
み、入出力制御装置へのタグ線Ｂによりデータを
受取つたことを通知する。入出力制御装置はタグ
線Ｂ上の通知によりデータ線のデータが受取られ
たことを認識し、次のデータを上記と同様の手順
で入出力チヤネル装置に送出する。
なつたことにより、データ線上のデータを取込
み、入出力制御装置へのタグ線Ｂによりデータを
受取つたことを通知する。入出力制御装置はタグ
線Ｂ上の通知によりデータ線のデータが受取られ
たことを認識し、次のデータを上記と同様の手順
で入出力チヤネル装置に送出する。
入出力チヤネル装置から入出力制御装置への転
送時には、入出力制御装置はタグ線Ａにより入出
力チヤネル装置に対してデータ転送を要求し、入
出力チヤネル装置はタグ線Ａ上の要求によりデー
タ線上にデータを載せタグ線Ｂを論理“１”にす
る。入出力制御装置はタグ線Ｂの論理“１”によ
りデータ線上のデータを取込み、タグ線Ａにより
次のデータの転送を要求する。
送時には、入出力制御装置はタグ線Ａにより入出
力チヤネル装置に対してデータ転送を要求し、入
出力チヤネル装置はタグ線Ａ上の要求によりデー
タ線上にデータを載せタグ線Ｂを論理“１”にす
る。入出力制御装置はタグ線Ｂの論理“１”によ
りデータ線上のデータを取込み、タグ線Ａにより
次のデータの転送を要求する。
以上のごとく、この従来の転送方式では各装置
はタグ線ＡまたはＢの応答を確認して転送シーケ
ンスを進めるためデータの転送速度を十分速くす
ることができず、また両装置間のケーブル長が長
くなるに従がい転送速度が低下するという欠点が
あつた。
はタグ線ＡまたはＢの応答を確認して転送シーケ
ンスを進めるためデータの転送速度を十分速くす
ることができず、また両装置間のケーブル長が長
くなるに従がい転送速度が低下するという欠点が
あつた。
一方、磁気デイスク装置等の入出力装置は、そ
の記録密度が増すに従がい、これに要求される転
送速度が増す傾向にあり、入出力インタフエース
の転送能力の向上が必要とされる。そこで高速の
転送速度を実現する手段として以下に示すように
タグ線の応答確認を取らずに転送動作を行なう方
式が用いられてきた。
の記録密度が増すに従がい、これに要求される転
送速度が増す傾向にあり、入出力インタフエース
の転送能力の向上が必要とされる。そこで高速の
転送速度を実現する手段として以下に示すように
タグ線の応答確認を取らずに転送動作を行なう方
式が用いられてきた。
この従来の方式においては第１図に示すごとく
入出力制御装置は入出力チヤネル装置からのタグ
線Ｂの応答を待たずにタグ線Ａにより連続してデ
ータの要求または転送を行なうものである。第１
図は入出力チヤネル装置から入出力制御装置への
入力転送の場合について示している。入出力制御
装置はタグ線Ａの信号を立上げ入出力チヤネル装
置にデータ転送を要求すると、入出力チヤネル装
置からのタグ線Ｂの信号による応答を待たずに、
あらかじめ定められた一定時間ｔが経過すると、
次のデータを受付け可能である限りタグ線Ａの信
号により次々とデータを要求する。入出力チヤネ
ル装置はこのタグ線Ａの信号を受取り、データの
準備ができるとデータ線上に転送データを載せタ
グ線Ｂに信号を送出する。入出力制御装置はタグ
線Ｂの信号により先の要求に対する応答を確認す
ると共にデータ線上のデータを取込む。
入出力制御装置は入出力チヤネル装置からのタグ
線Ｂの応答を待たずにタグ線Ａにより連続してデ
ータの要求または転送を行なうものである。第１
図は入出力チヤネル装置から入出力制御装置への
入力転送の場合について示している。入出力制御
装置はタグ線Ａの信号を立上げ入出力チヤネル装
置にデータ転送を要求すると、入出力チヤネル装
置からのタグ線Ｂの信号による応答を待たずに、
あらかじめ定められた一定時間ｔが経過すると、
次のデータを受付け可能である限りタグ線Ａの信
号により次々とデータを要求する。入出力チヤネ
ル装置はこのタグ線Ａの信号を受取り、データの
準備ができるとデータ線上に転送データを載せタ
グ線Ｂに信号を送出する。入出力制御装置はタグ
線Ｂの信号により先の要求に対する応答を確認す
ると共にデータ線上のデータを取込む。
この従来方式によると相手装置の応答を待たず
にｔのサイクルでデータ転送を行なえるため高速
な転送処理が行なえるという利点がある反面、こ
のインタフエースを制御するための制御機構が複
雑になるという欠点がある。
にｔのサイクルでデータ転送を行なえるため高速
な転送処理が行なえるという利点がある反面、こ
のインタフエースを制御するための制御機構が複
雑になるという欠点がある。
この発明の目的はタグ線Ａの信号の受付数と、
タグ線Ｂの信号の送出数との差分を管理すること
により、上記欠点を解決し、応答確認を取らずに
高速転送を行なう入出力インタフエースを容易に
制御できるようにした入出力チヤネル装置を提供
することにある。
タグ線Ｂの信号の送出数との差分を管理すること
により、上記欠点を解決し、応答確認を取らずに
高速転送を行なう入出力インタフエースを容易に
制御できるようにした入出力チヤネル装置を提供
することにある。
この発明によれば、入出力制御装置から送られ
るタグ線Ａの信号の受付数と、タグ線Ａの信号に
応答して前記入出力制御装置へ送出するタグ線Ｂ
の信号の送出数との差分を計数する手段と、前記
差分が零でないことにより前記タグ線Ｂの信号を
送出する手段とから構成される。
るタグ線Ａの信号の受付数と、タグ線Ａの信号に
応答して前記入出力制御装置へ送出するタグ線Ｂ
の信号の送出数との差分を計数する手段と、前記
差分が零でないことにより前記タグ線Ｂの信号を
送出する手段とから構成される。
次にこの発明の実施例について図面を参照して
説明する。
説明する。
第２図はこの発明の一実施例を示すシステム構
成図である。第２図において、中央処理装置（以
下CPUと記述する）３０は主記憶制御装置
（MCU）２０を介して主記憶装置（MMU）１０
上にチヤネルプログラムを格納し、入出力チヤネ
ル制御装置（IOCHC）４０に対して入出力動作
の開始を指示する。入出力チヤネル制御装置４０
はチヤネル制御部（CHC）４１と複数台の入出
力チヤネル装置（CH）５０〜５７とから構成さ
れており、各入出力チヤネル装置には入出力イン
タフエースパス１１０〜１１７により入出力制御
装置（IOC）６０〜６７が接続されている。ま
た、各入出力制御装置６０〜６７には入出力装置
（IOU）７０〜７７が接続される。
成図である。第２図において、中央処理装置（以
下CPUと記述する）３０は主記憶制御装置
（MCU）２０を介して主記憶装置（MMU）１０
上にチヤネルプログラムを格納し、入出力チヤネ
ル制御装置（IOCHC）４０に対して入出力動作
の開始を指示する。入出力チヤネル制御装置４０
はチヤネル制御部（CHC）４１と複数台の入出
力チヤネル装置（CH）５０〜５７とから構成さ
れており、各入出力チヤネル装置には入出力イン
タフエースパス１１０〜１１７により入出力制御
装置（IOC）６０〜６７が接続されている。ま
た、各入出力制御装置６０〜６７には入出力装置
（IOU）７０〜７７が接続される。
チヤネル制御部４１はCPU３０からの入出力
動作指示により主記憶装置１０上のチヤネルプロ
グラムを読出し、プログラムで指定される入出力
チヤネル装置を起動する。いま入出力チヤネル装
置５０がプログラムにより指定された場合につい
て示すと、入出力チヤネル装置５０はプログラム
で指定される入出力コマンドを入出力制御装置６
０に送り、入出力装置７０の起動を指示する。入
出力制御装置６０及び入出力装置７０を起動する
と入出力チヤネル装置５０は入出力コマンドによ
り指定される転送動作を開始する。すなわち入力
系コマンドの場合は入出力制御装置６０から送ら
れるデータをチヤネルプログラムで指定される主
記憶装置１０のアドレスに、出力系コマンドの場
合は主記憶装置１０からデータを読出し、入出力
制御装置６０に転送する。入出力チヤネル装置５
０と入出力制御装置６０との間のインタフエース
１１０での転送動作は第１図に示したシーケンス
により実行される。
動作指示により主記憶装置１０上のチヤネルプロ
グラムを読出し、プログラムで指定される入出力
チヤネル装置を起動する。いま入出力チヤネル装
置５０がプログラムにより指定された場合につい
て示すと、入出力チヤネル装置５０はプログラム
で指定される入出力コマンドを入出力制御装置６
０に送り、入出力装置７０の起動を指示する。入
出力制御装置６０及び入出力装置７０を起動する
と入出力チヤネル装置５０は入出力コマンドによ
り指定される転送動作を開始する。すなわち入力
系コマンドの場合は入出力制御装置６０から送ら
れるデータをチヤネルプログラムで指定される主
記憶装置１０のアドレスに、出力系コマンドの場
合は主記憶装置１０からデータを読出し、入出力
制御装置６０に転送する。入出力チヤネル装置５
０と入出力制御装置６０との間のインタフエース
１１０での転送動作は第１図に示したシーケンス
により実行される。
入出力チヤネル装置５０の構成を第３図に示
す。入出力チヤネル装置５０はチヤネル制御部８
０、入出力インタフエース制御部８２、データバ
ツフア８１及び入出力インタフエースレジスタ８
４及び８５から構成されており、チヤネル制御部
４１からの入出力動作指示はパス１０３１により
チヤネル制御部８０に通知される。チヤネル制御
部８０は指示コマンドを解続し、入出力インタフ
エース制御部８２にパス２０１により入出力制御
装置６０を起動するためのＩ／Ｏインタフエース
の制御を指示する。
す。入出力チヤネル装置５０はチヤネル制御部８
０、入出力インタフエース制御部８２、データバ
ツフア８１及び入出力インタフエースレジスタ８
４及び８５から構成されており、チヤネル制御部
４１からの入出力動作指示はパス１０３１により
チヤネル制御部８０に通知される。チヤネル制御
部８０は指示コマンドを解続し、入出力インタフ
エース制御部８２にパス２０１により入出力制御
装置６０を起動するためのＩ／Ｏインタフエース
の制御を指示する。
Ｉ／Ｏインタフエースパス１１０は制御信号線
群１１０１と入出力チヤネル装置５０から入出力
制御装置６０への出力データ線１１０２と入出力
制御装置６０から入出力チヤネル装置５０への入
力データ線１１０３とから構成されている。Ｉ／
Ｏインタフエース制御部８２はパス１１０により
入出力動作の起動シーケンス制御を行なうが、こ
の動作の内容についてはこの発明と直接関係ない
ため省略する。
群１１０１と入出力チヤネル装置５０から入出力
制御装置６０への出力データ線１１０２と入出力
制御装置６０から入出力チヤネル装置５０への入
力データ線１１０３とから構成されている。Ｉ／
Ｏインタフエース制御部８２はパス１１０により
入出力動作の起動シーケンス制御を行なうが、こ
の動作の内容についてはこの発明と直接関係ない
ため省略する。
起動シーケンスに続いて入出力データ転送動作
に入るが、入出力制御装置６０から入出力チヤネ
ル装置５０への入力転送時には入出力制御装置６
０はパス１１０３にデータを載せ、パス１１０１
に含まれるタグ線Ａによりデータの受取りを指示
し、このタグ線Ａの指示により入出力インタフエ
ース制御部８２はレジスタ８５のストロープ信号
２０４を論理“１”とし、パス1103上のデータを
レジスタ８５に取込む。レジスタ８５に取込まれ
たデータはデータバツフア８１に格納され、パス
１０３２によりチヤネル制御部４１に送り、主記
憶装置１０への格納を要求する。また、入出力イ
ンタフエース制御部８２はタグ線Ａに対してパス
１１０１上のタグ線Ｂを論理“１”としデータの
受取りを通知する。
に入るが、入出力制御装置６０から入出力チヤネ
ル装置５０への入力転送時には入出力制御装置６
０はパス１１０３にデータを載せ、パス１１０１
に含まれるタグ線Ａによりデータの受取りを指示
し、このタグ線Ａの指示により入出力インタフエ
ース制御部８２はレジスタ８５のストロープ信号
２０４を論理“１”とし、パス1103上のデータを
レジスタ８５に取込む。レジスタ８５に取込まれ
たデータはデータバツフア８１に格納され、パス
１０３２によりチヤネル制御部４１に送り、主記
憶装置１０への格納を要求する。また、入出力イ
ンタフエース制御部８２はタグ線Ａに対してパス
１１０１上のタグ線Ｂを論理“１”としデータの
受取りを通知する。
入出力チヤネル装置５０から入出力制御装置６
０への出力転送時には入出力チヤネル装置５０は
転送動作に先立ちチヤネル制御部４１の制御のも
とに主記憶装置１０からの出力データを読出し、
データバツフア８１に格納している。出力転送の
場合、入出力制御装置６０はデータを受取れる状
態になると、パス１１０１上のタグ線Ａによりデ
ータを要求し、入出力インタフエース制御部８２
はデータバツフア８１からのデータをレジスタ８
４にセツトし、パス１１０２上に載せると共にタ
グ線Ｂを論理“１”にし、入出力制御装置６０へ
データを転送する。
０への出力転送時には入出力チヤネル装置５０は
転送動作に先立ちチヤネル制御部４１の制御のも
とに主記憶装置１０からの出力データを読出し、
データバツフア８１に格納している。出力転送の
場合、入出力制御装置６０はデータを受取れる状
態になると、パス１１０１上のタグ線Ａによりデ
ータを要求し、入出力インタフエース制御部８２
はデータバツフア８１からのデータをレジスタ８
４にセツトし、パス１１０２上に載せると共にタ
グ線Ｂを論理“１”にし、入出力制御装置６０へ
データを転送する。
上記入力及び出力転送時、入出力制御装置６０
は入出力チヤネル装置５０からのタグ線Ｂの応答
を待たずにタグ線Ａにより次々とデータを転送ま
たは要求してくる。入出力チヤネル装置５０は入
出力インタフエース制御部８２内にカウント機能
を持つレジスタ８３を持つている。
は入出力チヤネル装置５０からのタグ線Ｂの応答
を待たずにタグ線Ａにより次々とデータを転送ま
たは要求してくる。入出力チヤネル装置５０は入
出力インタフエース制御部８２内にカウント機能
を持つレジスタ８３を持つている。
このカウンタの動作を第４図を参照して説明す
る。第４図はタグ線とカウンタの開係を示すタイ
ムチヤートであるが、タグ線Ａに信号を受付ける
と入出力インタフエース制御部８２はカウント機
能付レジスタ８３の内容を＋１し、タグ線Ｂに信
号を送出するとレジスタ８３を−１する。また
BUF−RDY信号はデータバツフアにデータ格納
可（入力転送時）状態か、データ準備可（出力転
送時）状態かを示す信号である。
る。第４図はタグ線とカウンタの開係を示すタイ
ムチヤートであるが、タグ線Ａに信号を受付ける
と入出力インタフエース制御部８２はカウント機
能付レジスタ８３の内容を＋１し、タグ線Ｂに信
号を送出するとレジスタ８３を−１する。また
BUF−RDY信号はデータバツフアにデータ格納
可（入力転送時）状態か、データ準備可（出力転
送時）状態かを示す信号である。
いま、出力転送時の場合について示すと、タグ
線Ａを受付ける毎にレジスタ８３を＋１してゆく
が、BUF−RDY信号が論理“１”となり転送す
べきデータが準備されたことを検出すると、入出
力インタフエース制御部８２はその時のレジスタ
８３の状態を調べ、もしその値が正であるとタグ
線Ｂの信号によりデータを入出力制御装置６０に
送ると共にレジスタ８３の内容を−１する。以下
BUF−RDY＝１でかつレジスタ８３の内容が正
である限り、あらかじめ定められた一定周期でタ
グ線Ｂの信号を送出し、入出力制御装置６０にデ
ータを転送する。
線Ａを受付ける毎にレジスタ８３を＋１してゆく
が、BUF−RDY信号が論理“１”となり転送す
べきデータが準備されたことを検出すると、入出
力インタフエース制御部８２はその時のレジスタ
８３の状態を調べ、もしその値が正であるとタグ
線Ｂの信号によりデータを入出力制御装置６０に
送ると共にレジスタ８３の内容を−１する。以下
BUF−RDY＝１でかつレジスタ８３の内容が正
である限り、あらかじめ定められた一定周期でタ
グ線Ｂの信号を送出し、入出力制御装置６０にデ
ータを転送する。
以上のごとく、入出力制御装置からのデータ転
送要求に対して入出力インタフエース制御部８２
はレジスタ８３を介することにより、その応答制
御を行ない、タグ線Ｂの信号の送出条件としてタ
グ線Ａの信号を見ることなしに、レジスタ８３の
状態により判断すれば良い。従つて入出力インタ
フエースの制御論理を非常に簡単に作ることがで
きると共に、主記憶装置１０のアクセスの待合せ
により入出力制御装置６０への転送データがデー
タバツフア８１に準備できてなくとも入出力制御
装置６０からの連続するデータ要求に対処でき
る。
送要求に対して入出力インタフエース制御部８２
はレジスタ８３を介することにより、その応答制
御を行ない、タグ線Ｂの信号の送出条件としてタ
グ線Ａの信号を見ることなしに、レジスタ８３の
状態により判断すれば良い。従つて入出力インタ
フエースの制御論理を非常に簡単に作ることがで
きると共に、主記憶装置１０のアクセスの待合せ
により入出力制御装置６０への転送データがデー
タバツフア８１に準備できてなくとも入出力制御
装置６０からの連続するデータ要求に対処でき
る。
この発明は以上説明したように、入出力チヤネ
ル装置と入出力制御装置との転送でタグ線の応答
確認を取らずにシーケンスを進める高速転送方式
において、入出力チヤネル装置に入出力制御装置
からのタグ線Ａとその応答のタグ線Ｂとの差分を
管理するカウンタを持つことにより、非常に簡単
に高速な入出力転送動作を制御できるという効果
がある。
ル装置と入出力制御装置との転送でタグ線の応答
確認を取らずにシーケンスを進める高速転送方式
において、入出力チヤネル装置に入出力制御装置
からのタグ線Ａとその応答のタグ線Ｂとの差分を
管理するカウンタを持つことにより、非常に簡単
に高速な入出力転送動作を制御できるという効果
がある。
第１図はこの発明で使用する入出力インタフエ
ースの転送シーケンスを示すタイムチヤート図、
第２図はこの発明の一実施例を示すシステム構成
図、第３図は第２図に示した入出力チヤネル装置
５０の詳細を示すブロツク図、第４図はこの発明
のカウンタ動作を示すタイムチヤート図である。 １０：主記憶装置、２０：主記憶制御装置、３
０：中央処理装置、４０：入出力チヤネル制御装
置、４１：チヤネル制御部、５０，５７：入出力
チヤネル装置、６０，６７：入出力制御装置、７
０，７７：入出力装置、８０：チヤネル制御部、
８１：データバツフア、８２：入出力インタフエ
ース制御部、８３：カウンタ、８４，８５：レジ
スタ、１００〜１０４，１１０，１１７，１２
０，１２７，１０３１，１０３２，２００〜２０
５，１１０１〜１１０３：信号線。
ースの転送シーケンスを示すタイムチヤート図、
第２図はこの発明の一実施例を示すシステム構成
図、第３図は第２図に示した入出力チヤネル装置
５０の詳細を示すブロツク図、第４図はこの発明
のカウンタ動作を示すタイムチヤート図である。 １０：主記憶装置、２０：主記憶制御装置、３
０：中央処理装置、４０：入出力チヤネル制御装
置、４１：チヤネル制御部、５０，５７：入出力
チヤネル装置、６０，６７：入出力制御装置、７
０，７７：入出力装置、８０：チヤネル制御部、
８１：データバツフア、８２：入出力インタフエ
ース制御部、８３：カウンタ、８４，８５：レジ
スタ、１００〜１０４，１１０，１１７，１２
０，１２７，１０３１，１０３２，２００〜２０
５，１１０１〜１１０３：信号線。
Claims (1)
- １ 入出力制御装置から送られるタグ線Ａの信号
の受付数と、前記タグ線Ａの信号に応答して前記
入出力制御装置へ送出するタグ線Ｂの信号の送出
数との差分を計数する手段と、前記差分が零でな
いことにより前記タグ線Ｂに信号を送出する手段
とを有することを特徴とする入出力チヤネル装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14276281A JPS5844524A (ja) | 1981-09-09 | 1981-09-09 | 入出力チヤネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14276281A JPS5844524A (ja) | 1981-09-09 | 1981-09-09 | 入出力チヤネル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5844524A JPS5844524A (ja) | 1983-03-15 |
| JPS6161432B2 true JPS6161432B2 (ja) | 1986-12-25 |
Family
ID=15322984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14276281A Granted JPS5844524A (ja) | 1981-09-09 | 1981-09-09 | 入出力チヤネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844524A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054066A (ja) * | 1983-09-02 | 1985-03-28 | Fujitsu Ltd | デ−タ転送チエツク方式 |
-
1981
- 1981-09-09 JP JP14276281A patent/JPS5844524A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5844524A (ja) | 1983-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0009678B1 (en) | Computer input/output apparatus | |
| US4860244A (en) | Buffer system for input/output portion of digital data processing system | |
| US5664145A (en) | Apparatus and method for transferring data in a data storage subsystems wherein a multi-sector data transfer order is executed while a subsequent order is issued | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| JPS60134953A (ja) | デ−タ転送制御装置 | |
| JPS6161432B2 (ja) | ||
| JPS634219B2 (ja) | ||
| JP3110024B2 (ja) | メモリ制御システム | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPS6333185B2 (ja) | ||
| JPH0145657B2 (ja) | ||
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH042981B2 (ja) | ||
| JPS599925B2 (ja) | 優先処理方式 | |
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPS581812B2 (ja) | デ−タ処理システム | |
| JPS6250848B2 (ja) | ||
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH0786852B2 (ja) | Ｉ／ｏプロセッサのデータ転送方式 | |
| JPS61131154A (ja) | デ−タ転送制御方式 | |
| JPH04283848A (ja) | データ転送制御方式 | |
| JPH0577090B2 (ja) | ||
| JPS5916036A (ja) | 入出力制御装置 | |
| JPH0479022B2 (ja) |