JPH04284540A - データチェック回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データチェック回路に
関し、特にデータ処理装置の入出力データをチェックす
る回路に関するものである。

【０００２】現在、データ処理を行う無線装置の監視制
御装置等においては、入力データの異常検出や断検出及
び内部処理の異常検出としてソフトウェアの暴走検出・
無限ループ検出等がなされているが、不定期にデータを
処理する装置においては、受信データに対する処理結果
が正常に出力されたかどうかを監視する機能が必要とな
っている。

【０００３】

【従来の技術】図７には、入力処理部１１と演算部１２
と出力処理部１３とで構成されたデータ処理装置１に対
するデータチェック回路２０が示されており、まず、デ
ータ処理装置１においては、入力処理部１１では入力デ
ータを、例えばレベル変換を行ったり、ＦＣＳ（フレー
ム・チェック・シーケンス）等の冗長ビットを取り除い
たりして演算部１２のためのインタフェース機能を果た
し、また、演算部１２で演算処理されたデータを出力処
理部１３で入力処理部１１と逆のインタフェース機能を
行ってデータを出力する。

【０００４】そして、データチェック回路２０は、デー
タ処理装置１の性能低下検出を行うため一定時間間隔で
命令実行能力を測定するものであり、典型的には特開昭
５２−１３３７１８　号公報や同５７−１３４７３３　
号公報等に示すように、入力処理部１１への入力データ
数と出力処理部１３からの出力データ数が不一致のとき
、データ処理装置１の動作が異常であるとしてアラーム
信号を発生するようにしている。

【０００５】

【発明が解決しようとする課題】このような従来のデー
タチェック回路では、データ処理装置１が多数の入力に
対して集約された情報を出力する装置の場合には入力デ
ータ数と出力データ数とは必ずしも一致しないため適用
できない。また、回線障害時には、受信できなくなる場
合があり、このような受信できない場合でもデータ処理
装置１自体は正常であっても入力データ数＞出力データ
数の関係となってしまい、一致／不一致で障害検出を行
う方法では不適当となってしまう。更には、過大入力デ
ータがあったときにその内の処理不可能データを抹消し
た場合の異常検出も一致／不一致では不適当であり使用
できないという問題点があった。

【０００６】従って、本発明は、データ処理装置の障害
状態を正確に検出できるデータチェック回路を実現する
ことを目的とする。

【０００７】

【課題を解決するための手段】図１は、上記の目的を達
成するための本発明に係るデータチェック回路の原理構
成を示した図で、このデータチェック回路２は、データ
処理装置１の入力データ及び出力データがフォーマット
データでなくパルスである場合、その入力データパルス
と出力データパルスを計数して両データパルスの数の差
が閾値Ｔｈ１より多い時に能力低下アラームを発生する
ものである。

【０００８】また、本発明では、入力データ及び出力デ
ータがフォーマットデータであるとき、データ処理装置
１の個々の入力データを検出して該入力データパルスを
発生する入力データ検出部３と、該データ処理装置１の
個々の出力データを検出して該出力データパルスを発生
する出力データ検出部４とを更に設けてもよい。

【０００９】更に本発明では、両データパルスの差が該
閾値Ｔｈ１より更に大きい閾値Ｔｈ２より多い時に障害
アラームを発生するようにしてもよい。

【００１０】更に本発明では、該入力データ及び出力デ
ータが、それぞれ複数個並列に発生され、該入力データ
検出部３及び出力データ検出部４でそれぞれデータ検出
の論理和を取って該入力データパルス及び出力データパ
ルスを発生するようにしてもよい。

【００１１】

【作用】図１に示す本発明におけるデータチェック回路
２では、データ処理装置１の入力データ及び出力データ
がフォーマットデータでなくパルスであるような場合、
データ処理装置１が正常であればその入力データパルス
は何らかの処理を施された後、出力データパルスとして
出力されるので両者の計数値間には一定のパルス数以上
の差は生じないが、データ処理装置１に何からの処理能
力の低下が発生すると、入力データパルスの数＞出力デ
ータパルスの数、或いは入力データパルスの数＜出力デ
ータパルスの数、というように両パルス数の差は大きく
なって行くので、或る閾値Ｔｈ１を設定しておき、この
閾値Ｔｈ１より両パルス数の差が多くなった時にはデー
タチェック回路２からアラームを発生してその能力低下
を知らせる。

【００１２】また、本発明では、データ処理装置１への
入力データ及び出力データがフォーマットデータである
とき、図１に点線で示した入力データ検出部３でその個
々の入力データを検出してその度毎に上記の入力データ
パルスを発生し、同じく点線で示した出力データ検出部
４でその個々の出力データを検出してその度毎に上記の
出力データパルスを発生することにより、これらのデー
タパルスを受けたデータチェック回路２では両パルス数
の差が閾値Ｔｈ１より多くなった時にアラームを発生し
てその能力低下を知らせる。

【００１３】更に本発明では、データチェック回路２に
おいて閾値Ｔｈ１より更に大きい閾値Ｔｈ２を設定し、
両データパルスの差がその閾値Ｔｈ２より多い時には単
に能力低下しただけでなく更に悪い障害状態になってい
るとして図１に点線で示すように障害アラームを発生す
るようにしてもよい。

【００１４】また、上記のようなフォーマットデータで
ないデータパルス或いはフォーマットデータが、それぞ
れ複数個並列に入出力されるときには、入力データ検出
部３及び出力データ検出部４でそれぞれデータ検出を行
った結果の論理和を取って該入力データパルス及び出力
データパルスを発生するようにしてもよい。

【００１５】

【実施例】図２は、図１に示した本発明に係るデータチ
ェック回路２に入力されるデータパルスの発生を説明す
るための図であり、この実施例では、外部の例えば被監
視装置のリレーＲＬの接点ｒｌがオン／オフすることに
より発生するパルス信号をデータパルスとしている。従
って、リレー接点ｒｌの入力が１回有れば必ず出力デー
タが１回以上変化するため、データチェック回路２では
入力データパルスと出力データパルスとを計数し、リレ
ー接点ｒｌのパルス信号が一定回数入力された場合に出
力データが送出されなければ何らかのアラームを発生す
ることとなる。

【００１６】図３は、図２に示したようなデータパルス
が入力されるデータチェック回路２の一実施例を示した
ものであり、この実施例では、４つのカウンタ２１〜２
４と２つのＯＲゲート２５，２６とで構成されている。 カウンタ２１〜２４はそれぞれクロック端子ＣＫとリセ
ット端子ＲＳＴとカウント出力端子Ｑ２〜４を有してお
り、この内、カウンタ２１は入力データパルスをクロッ
ク端子ＣＫに入力してカウント出力Ｑ３を性能低下出力
として発生しカウント出力Ｑ４を障害検出出力として発
生する。また、カウンタ２２は出力データパルスをクロ
ック端子ＣＫに入力してカウント出力Ｑ２をカウンタ２
１のリセット端子ＲＳＴに与えると共にカウント出力Ｑ
３を自己のリセット端子ＲＳＴに与えている。更に、カ
ウンタ２３は入力データパルスをクロック端子ＣＫに入
力してカウント出力Ｑ３を自己のリセット端子ＲＳＴに
与えると共に、カウント出力Ｑ２をカウンタ２４のリセ
ット端子ＲＳＴに与えている。そして、カウンタ２４は
出力データパルスをクロック端子ＣＫに入力してカウン
ト出力Ｑ３を性能低下出力として発生しカウント出力Ｑ
４を障害検出出力として発生する。

【００１７】即ち、このデータチェック回路２において
は、カウンタ２１と２２とで入力データパルス数に対し
て出力データパルス数をチェックする機能を果たし、カ
ウンタ２４と２３とで出力データパルス数に対して入力
データパルス数をチェックする機能を果たしている。

【００１８】このようにしてカウンタ２１及び２４のカ
ウント出力Ｑ３から発生された性能低下出力はＯＲゲー
ト２５を介して性能低下アラーム信号として出力され、
また、カウンタ２１及び２４のカウント出力Ｑ４から発
生された障害検出出力はＯＲゲート２６を介して障害検
出アラーム信号として出力されることとなる。

【００１９】次にこの図２に示したデータチェック回路
の実施例におけるまず入力データパルス数に対する出力
データパルス数のチェック動作を説明すると、入力デー
タパルスがカウンタ２１のクロック端子ＣＫに入力され
ると、このカウンタ２１はカウントアップして行くが、
データ処理装置１の動作が正常に行われていれば出力デ
ータパルスも追い掛けてカウンタ２２のクロック端子Ｃ
Ｋに入力されるためカウンタ２１，２２が共にカウント
アップして行くこととなる。但し、カウント出力Ｑ２＜
カウント出力Ｑ３の関係に在るので、先にカウント出力
Ｑ２が“１”になるためカウンタ２２のカウント出力Ｑ
２によりカウンタ２１がリセットされることとなり、カ
ウンタ２１のカウント出力Ｑ３，Ｑ４からは性能低下出
力又は障害検出出力は発生されない。尚、カウンタ２２
は出力データパルスをその後もカウントすることにより
そのカウント出力Ｑ３で自己のリセット端子ＲＳＴにリ
セット信号を与えてカウントを“０”に戻す。

【００２０】しかしながら、データ処理装置１の動作に
少なくとも性能低下が生じたときには、カウンタ２２の
カウントアップ動作が全く行われないか、或いは鈍くな
るので、そのカウント出力Ｑ２は中々“１”にならず、
この間にカウンタ２１はカウント出力Ｑ３から“１”が
発生されてしまいＯＲゲート２５を介して性能低下アラ
ーム信号が発生されることとなる。そして、その後も出
力データパルスが追従しないときには、カウンタ２１の
カウント出力Ｑ４も“１”となるため、ＯＲゲート２６
を介して障害検出アラームをも発生して早急なデータ処
理装置１の復旧を促すことになる。即ち、カウント出力
Ｑ３が両データパルス間の差に対する上述した閾値Ｔｈ
１に成っており、カウント出力Ｑ４が閾値Ｔｈ１より大
きい閾値Ｔｈ２に成っている。

【００２１】以上のようにして入力データパルスが正常
に入力されたにも関わらず出力データパルスが正常に入
力されなかった場合のアラーム動作が行われるが、この
反対に出力データパルスが正常で入力データパルスに何
らかの異常が認められたとき（例えばデータ処理装置１
内の演算部１２のＣＰＵ暴走が発生したとき）には、入
力データパルスの数＜出力データパルスの数の関係が生
じるので、カウンタ２４と２３により同様にして性能低
下アラーム信号又は障害検出アラーム信号が発生される
こととなる。

【００２２】以上の実施例においては、データチェック
回路２へのデータがフォーマットデータでなくパルスデ
ータである場合を取り上げたが、パルスデータでなくフ
ォーマットデータであるときには図３のカウンタ回路を
そのまま適用することはできない。

【００２３】そこで、このようなフォーマットデータを
取り扱う場合には、図４（ａ）　に示す如く図１に点線
で示した入力（出力）データ検出部の実施例としてデー
タレジスタ３１とフラグパターン検出部３２とを設け、
データレジスタ３１においてシリアルな入力データをパ
ラレルなデータに変換し、これにより図４（ｂ）　に示
す例えばＨＤＬＣフォーマット中の開始フラグをフラグ
パターン検出部３２で検出することにより図３に示した
データチェック回路２へのパルスデータを発生させるこ
とができる。

【００２４】図５は、データ処理装置１が複数の入出力
ポートを有し、入力データ（パルス）と出力データ（パ
ルス）とが並列に複数個発生する場合の実施例を示した
もので、入力（出力）データが図２に示したパルスであ
るときには入力データ検出部３０及び出力データ検出部
４０はそれぞれ単なるＯＲゲートで済むが、入力（出力
）データがフォーマットデータであるときには各検出部
３０、４０においては各入力に対して図４（ａ）　に示
すような構成を設け、その結果得られるデータパルスに
対して論理和を取ればよい。この場合には、データ処理
装置１の入力処理部１１１　〜１１ｎ　がｎ個で出力処
理部１３１　〜１３ｍ　がｍ個で異なってもよい。

【００２５】或いは図６に示すように、各入出力データ
に対してデータチェック回路を入出力データの並列数ｎ
だけ設けることにより、各データチェック回路２１　〜
２ｎ　のアラーム信号をＯＲゲート５０を介して発生さ
せることもできる。

【００２６】

【発明の効果】以上説明したように、本発明に係るデー
タチェック回路によれば、データ処理装置の入力データ
パルス又は入力フォーマットデータと出力データパルス
又は出力フォーマットデータを計数して両データパルス
又はデータの数の差が閾値より多い時にアラームを発生
するように構成したので、データ処理装置が正常であっ
てもその入力データと出力データとが一定のデータ数差
をもたらすものについての動作チェックができる。また
、回線障害時には、データ処理装置自体は正常であって
も入力データ数＞出力データ数の関係となってしまうの
で、このような場合にもデータ数の差を判定することに
より動作チェックが可能となる。

【図面の簡単な説明】

【図１】本発明に係るデータチェック回路の原理構成説
明図である。

【図２】本発明に係るデータチェック回路に用いる入力
（出力）データパルスの発生を説明するための図である
。

【図３】本発明に係るデータチェック回路の一実施例を
示した図である。

【図４】本発明に用いる入力（出力）データ検出部の一
実施例を示したブロック図である。

【図５】本発明においてデータ処理装置が複数のポート
を有する場合の実施例を示したブロック図である。

【図６】本発明においてデータ処理装置が複数のポート
を有する場合の別の実施例を示したブロック図である。

【図７】従来例を示したブロック図である。

【符号の説明】

１　　データ処理装置 ２　　データチェック回路 ３　　入力データ検出部 ４　　出力データ検出部 図中、同一符号は同一又は相当部分を示す。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　データ処理装置（１）　の入力データ
   としてのパルスと出力データとしてのパルスを計数して
   両データパルスの数の差が閾値（Ｔｈ１）　より多い時
   に能力低下アラームを発生することを特徴としたデータ
   チェック回路。
2. 【請求項２】　　該データ処理装置（１）　の個々の入
   力データをそのフォーマットから検出して該入力データ
   パルスを発生する入力データ検出部（３）　と、該デー
   タ処理装置（１）　の個々の出力データをそのフォーマ
   ットから検出して該出力データパルスを発生する出力デ
   ータ検出部（４）　とを更に設けたことを特徴とする請
   求項１記載のデータチェック回路。
3. 【請求項３】　　両データパルスの差が該閾値（Ｔｈ１
   ）　より更に大きい閾値（Ｔｈ２）　より多い時に障害
   アラームを発生することを特徴とした請求項１又は２に
   記載のデータチェック回路。
4. 【請求項４】　　該入力データ及び出力データが、それ
   ぞれ複数個並列に発生され、該入力データ検出部（３）
   　及び出力データ検出部（４）　でそれぞれデータ検出
   の論理和を取って該入力データパルス及び出力データパ
   ルスを発生することを特徴とした請求項１乃至３のいず
   れかに記載のデータチェック回路。