JPH04245548A - エラー検出および障害分離機構 - Google Patents
エラー検出および障害分離機構Info
- Publication number
- JPH04245548A JPH04245548A JP3222453A JP22245391A JPH04245548A JP H04245548 A JPH04245548 A JP H04245548A JP 3222453 A JP3222453 A JP 3222453A JP 22245391 A JP22245391 A JP 22245391A JP H04245548 A JPH04245548 A JP H04245548A
- Authority
- JP
- Japan
- Prior art keywords
- error
- detection
- interrupt
- error detection
- capture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】計算機システムにおいてハードウ
ェアのエラーを報告する論理は、必要に応じて特定のエ
ラーの報告を使用不能（使用禁止と同義。以下同じ。）
にするために、１つのマスク・レジスタがエラー捕獲ラ
ッチの各々に関連していることを必要とするのが普通で
ある。本発明では、エラー・マスク・レジスタに必要な
機能はそのまま残しておいてかかるレジスタの必要性を
除去していることに特徴がある。
ェアのエラーを報告する論理は、必要に応じて特定のエ
ラーの報告を使用不能（使用禁止と同義。以下同じ。）
にするために、１つのマスク・レジスタがエラー捕獲ラ
ッチの各々に関連していることを必要とするのが普通で
ある。本発明では、エラー・マスク・レジスタに必要な
機能はそのまま残しておいてかかるレジスタの必要性を
除去していることに特徴がある。
【０００２】
【従来の技術】分散型プロセッサ制御装置においては、
機械の異なる各セクタごとに別々に設けられた制御装置
、例えば入力／出力制御装置は、主プロセッサが監視し
ている。そのような環境においては、エラー検出やそれ
に続いて起こる問題は複雑である。システムは発生する
エラーを識別し、主プロセッサの作業を中断するととも
に、そのエラーを評価し、必要ならこれを訂正する何ら
かの手段を必要とする。もし特定の時間内に２つ以上の
エラーが生じるか、または第一のエラーを評価する間に
第二のエラーが生じるならば、この第二のエラーの発生
が第一のエラーの評価に影響を与えないことを保証する
手段が設けられなければならない。さらに、主プロセッ
サが第一のエラーについての作業を完了した後に第二の
エラーの評価が可能なように、第二のエラーの発生を記
録しておくことが望ましい。いくつかのエラーは、プロ
セッサによっては訂正することができないという理由で
重要であり、従ってこれらの障害を分離するための手段
を設けることによりかかる障害の反復的発生が主プロセ
ッサの機能を中断しないようにしなければならない。
機械の異なる各セクタごとに別々に設けられた制御装置
、例えば入力／出力制御装置は、主プロセッサが監視し
ている。そのような環境においては、エラー検出やそれ
に続いて起こる問題は複雑である。システムは発生する
エラーを識別し、主プロセッサの作業を中断するととも
に、そのエラーを評価し、必要ならこれを訂正する何ら
かの手段を必要とする。もし特定の時間内に２つ以上の
エラーが生じるか、または第一のエラーを評価する間に
第二のエラーが生じるならば、この第二のエラーの発生
が第一のエラーの評価に影響を与えないことを保証する
手段が設けられなければならない。さらに、主プロセッ
サが第一のエラーについての作業を完了した後に第二の
エラーの評価が可能なように、第二のエラーの発生を記
録しておくことが望ましい。いくつかのエラーは、プロ
セッサによっては訂正することができないという理由で
重要であり、従ってこれらの障害を分離するための手段
を設けることによりかかる障害の反復的発生が主プロセ
ッサの機能を中断しないようにしなければならない。
【０００３】このようなエラー検出や障害の分離が実現
される現システムにおいては、各論理チップはエラー報
告レジスタおよび関連するエラー・マスク・レジスタを
有し、エラー・ハンドリング機構がそれらのレジスタの
読み取りおよび書き込みの少なくとも一方を行う。マス
ク・レジスタは特定のエラーを一時的に使用不能にして
他のエラーを報告可能にするのに用いられるし、障害が
あるエラー検出回路のような場合には特定の割込を永久
に使用不能にするのに用いることもある。このようなシ
ステムの例はＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓ
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ，ｖｏｌ ３０，
ｎｏ １，Ｊｕｎｅ １９８７，３７９−３８０ペー
ジおよび米国特許第４，９３２，０２８号に記述されて
いる。
される現システムにおいては、各論理チップはエラー報
告レジスタおよび関連するエラー・マスク・レジスタを
有し、エラー・ハンドリング機構がそれらのレジスタの
読み取りおよび書き込みの少なくとも一方を行う。マス
ク・レジスタは特定のエラーを一時的に使用不能にして
他のエラーを報告可能にするのに用いられるし、障害が
あるエラー検出回路のような場合には特定の割込を永久
に使用不能にするのに用いることもある。このようなシ
ステムの例はＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓ
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ，ｖｏｌ ３０，
ｎｏ １，Ｊｕｎｅ １９８７，３７９−３８０ペー
ジおよび米国特許第４，９３２，０２８号に記述されて
いる。
【０００４】図１はマスク・レジスタを用いた現行方式
のエラー論理を簡略化した図である。各捕獲ラッチ２０
，２２に関連するマスク・ラッチ３０，３２があり、該
マスク・ラッチはエラーが割込ラッチ５０において「エ
ラー割込」信号を生成するのを阻止している。各マスク
・ラッチ３０，３２をセットおよびリセットするために
はエラー・ハンドリング機構からの制御コマンドをデコ
ードする制御論理１０，１２が必要である。多数のエラ
ー・ロギング要素（エラー捕獲ラッチ）を有するような
適用においては、マスク論理を実現するためのハードウ
ェア・オーバーヘッドは相当大きくなる。必要とされる
論理ゲートはチップ上で多くの空間を占有するばかりか
、処理がかなり遅く、しかも融通がきかない。
のエラー論理を簡略化した図である。各捕獲ラッチ２０
，２２に関連するマスク・ラッチ３０，３２があり、該
マスク・ラッチはエラーが割込ラッチ５０において「エ
ラー割込」信号を生成するのを阻止している。各マスク
・ラッチ３０，３２をセットおよびリセットするために
はエラー・ハンドリング機構からの制御コマンドをデコ
ードする制御論理１０，１２が必要である。多数のエラ
ー・ロギング要素（エラー捕獲ラッチ）を有するような
適用においては、マスク論理を実現するためのハードウ
ェア・オーバーヘッドは相当大きくなる。必要とされる
論理ゲートはチップ上で多くの空間を占有するばかりか
、処理がかなり遅く、しかも融通がきかない。
【０００５】
【発明が解決しようとする課題】本発明の目的は、エラ
ー検出および障害分離を単一のエラー制御機構により効
率的に行うことにある。
ー検出および障害分離を単一のエラー制御機構により効
率的に行うことにある。
【０００６】
【課題を解決するための手段】本発明においては、既存
のマスク・ラッチとそれに対応するマスク制御論理回路
の全てが、単一のエラー制御機構によって置き換えられ
る。このエラー制御機構は、エラー・メッセージが検出
される度に各捕獲ラッチからパルスを受け取る。このエ
ラー制御機構は受け取った第一のエラー・メッセージを
割込生成手段に通し、後続エラー・メッセージの通過を
阻止またはマスクする。しかし、後続エラー・メッセー
ジは、それぞれの捕獲ラッチに保持されるので、第一の
エラー発生の評価が終わった後に主プロセッサに進むこ
とができる。もし必要であれば、永久にエラー入力を使
用不能にする手段が設けられる。
のマスク・ラッチとそれに対応するマスク制御論理回路
の全てが、単一のエラー制御機構によって置き換えられ
る。このエラー制御機構は、エラー・メッセージが検出
される度に各捕獲ラッチからパルスを受け取る。このエ
ラー制御機構は受け取った第一のエラー・メッセージを
割込生成手段に通し、後続エラー・メッセージの通過を
阻止またはマスクする。しかし、後続エラー・メッセー
ジは、それぞれの捕獲ラッチに保持されるので、第一の
エラー発生の評価が終わった後に主プロセッサに進むこ
とができる。もし必要であれば、永久にエラー入力を使
用不能にする手段が設けられる。
【０００７】
【実施例】図２は、エラー検出および報告機構に包含さ
れている基本要素の概略ブロック図である。エラー捕獲
要素１１０ａ−ｎには、一方では関連するエラー検出要
素１００ａ−ｎがそれぞれ接続され、他方ではエラー・
コレクタ１２０に接続されている。エラー・コレクタ１
２０は２つの出力を有し、一方は現在の処理を中断する
ためにマイクロプロセッサ（ここには示されていない）
に信号を送る割込生成手段１４０へ出力され、他方は全
てのエラー捕獲要素１１０ａ−ｎに接続されるロック生
成手段１３０に出力される。エラー制御機構１６０はこ
れらの各装置に接続されており、信号を生成してエラー
が取り扱われているシーケンスを制御し、他のエラーを
収集するのを阻止するとともに、割込信号の発生を禁止
する。さらに、エラー制御機構１６０は、どのエラー検
出要素１００がエラーを検出したかを監視するとともに
、どのエラーの報告に注意が必要かを監視するような装
置を有する。点線で囲まれた領域はエラー捕獲およびロ
ック機構１５０であり、その詳細は図３に示されている
。
れている基本要素の概略ブロック図である。エラー捕獲
要素１１０ａ−ｎには、一方では関連するエラー検出要
素１００ａ−ｎがそれぞれ接続され、他方ではエラー・
コレクタ１２０に接続されている。エラー・コレクタ１
２０は２つの出力を有し、一方は現在の処理を中断する
ためにマイクロプロセッサ（ここには示されていない）
に信号を送る割込生成手段１４０へ出力され、他方は全
てのエラー捕獲要素１１０ａ−ｎに接続されるロック生
成手段１３０に出力される。エラー制御機構１６０はこ
れらの各装置に接続されており、信号を生成してエラー
が取り扱われているシーケンスを制御し、他のエラーを
収集するのを阻止するとともに、割込信号の発生を禁止
する。さらに、エラー制御機構１６０は、どのエラー検
出要素１００がエラーを検出したかを監視するとともに
、どのエラーの報告に注意が必要かを監視するような装
置を有する。点線で囲まれた領域はエラー捕獲およびロ
ック機構１５０であり、その詳細は図３に示されている
。
【０００８】エラー捕獲およびロック機構１５０の通常
の動作を、図２および図３を参照して説明する。エラー
は、エラー検出要素１００ａ−ｎにおいて検出され、少
なくとも１クロック・サイクルの間は活動状態になけれ
ばならない。これらのエラー検出要素は、パリティ検査
器、タイムアウト・カウンタ等の標準的なエラー検出論
理要素から成る。説明の便宜のために、単一のエラーが
エラー検出要素１００ａによって検出されたとの仮定の
もとでの動作のみを記述する。もちろん、この手順の原
理はエラー検出要素１００ａ−ｎのいずれにおいて検出
されたエラーにも適用できる。
の動作を、図２および図３を参照して説明する。エラー
は、エラー検出要素１００ａ−ｎにおいて検出され、少
なくとも１クロック・サイクルの間は活動状態になけれ
ばならない。これらのエラー検出要素は、パリティ検査
器、タイムアウト・カウンタ等の標準的なエラー検出論
理要素から成る。説明の便宜のために、単一のエラーが
エラー検出要素１００ａによって検出されたとの仮定の
もとでの動作のみを記述する。もちろん、この手順の原
理はエラー検出要素１００ａ−ｎのいずれにおいて検出
されたエラーにも適用できる。
【０００９】エラーの検出の際、エラー検出要素１００
ａは「エラー・インディケータ１」信号を適切なエラー
捕獲要素１１０ａに進める。エラー検出要素１００の各
々に対応して捕獲要素１１０がひとつずつ存在する。 「エラー・インディケータ１」信号の第一の活動状態が
遷移するとエラー捕獲要素１１０内の捕獲ラッチ２１０
がセットされる。捕獲ラッチ２１０がセットされると、
「エラー１・捕獲」信号が発生され、ＡＮＤゲート２２
０およびエラー制御機構１６０に伝送される。一旦捕獲
ラッチ２１０がセットされると、エラー検出要素１１０
ａの状態にその後どのような変更があろうと捕獲ラッチ
２１０のセット状態には影響しない。このラッチには３
つの目的がある。第一はエラー・ロギング・レジスタと
しての働きである。一旦セットされると、エラー制御機
構１６０によって生じる「エラー１・プログラム・リセ
ット」信号によってリセットされるまで、捕獲ラッチ２
１０はセットされたままに留まる。このように捕獲ラッ
チ２１０の群はエラー・レジスタとして働き、その現在
のエラー状況はエラー制御機構１６０によって読み取り
または書き込み可能である。すなわち、エラー制御機構
１６０が「エラー１・捕獲」信号を用いる場合は、捕獲
ラッチ２１０の状況が示され、「エラー１・プログラム
・セット」信号を用いる場合は、捕獲ラッチ２１０がセ
ットされ、また「エラー１・プログラム・リセット」信
号を用いる場合は、ラッチ２１０がリセットされる。第
二に、ラッチ２１０はエラー・パルス生成手段として働
く。ラッチ２１０への入力が活動状態になった後は、「
エラー１・パルス」信号がＡＮＤゲート２２０を通して
生成され、これは割込生成手段１４０およびロック生成
手段１３０の両方をトリガする。さらに、捕獲ラッチ２
１０の出力が活動状態にある場合には、「エラー１・パ
ルス」信号の生成が禁止されているため、捕獲ラッチ２
１０は結局マスク・レジスタとしても働く。このことか
らエラー検出要素１００においてその後変更が起こって
も、エラー割込手段１４０およびロック手段１３０をト
リガしない。従って、その後のエラーは本質的に‘マス
ク’される。
ａは「エラー・インディケータ１」信号を適切なエラー
捕獲要素１１０ａに進める。エラー検出要素１００の各
々に対応して捕獲要素１１０がひとつずつ存在する。 「エラー・インディケータ１」信号の第一の活動状態が
遷移するとエラー捕獲要素１１０内の捕獲ラッチ２１０
がセットされる。捕獲ラッチ２１０がセットされると、
「エラー１・捕獲」信号が発生され、ＡＮＤゲート２２
０およびエラー制御機構１６０に伝送される。一旦捕獲
ラッチ２１０がセットされると、エラー検出要素１１０
ａの状態にその後どのような変更があろうと捕獲ラッチ
２１０のセット状態には影響しない。このラッチには３
つの目的がある。第一はエラー・ロギング・レジスタと
しての働きである。一旦セットされると、エラー制御機
構１６０によって生じる「エラー１・プログラム・リセ
ット」信号によってリセットされるまで、捕獲ラッチ２
１０はセットされたままに留まる。このように捕獲ラッ
チ２１０の群はエラー・レジスタとして働き、その現在
のエラー状況はエラー制御機構１６０によって読み取り
または書き込み可能である。すなわち、エラー制御機構
１６０が「エラー１・捕獲」信号を用いる場合は、捕獲
ラッチ２１０の状況が示され、「エラー１・プログラム
・セット」信号を用いる場合は、捕獲ラッチ２１０がセ
ットされ、また「エラー１・プログラム・リセット」信
号を用いる場合は、ラッチ２１０がリセットされる。第
二に、ラッチ２１０はエラー・パルス生成手段として働
く。ラッチ２１０への入力が活動状態になった後は、「
エラー１・パルス」信号がＡＮＤゲート２２０を通して
生成され、これは割込生成手段１４０およびロック生成
手段１３０の両方をトリガする。さらに、捕獲ラッチ２
１０の出力が活動状態にある場合には、「エラー１・パ
ルス」信号の生成が禁止されているため、捕獲ラッチ２
１０は結局マスク・レジスタとしても働く。このことか
らエラー検出要素１００においてその後変更が起こって
も、エラー割込手段１４０およびロック手段１３０をト
リガしない。従って、その後のエラーは本質的に‘マス
ク’される。
【０００１０】既に述べたように、捕獲ラッチ２１０か
らの「エラー１・捕獲」信号はＡＮＤゲート２２０に進
み、そこで「エラー１・パルス」信号を生成し、該信号
はエラー割込生成手段１４０に直接加えられる。このパ
ルスは「割込プログラム禁止」信号がエラー制御機構１
６０から送られてエラー割込生成手段１４０を使用不能
にしない限り、その割込ラッチ３２０をセットする。ま
た、このパルスは「割込プログラム禁止」信号が送られ
ない状態、すなわち、エラー割込が使用不能にされない
限り、ＯＲゲート２９０およびＡＮＤゲート３００を通
過してロック生成手段１３０にも加えられる。割込ラッ
チ３２０をセットすると、「エラー割込」信号がエラー
報告階層の次のレベルに送られる。例えば、このレベル
は直接マイクロプロセッサに接続され、このマイクロプ
ロセッサに対しその現在の動作を停止しかつ検出された
エラーを適当に処理するように通知する。次のレベルは
、割込ラッチ３２０をリセットすることによって、エラ
ー割込生成手段１４０を再び働かせるための「動作完了
」信号を送ることによって割込を検出したことを通知す
る。
らの「エラー１・捕獲」信号はＡＮＤゲート２２０に進
み、そこで「エラー１・パルス」信号を生成し、該信号
はエラー割込生成手段１４０に直接加えられる。このパ
ルスは「割込プログラム禁止」信号がエラー制御機構１
６０から送られてエラー割込生成手段１４０を使用不能
にしない限り、その割込ラッチ３２０をセットする。ま
た、このパルスは「割込プログラム禁止」信号が送られ
ない状態、すなわち、エラー割込が使用不能にされない
限り、ＯＲゲート２９０およびＡＮＤゲート３００を通
過してロック生成手段１３０にも加えられる。割込ラッ
チ３２０をセットすると、「エラー割込」信号がエラー
報告階層の次のレベルに送られる。例えば、このレベル
は直接マイクロプロセッサに接続され、このマイクロプ
ロセッサに対しその現在の動作を停止しかつ検出された
エラーを適当に処理するように通知する。次のレベルは
、割込ラッチ３２０をリセットすることによって、エラ
ー割込生成手段１４０を再び働かせるための「動作完了
」信号を送ることによって割込を検出したことを通知す
る。
【００１１】ロック生成手段１３０は、エラー制御機構
１６０からの信号によって使用可能にされるかまたは使
用不能にされる。使用不能の場合（ロック・プログラム
・リセット可能信号が高いレベル）、全てのエラーはい
つでも捕獲される。しかし、ロック生成手段１３０が使
用可能の場合（ロック・プログラム・セット可能信号が
高いレベル）、第一のエラーの検出はラッチ２８０から
「エラー・ロック」信号を生ぜしめ、これをＡＮＤゲー
ト２３０の反転入力へ進めるため、全ての後続エラーの
捕獲を阻止する。この「エラー・ロック」信号はまた、
以降のエラーの捕獲がマスクされていることを示すため
にエラー制御機構１６０に戻すことができる。一般的に
は、一旦、全ての捕獲ラッチが（例えばエラー制御信号
機構１６０におけるエラーｎ捕獲信号の検出によって）
読み取られると、エラー制御機構１６０は「ロック・プ
ログラム・リセット」信号を用いてロック・ラッチ２８
０をリセットすることによってエラー報告論理をアンロ
ックする。
１６０からの信号によって使用可能にされるかまたは使
用不能にされる。使用不能の場合（ロック・プログラム
・リセット可能信号が高いレベル）、全てのエラーはい
つでも捕獲される。しかし、ロック生成手段１３０が使
用可能の場合（ロック・プログラム・セット可能信号が
高いレベル）、第一のエラーの検出はラッチ２８０から
「エラー・ロック」信号を生ぜしめ、これをＡＮＤゲー
ト２３０の反転入力へ進めるため、全ての後続エラーの
捕獲を阻止する。この「エラー・ロック」信号はまた、
以降のエラーの捕獲がマスクされていることを示すため
にエラー制御機構１６０に戻すことができる。一般的に
は、一旦、全ての捕獲ラッチが（例えばエラー制御信号
機構１６０におけるエラーｎ捕獲信号の検出によって）
読み取られると、エラー制御機構１６０は「ロック・プ
ログラム・リセット」信号を用いてロック・ラッチ２８
０をリセットすることによってエラー報告論理をアンロ
ックする。
【０００１２】エラー制御機構１６０は、以下に述べる
手順を用いてエラー捕獲要素を個別に使用不能にするこ
とによって、永久にエラーをマスクすることができる。 まず第一に、ＯＲゲート３１０を通して与えられる「割
込プログラム禁止」信号を用いて割込ラッチ３２０のセ
ットを阻止することにより、全ての割込は禁止される。 次に、エラー・プログラム・セット」信号がＯＲゲート
２４０を通して、マスクされるべき各捕獲ラッチ２１０
に送られる。この信号は、「エラー・インディケータ１
」信号が将来変更されても「エラー１・パルス」信号を
生成できないように、捕獲ラッチ２１０をセットする。 最後に、エラー割込生成手段１４０は、「割込プログラ
ム禁止」信号を不活動状態にして割込ラッチ３２０の強
制リセットを外すことによって再び使用可能にされる。
手順を用いてエラー捕獲要素を個別に使用不能にするこ
とによって、永久にエラーをマスクすることができる。 まず第一に、ＯＲゲート３１０を通して与えられる「割
込プログラム禁止」信号を用いて割込ラッチ３２０のセ
ットを阻止することにより、全ての割込は禁止される。 次に、エラー・プログラム・セット」信号がＯＲゲート
２４０を通して、マスクされるべき各捕獲ラッチ２１０
に送られる。この信号は、「エラー・インディケータ１
」信号が将来変更されても「エラー１・パルス」信号を
生成できないように、捕獲ラッチ２１０をセットする。 最後に、エラー割込生成手段１４０は、「割込プログラ
ム禁止」信号を不活動状態にして割込ラッチ３２０の強
制リセットを外すことによって再び使用可能にされる。
【００１３】様々な基本動作シーケンスに関連するタイ
ミング・ダイアグラムを考慮すると、本発明の理解がよ
り深まる。図４のタイミング・ダイアグラムは、ハード
ウェアでただひとつのエラーだけが検出された場合の、
基本的なエラー捕獲および報告シーケンスを示す。この
例においては、エラー・ロック機構が使用不能にされて
おり、すなわちラッチ２５０からの「ロック可能」信号
が不活動である。事象のシーケンスは以下のようである
。
ミング・ダイアグラムを考慮すると、本発明の理解がよ
り深まる。図４のタイミング・ダイアグラムは、ハード
ウェアでただひとつのエラーだけが検出された場合の、
基本的なエラー捕獲および報告シーケンスを示す。この
例においては、エラー・ロック機構が使用不能にされて
おり、すなわちラッチ２５０からの「ロック可能」信号
が不活動である。事象のシーケンスは以下のようである
。
【００１４】段階Ａ：この段階においてはエラー検出要
素１００ａ（１）は「エラー・パルス」信号（２）を生
成し、捕獲ラッチ２１０（３）をセットする。このエラ
ー・パルスは割込ラッチ２１０（４）をセットするため
に用いられる。
素１００ａ（１）は「エラー・パルス」信号（２）を生
成し、捕獲ラッチ２１０（３）をセットする。このエラ
ー・パルスは割込ラッチ２１０（４）をセットするため
に用いられる。
【００１５】段階Ｂ：一旦、「エラー割込」信号が活動
状態にされると、その割込がシステム内のどこかに（例
えばマイクロプロセッサ内に）ログされているかを示す
ためにフィードバック信号が用いられる。このフィード
バック信号は、タイミング・ダイアグラムにおいては「
動作完了」信号（５）として表示される。それは割込ラ
ッチ３２０をリセットするために用いられる（６）。
状態にされると、その割込がシステム内のどこかに（例
えばマイクロプロセッサ内に）ログされているかを示す
ためにフィードバック信号が用いられる。このフィード
バック信号は、タイミング・ダイアグラムにおいては「
動作完了」信号（５）として表示される。それは割込ラ
ッチ３２０をリセットするために用いられる（６）。
【００１６】段階Ｃ：いくらか時間が経つと、エラー制
御機構１６０は捕獲ラッチ２１０をセンスして割込源を
判定することができる。次に、捕獲ラッチ２１０はエラ
ー制御機構１６０の制御のもとでリセットされるので（
８および９）、続いて起こるエラー・インディケータは
割込を生成することができる。ここで注意すべきは、活
動状態の捕獲ラッチ２１０が効果的に割込をマスクして
いたので、この期間においては、エラー・インディケー
タによって検出された第二のエラー（７）は割込を生成
しなかったということである。
御機構１６０は捕獲ラッチ２１０をセンスして割込源を
判定することができる。次に、捕獲ラッチ２１０はエラ
ー制御機構１６０の制御のもとでリセットされるので（
８および９）、続いて起こるエラー・インディケータは
割込を生成することができる。ここで注意すべきは、活
動状態の捕獲ラッチ２１０が効果的に割込をマスクして
いたので、この期間においては、エラー・インディケー
タによって検出された第二のエラー（７）は割込を生成
しなかったということである。
【００１７】段階Ｄ：一旦、「エラー１・リセット」信
号を用いて捕獲ラッチがリセットされると（９）、エラ
ー・インディケータは割込を再び生成することができる
ようになる。
号を用いて捕獲ラッチがリセットされると（９）、エラ
ー・インディケータは割込を再び生成することができる
ようになる。
【００１８】図５のタイミング・ダイアグラムは、複数
のエラーがハードウェアで検出された場合の、基本的な
エラー捕獲および報告シーケンスを示す。この例におい
ても、エラー・ロック機構は再び使用不能（ロック可能
信号が不活動）にされている。このシーケンスは単一の
エラー捕獲および報告を行うための上記シーケンスと基
本的に同じものであるが、ここでは２つのエラー（１１
および１７）が検出されるという点が異なる。このシー
ケンスの事象は、２つの割込が生成されることを除いて
は上記のものと同一である。第一のエラー・インディケ
ータは第二のインディケータの捕獲を阻止しないことに
注意されたい。
のエラーがハードウェアで検出された場合の、基本的な
エラー捕獲および報告シーケンスを示す。この例におい
ても、エラー・ロック機構は再び使用不能（ロック可能
信号が不活動）にされている。このシーケンスは単一の
エラー捕獲および報告を行うための上記シーケンスと基
本的に同じものであるが、ここでは２つのエラー（１１
および１７）が検出されるという点が異なる。このシー
ケンスの事象は、２つの割込が生成されることを除いて
は上記のものと同一である。第一のエラー・インディケ
ータは第二のインディケータの捕獲を阻止しないことに
注意されたい。
【００１９】最後に、図６を参照して、基本的な複数エ
ラー捕獲、ロックおよび報告シーケンスを説明する。エ
ラー・ロック機構は、「ロック可能」信号を活動状態に
セットすることにより使用可能になる。そのシーケンス
は前記の２つの例に述べたものと同じである。しかし、
エラー・パルス（４２）の生成は、ここではエラー・ロ
ックをセットする（４７）。このエラー・ロックは後続
のエラー・インディケータ４８が捕獲されて割込を生成
することを阻止する。例えば「エラー・インディケータ
２」信号（４８）は捕獲されないため、割込を生じない
。この機能は、どのエラーが最初に起きているかを判定
するハードウェアのブリング・アップ活動には特に便利
である。一旦エラー・インディケータ（複数の場合もあ
る）がセンスされエラー制御機構１６０によってリセッ
トされると（４９および５０）、エラー・ロックはリセ
ットされ（５１および５２）、捕獲およびエラーの報告
が再び使用可能にされる。
ラー捕獲、ロックおよび報告シーケンスを説明する。エ
ラー・ロック機構は、「ロック可能」信号を活動状態に
セットすることにより使用可能になる。そのシーケンス
は前記の２つの例に述べたものと同じである。しかし、
エラー・パルス（４２）の生成は、ここではエラー・ロ
ックをセットする（４７）。このエラー・ロックは後続
のエラー・インディケータ４８が捕獲されて割込を生成
することを阻止する。例えば「エラー・インディケータ
２」信号（４８）は捕獲されないため、割込を生じない
。この機能は、どのエラーが最初に起きているかを判定
するハードウェアのブリング・アップ活動には特に便利
である。一旦エラー・インディケータ（複数の場合もあ
る）がセンスされエラー制御機構１６０によってリセッ
トされると（４９および５０）、エラー・ロックはリセ
ットされ（５１および５２）、捕獲およびエラーの報告
が再び使用可能にされる。
【００２０】
【発明の効果】エラー検出および障害分離を単一のエラ
ー制御機構で実現でき、処理の効率化を図ることができ
た。
ー制御機構で実現でき、処理の効率化を図ることができ
た。
【図１】マスク・レジスタを用いる現行のエラー・ロギ
ング方式の略図である。
ング方式の略図である。
【図２】エラー制御機構を包含する、自己マスク式エラ
ー捕獲およびロック機構の機能ブロック図である。
ー捕獲およびロック機構の機能ブロック図である。
【図３】エラー・ハンドリング機構の詳細図である。
【図４】基本的なエラー捕獲および報告シーケンスを示
すタイミング図である。
すタイミング図である。
【図５】複数エラーの捕獲および報告シーケンスを示す
タイミング図である。
タイミング図である。
【図６】複数エラーの捕獲、ロックおよび報告のシーケ
ンスを示すタイミング図である。
ンスを示すタイミング図である。
Claims (8)
- 【請求項１】エラーの発生を検出する複数のエラー検出
手段（１００，１１０）と、エラーの発生が検出された
ときに割込を生成する割込生成手段（１４０）と、後続
エラーの検出を阻止するための複数のロック生成手段（
１３０）と、単一のエラー制御手段（１６０）とを有す
る、データ処理システムにおけるエラー検出および障害
分離機構。 - 【請求項２】前記エラー検出手段（１００，１１０）が
、エラー検出要素（１００）と、エラーが検出されたこ
とを前記単一のエラー制御手段（１６０）に通知する手
段（２１０）と、エラーが検出されたことを前記割込生
成手段（１４０）に通知する手段（２２０）とを有する
、請求項１のエラー検出および障害分離機構。 - 【請求項３】前記エラー検出手段が、後続エラーの検出
を一時的に阻止する手段（２３０）を有する、請求項２
のエラー検出および障害分離機構。 - 【請求項４】前記エラー検出手段が、後続エラーの検出
を阻止する手段（２４０，２１０）と、後続エラーの検
出を再び可能にする手段（２１０）とを有する、請求項
２のエラー検出および障害分離機構。 - 【請求項５】前記割込生成手段（１４０）が、前記通知
手段（２２０）に応答してエラー割込信号を生成する手
段（２９０，３００，３２０）を有する、請求項１のエ
ラー検出および障害分離機構。 - 【請求項６】前記割込生成手段（１４０）が、前記エラ
ー割込信号の生成を一時的に禁止する手段（３１０）か
ら成る、請求項８のエラー検出および障害分離機構。 - 【請求項７】前記ロック生成手段（１３０）が、後続エ
ラーの捕獲を一時的に阻止するように前記エラー検出手
段（１１０）に通知する手段（２８０）から成る、請求
項１のエラー検出および障害分離機構。 - 【請求項８】前記エラー制御手段（１６０）が、前記割
込生成手段（１４０）を使用可能および使用不能にする
手段（３１０）と、前記ロック生成手段（１３０）を使
用可能および使用不能にする手段（２５０）と、前記エ
ラー捕獲手段（１１０）を使用可能および使用不能にす
る手段（２１０，２４０）と、エラー捕獲の報告を蓄え
る手段と、どの報告がまだアテンションを要するかを監
視する手段とを有する、請求項１のエラー検出および障
害分離機構。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE90116853.4 | 1990-09-03 | ||
| EP90116853A EP0473806A1 (en) | 1990-09-03 | 1990-09-03 | Apparatus and method for error detection and fault isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245548A true JPH04245548A (ja) | 1992-09-02 |
Family
ID=8204416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3222453A Pending JPH04245548A (ja) | 1990-09-03 | 1991-08-08 | エラー検出および障害分離機構 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0473806A1 (ja) |
| JP (1) | JPH04245548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009129301A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | 自己診断回路及び自己診断方法 |
| JP2023041005A (ja) * | 2021-09-10 | 2023-03-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エラーイベント記述を生成するためのコンピュータ実装方法、コンピュータプログラム製品およびコンピュータシステム（コンテキスト特有のアテンションを使用してエラーイベント記述を生成すること） |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7370231B2 (en) * | 2004-12-14 | 2008-05-06 | Intel Corporation | Method of handling errors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532156A (en) * | 1978-08-29 | 1980-03-06 | Fujitsu Ltd | Control system for error detection |
| JPS59121450A (ja) * | 1982-12-24 | 1984-07-13 | Fujitsu Ltd | 障害情報記憶方式 |
| JPS62235647A (ja) * | 1986-04-04 | 1987-10-15 | Nec Corp | デ−タ処理装置 |
| JPS62293437A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | 情報処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3293612A (en) * | 1963-03-28 | 1966-12-20 | Rca Corp | Data processing |
| US4631670A (en) * | 1984-07-11 | 1986-12-23 | Ibm Corporation | Interrupt level sharing |
| US4802089A (en) * | 1986-07-29 | 1989-01-31 | Motorola, Inc. | Status flag handling in a digital data processing system |
-
1990
- 1990-09-03 EP EP90116853A patent/EP0473806A1/en not_active Withdrawn
-
1991
- 1991-08-08 JP JP3222453A patent/JPH04245548A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532156A (en) * | 1978-08-29 | 1980-03-06 | Fujitsu Ltd | Control system for error detection |
| JPS59121450A (ja) * | 1982-12-24 | 1984-07-13 | Fujitsu Ltd | 障害情報記憶方式 |
| JPS62235647A (ja) * | 1986-04-04 | 1987-10-15 | Nec Corp | デ−タ処理装置 |
| JPS62293437A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | 情報処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009129301A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | 自己診断回路及び自己診断方法 |
| JP2023041005A (ja) * | 2021-09-10 | 2023-03-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エラーイベント記述を生成するためのコンピュータ実装方法、コンピュータプログラム製品およびコンピュータシステム（コンテキスト特有のアテンションを使用してエラーイベント記述を生成すること） |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0473806A1 (en) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6012148A (en) | Programmable error detect/mask utilizing bus history stack | |
| Koga et al. | Single event functional interrupt (SEFI) sensitivity in microcircuits | |
| US5448725A (en) | Apparatus and method for error detection and fault isolation | |
| JPH07134678A (ja) | Ｒａｍ保護装置 | |
| JPH04245548A (ja) | エラー検出および障害分離機構 | |
| CN107844392A (zh) | 一种x86架构cpu寄存器在线故障检测方法及装置 | |
| US3046523A (en) | Counter checking circuit | |
| JPH03179538A (ja) | データ処理システム | |
| EP0385404B1 (en) | Clock failure recovery system | |
| JP3118742B2 (ja) | クロック擾乱時の装置誤動作防止方式 | |
| SU1709321A2 (ru) | Устройство дл контрол устойчивости функционировани программ | |
| JPH03132829A (ja) | パリテイ検査システム | |
| JPS60258656A (ja) | マイクロプロセツサリセツト回路 | |
| JPS62106552A (ja) | ル−プ検出装置 | |
| JP3609601B2 (ja) | 自己診断機能付きタイマー回路 | |
| JPS6027423B2 (ja) | 擬似間欠誤り検査符号発生装置 | |
| JPH0331953A (ja) | 情報処理装置 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| Soi et al. | Detection and diagnosis of software malfunctions | |
| JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 | |
| JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
| RU2131619C1 (ru) | Отказоустойчивая бортовая микропроцессорная система, устройство "служба сторожевого таймера, способ работы отказоустойчивой бортовой микропроцессорной системы" | |
| JPS6213153Y2 (ja) | ||
| Liddell | Simple design makes reliable computers | |
| JPH04284540A (ja) | データチェック回路 |