JPH04284544A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH04284544A JPH04284544A JP3049430A JP4943091A JPH04284544A JP H04284544 A JPH04284544 A JP H04284544A JP 3049430 A JP3049430 A JP 3049430A JP 4943091 A JP4943091 A JP 4943091A JP H04284544 A JPH04284544 A JP H04284544A
- Authority
- JP
- Japan
- Prior art keywords
- address
- log
- microcontroller
- start address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコントローラに
関し、特に、ＣＰＵおよび周辺回路を内蔵して特定の用
途に使用されるマイクロコントローラに関する。近年、
ＣＰＵおよび周辺回路を内蔵して特定の用途に使用され
るマイクロコントローラは、回路規模が増大し、また、
制御が複雑化しているため、デバックや故障解析が難し
くなっている。そこで、簡便なプログラムトレース方法
が要望されている。
関し、特に、ＣＰＵおよび周辺回路を内蔵して特定の用
途に使用されるマイクロコントローラに関する。近年、
ＣＰＵおよび周辺回路を内蔵して特定の用途に使用され
るマイクロコントローラは、回路規模が増大し、また、
制御が複雑化しているため、デバックや故障解析が難し
くなっている。そこで、簡便なプログラムトレース方法
が要望されている。
【０００２】
【従来の技術】近年、ＣＰＵおよび周辺回路を内蔵して
特定の用途に使用されるマイクロコントローラは、回路
規模が増大し、また、制御が複雑化しているため、オン
ボードでのリアルタイムデバックが困難となっている。 そのため、従来のマイクロコントローラにおいては、回
路の複雑さから不具合現象の再現も難しく、リアルタイ
ムデバックや故障解析は、ロジックアナライザおよび個
人の経験等に頼ることが多いのが現状である。このよう
に、リアルタイムデバックや故障解析をロジックアナラ
イザおよび個人の経験等に頼って行っていたのでは、工
数が膨大なものとなり開発上のネックとなっている。
特定の用途に使用されるマイクロコントローラは、回路
規模が増大し、また、制御が複雑化しているため、オン
ボードでのリアルタイムデバックが困難となっている。 そのため、従来のマイクロコントローラにおいては、回
路の複雑さから不具合現象の再現も難しく、リアルタイ
ムデバックや故障解析は、ロジックアナライザおよび個
人の経験等に頼ることが多いのが現状である。このよう
に、リアルタイムデバックや故障解析をロジックアナラ
イザおよび個人の経験等に頼って行っていたのでは、工
数が膨大なものとなり開発上のネックとなっている。
【０００３】特に、マイクロコントローラの場合には、
プログラムメモリを内蔵しているため、プログラムアド
レス， オペコード， オペランド等を外部から観察す
ることができず、故障解析は困難なものとなっている。 また、ノイズ等による誤動作のような突発的な現象のト
レースが困難である。
プログラムメモリを内蔵しているため、プログラムアド
レス， オペコード， オペランド等を外部から観察す
ることができず、故障解析は困難なものとなっている。 また、ノイズ等による誤動作のような突発的な現象のト
レースが困難である。
【０００４】
【発明が解決しようとする課題】上述したように、従来
のマイクロコントローラは、故障解析に膨大な工数を要
している。そればかりか、デバックや故障解析をロジッ
クアナライザおよび個人の経験等に頼って行っているの
で、正確さの面でも問題がある。本発明は、上述した従
来のマイクロコントローラが有する課題に鑑み、故障解
析やシステムデバックを容易に実行することのできるマ
イクロコントローラの提供を目的とする。さらに、本発
明は、従来では捕捉し難かったノイズ等による暴走とい
った現象を捉えることも目的とする。
のマイクロコントローラは、故障解析に膨大な工数を要
している。そればかりか、デバックや故障解析をロジッ
クアナライザおよび個人の経験等に頼って行っているの
で、正確さの面でも問題がある。本発明は、上述した従
来のマイクロコントローラが有する課題に鑑み、故障解
析やシステムデバックを容易に実行することのできるマ
イクロコントローラの提供を目的とする。さらに、本発
明は、従来では捕捉し難かったノイズ等による暴走とい
った現象を捉えることも目的とする。
【０００５】
【課題を解決するための手段】図１は本発明に係るマイ
クロコントローラの原理を示すブロック図である。本発
明によれば、ＣＰＵおよび周辺回路を内蔵して特定の用
途に使用されるマイクロコントローラであって、ログス
タートアドレスを設定するスタートアドレス設定手段１
と、プログラムカウンタの値が前記設定されたログスタ
ートアドレスに一致するかどうかを判別するアドレス判
別手段２と、前記プログラムカウンタの値が前記設定さ
れたログスタートアドレスに一致する時、該ログスター
トアドレス以降のアドレスおよび当該アドレスに対応す
る内部バス上のデータを格納するアドレス・データ格納
手段３とを具備することを特徴とするマイクロコントロ
ーラが提供される。
クロコントローラの原理を示すブロック図である。本発
明によれば、ＣＰＵおよび周辺回路を内蔵して特定の用
途に使用されるマイクロコントローラであって、ログス
タートアドレスを設定するスタートアドレス設定手段１
と、プログラムカウンタの値が前記設定されたログスタ
ートアドレスに一致するかどうかを判別するアドレス判
別手段２と、前記プログラムカウンタの値が前記設定さ
れたログスタートアドレスに一致する時、該ログスター
トアドレス以降のアドレスおよび当該アドレスに対応す
る内部バス上のデータを格納するアドレス・データ格納
手段３とを具備することを特徴とするマイクロコントロ
ーラが提供される。
【０００６】
【作用】本発明のマイクロコントローラによれば、スタ
ートアドレス設定手段１によりログスタートアドレスが
設定される。さらに、アドレス判別手段２によりプログ
ラムカウンタの値がスタートアドレス設定手段１に設定
されたログスタートアドレスに一致するかどうかが判別
される。そして、プログラムカウンタの値が設定された
ログスタートアドレスに一致する時、アドレス・データ
格納手段３によりログスタートアドレス以降のアドレス
および当該アドレスに対応する内部バス上の実際のデー
タが格納される。
ートアドレス設定手段１によりログスタートアドレスが
設定される。さらに、アドレス判別手段２によりプログ
ラムカウンタの値がスタートアドレス設定手段１に設定
されたログスタートアドレスに一致するかどうかが判別
される。そして、プログラムカウンタの値が設定された
ログスタートアドレスに一致する時、アドレス・データ
格納手段３によりログスタートアドレス以降のアドレス
および当該アドレスに対応する内部バス上の実際のデー
タが格納される。
【０００７】そして、本発明のマイクロコントローラに
よれば、アドレス・データ格納手段３に格納されたアド
レスおよびデータが読み出されてプログラムトレースが
実行される。従って、本発明のマイクロコントローラに
よれば、故障解析やシステムデバックを容易に実行する
ことができ、さらに、従来では捕捉し難かったノイズ等
による暴走といった現象をも捉えることが可能となる。
よれば、アドレス・データ格納手段３に格納されたアド
レスおよびデータが読み出されてプログラムトレースが
実行される。従って、本発明のマイクロコントローラに
よれば、故障解析やシステムデバックを容易に実行する
ことができ、さらに、従来では捕捉し難かったノイズ等
による暴走といった現象をも捉えることが可能となる。
【０００８】
【実施例】以下、図面を参照して本発明に係るマイクロ
コントローラの実施例を説明する。図２は本発明のマイ
クロコントローラの一実施例を示すブロック図である。 同図に示されるように、本実施例のマイクロコントロー
ラは、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２
１， ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）２２， プログラムカウンタ２３， ＩＰＬＡ（
Ｉｎｓｔｒｕｃｔｉｏｎ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ａｒｒａｙ）２４， レジスタファイル・
ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ
Ｕｎｉｔ）２５， 内部バスインターフェース２６，
内部バス２７， 周辺回路２８， および，ログ制御部
４を備えている。
コントローラの実施例を説明する。図２は本発明のマイ
クロコントローラの一実施例を示すブロック図である。 同図に示されるように、本実施例のマイクロコントロー
ラは、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２
１， ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）２２， プログラムカウンタ２３， ＩＰＬＡ（
Ｉｎｓｔｒｕｃｔｉｏｎ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ａｒｒａｙ）２４， レジスタファイル・
ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ
Ｕｎｉｔ）２５， 内部バスインターフェース２６，
内部バス２７， 周辺回路２８， および，ログ制御部
４を備えている。
【０００９】ＲＯＭ２１ にはプログラムメモリが格納
されており、該ＲＯＭ２１ からのオペコードはデコー
ダ２４ａ を介してＩＰＬＡ２４（ＣＰＵ側） に供給
されると共に、デコードされたオペランドは内部バスイ
ンターフェース２６に供給されている。ＩＰＬＡ２４か
らプログラムカウンタ２３およびレジスタファイル・Ａ
ＬＵ２５ に対してはそれぞれコントロール信号が供給
され、また、内部バスインターフェース２６にもコント
ロール信号が供給されている。プログラムカウンタ２３
からＲＯＭ２１ にはアドレスデータが供給され、また
、プログラムカウンタ２３から内部バスインターフェー
ス２６にもアドレス信号が供給されている。そして、ア
ドレスバスおよびデータバスを有する内部バス２７によ
り、内部バスインターフェース２６， ＲＡＭ２２，周
辺回路２３， および，ログ制御部４間の信号およびデ
ータの授受が行えるようになっている。ここで、内部バ
スインターフェース２６と周辺回路２８の間には、アド
レスデコーダ２８ａ が設けられている。
されており、該ＲＯＭ２１ からのオペコードはデコー
ダ２４ａ を介してＩＰＬＡ２４（ＣＰＵ側） に供給
されると共に、デコードされたオペランドは内部バスイ
ンターフェース２６に供給されている。ＩＰＬＡ２４か
らプログラムカウンタ２３およびレジスタファイル・Ａ
ＬＵ２５ に対してはそれぞれコントロール信号が供給
され、また、内部バスインターフェース２６にもコント
ロール信号が供給されている。プログラムカウンタ２３
からＲＯＭ２１ にはアドレスデータが供給され、また
、プログラムカウンタ２３から内部バスインターフェー
ス２６にもアドレス信号が供給されている。そして、ア
ドレスバスおよびデータバスを有する内部バス２７によ
り、内部バスインターフェース２６， ＲＡＭ２２，周
辺回路２３， および，ログ制御部４間の信号およびデ
ータの授受が行えるようになっている。ここで、内部バ
スインターフェース２６と周辺回路２８の間には、アド
レスデコーダ２８ａ が設けられている。
【００１０】以上において、ＲＯＭ２１ 〜周辺回路２
８の構成は、従来のものと同様であり、詳細な説明は省
略する。 そして、本実施例の特徴は、従来のマイクロコントロー
ラに対して、さらにログ制御部４を内蔵するようにした
構成にある。すなわち、ログ制御部４は、アドレスデコ
ーダ４１， ログモードレジスタ （スタートアドレス
レジスタ）４２，カウンタ４３， および， ログレジ
スタ４４を備えている。
８の構成は、従来のものと同様であり、詳細な説明は省
略する。 そして、本実施例の特徴は、従来のマイクロコントロー
ラに対して、さらにログ制御部４を内蔵するようにした
構成にある。すなわち、ログ制御部４は、アドレスデコ
ーダ４１， ログモードレジスタ （スタートアドレス
レジスタ）４２，カウンタ４３， および， ログレジ
スタ４４を備えている。
【００１１】ログモードレジスタ４２は、プログラムの
トレースを行うスタートアドレスレジスタを設定してお
くためのレジスタであり、換言すると、注目しているプ
ログラム個所の先頭のアドレスを格納するためのもので
ある。そして、内部バス２７を介して供給されるプログ
ラムカウンタ２３の値が、ログモードレジスタ４２に設
定されたスタートアドレスレジスタに一致すると、それ
以降のアドレスをカウンタ４３によりカウントして格納
し、且つ、該アドレスに対応するデータをログレジスタ
４４に格納するようになっている。
トレースを行うスタートアドレスレジスタを設定してお
くためのレジスタであり、換言すると、注目しているプ
ログラム個所の先頭のアドレスを格納するためのもので
ある。そして、内部バス２７を介して供給されるプログ
ラムカウンタ２３の値が、ログモードレジスタ４２に設
定されたスタートアドレスレジスタに一致すると、それ
以降のアドレスをカウンタ４３によりカウントして格納
し、且つ、該アドレスに対応するデータをログレジスタ
４４に格納するようになっている。
【００１２】次の表１はカウンタ４３およびログレシス
タ４４に格納されるアドレス（カウント値； プログラ
ムカウンタ値） および内部バス２７上の実際のデータ
を示すものである。
タ４４に格納されるアドレス（カウント値； プログラ
ムカウンタ値） および内部バス２７上の実際のデータ
を示すものである。
【００１３】
【表１】
【００１４】以上において、カウンタ４３は、ＣＰＵの
１マシンサイクル毎にインクリメントされ、その時の内
部バス （データバス） ２７上に出力されている実際
のデータをログレジスタ４４に格納するようになってい
る。さらに、ログ制御部４に格納されるスタートアドレ
ス以降のアドレスおよび当該アドレスに対応する内部バ
ス上の実際のデータは、カウンタ４３ （ログレジスタ
４４） がオーバーフローするまで連続して格納される
ことになる。また、ログモードレジスタ４２と内部バス
２７との間にはアドレスデコーダ４１が設けられていて
、該アドレスデコーダ４１を介してアドレスデータの授
受等が行われるようになっている。さらに、ログ制御部
４からプログラムカウンタ２３に対しては割り込みが掛
かるようになっている。 尚、このようにしてログ制御部４に格納されたアドレス
および該アドレスに対応する実際のデータは、読み出さ
れてプログラムトレースされ、該アドレスに対応する正
常な動作時に期待されるデータと比較することにより故
障解析やシステムデバックを実行するようになっている
。また、本実施例によれば、従来では捕捉し難かったノ
イズ等による暴走といった現象についても捉えることが
可能となる。
１マシンサイクル毎にインクリメントされ、その時の内
部バス （データバス） ２７上に出力されている実際
のデータをログレジスタ４４に格納するようになってい
る。さらに、ログ制御部４に格納されるスタートアドレ
ス以降のアドレスおよび当該アドレスに対応する内部バ
ス上の実際のデータは、カウンタ４３ （ログレジスタ
４４） がオーバーフローするまで連続して格納される
ことになる。また、ログモードレジスタ４２と内部バス
２７との間にはアドレスデコーダ４１が設けられていて
、該アドレスデコーダ４１を介してアドレスデータの授
受等が行われるようになっている。さらに、ログ制御部
４からプログラムカウンタ２３に対しては割り込みが掛
かるようになっている。 尚、このようにしてログ制御部４に格納されたアドレス
および該アドレスに対応する実際のデータは、読み出さ
れてプログラムトレースされ、該アドレスに対応する正
常な動作時に期待されるデータと比較することにより故
障解析やシステムデバックを実行するようになっている
。また、本実施例によれば、従来では捕捉し難かったノ
イズ等による暴走といった現象についても捉えることが
可能となる。
【００１５】図３は本発明のマイクロコントローラにお
ける処理の一例を示すフローチャートである。同図に示
されるように、ログ制御処理は、まず、ステップ５１に
おいて注目しているプログラムの所定アドレスが、ログ
スタートアドレスとしてログモードレジスタ４２に設定
される。次に、ステップ５２でログモードが許可される
と、ステップ５３に進んで、プログラムカウンタの値（
Ｐ．Ｃ．）が上記設定されたログスタートアドレスに一
致するかどうかが判別される。
ける処理の一例を示すフローチャートである。同図に示
されるように、ログ制御処理は、まず、ステップ５１に
おいて注目しているプログラムの所定アドレスが、ログ
スタートアドレスとしてログモードレジスタ４２に設定
される。次に、ステップ５２でログモードが許可される
と、ステップ５３に進んで、プログラムカウンタの値（
Ｐ．Ｃ．）が上記設定されたログスタートアドレスに一
致するかどうかが判別される。
【００１６】ステップ５３において、プログラムカウン
タの値が設定されたログスタートアドレスに一致すると
判別されると、ステップ５４に進んで、ログカウンタ４
３をリセットしてステップ５５に進む。また、ステップ
５３において、プログラムカウンタの値が設定されたロ
グスタートアドレスに一致しないと判別されると、一致
するまでプログラムカウンタの値と設定されたログスタ
ートアドレスとの比較判別を繰り返すことになる。
タの値が設定されたログスタートアドレスに一致すると
判別されると、ステップ５４に進んで、ログカウンタ４
３をリセットしてステップ５５に進む。また、ステップ
５３において、プログラムカウンタの値が設定されたロ
グスタートアドレスに一致しないと判別されると、一致
するまでプログラムカウンタの値と設定されたログスタ
ートアドレスとの比較判別を繰り返すことになる。
【００１７】次に、ステップ５５において、ログカウン
タ４３がオーバーフローかどうかが判別され、ログカウ
ンタ４３がオーバーフローしていないと判別されると、
すなわち、ログレジスタ４４の容量が全て埋まってはい
ないと判別されると、ステップ５６でアドレスおよび当
該アドレスに対応する内部バス２７上のデータがログレ
ジスタ４４に格納される。さらに、ステップ５７でアド
レスカウンタの値をインクリメントしてステップ５５へ
戻り、これにより、ログスタートアドレス以降のアドレ
スおよび当該アドレスに対応する内部バス２７上のデー
タが格納される。
タ４３がオーバーフローかどうかが判別され、ログカウ
ンタ４３がオーバーフローしていないと判別されると、
すなわち、ログレジスタ４４の容量が全て埋まってはい
ないと判別されると、ステップ５６でアドレスおよび当
該アドレスに対応する内部バス２７上のデータがログレ
ジスタ４４に格納される。さらに、ステップ５７でアド
レスカウンタの値をインクリメントしてステップ５５へ
戻り、これにより、ログスタートアドレス以降のアドレ
スおよび当該アドレスに対応する内部バス２７上のデー
タが格納される。
【００１８】そして、ステップ５５でログカウンタ４３
がオーバーフローかどうかが判別され、ログカウンタ４
３がオーバーフローしたと判別されると、すなわち、ロ
グレジスタ４４の容量が全て埋まったと判別されると、
ステップ５８に進み、ＣＰＵへの割り込みが発生する。 さらに、ステップ５９に進んで、ＣＰＵにてログレジス
タ４４（ログ制御部４）の内容を読み出して外部ポート
へ出力する。このようにして、ログ制御部４に格納され
、そして、読み出されたログスタートアドレス以降のア
ドレスおよび当該アドレスに対応する実際のデータは、
前述したように、正常な動作時に期待されるデータと比
較されて、故障解析等が行われることになる。
がオーバーフローかどうかが判別され、ログカウンタ４
３がオーバーフローしたと判別されると、すなわち、ロ
グレジスタ４４の容量が全て埋まったと判別されると、
ステップ５８に進み、ＣＰＵへの割り込みが発生する。 さらに、ステップ５９に進んで、ＣＰＵにてログレジス
タ４４（ログ制御部４）の内容を読み出して外部ポート
へ出力する。このようにして、ログ制御部４に格納され
、そして、読み出されたログスタートアドレス以降のア
ドレスおよび当該アドレスに対応する実際のデータは、
前述したように、正常な動作時に期待されるデータと比
較されて、故障解析等が行われることになる。
【００１９】
【発明の効果】以上、詳述したように、本発明のマイク
ロコントローラによれば、故障解析やシステムデバック
を容易に実行することができ、さらに、従来では捕捉し
難かったノイズ等による暴走といった現象をも捉えるこ
とができる。
ロコントローラによれば、故障解析やシステムデバック
を容易に実行することができ、さらに、従来では捕捉し
難かったノイズ等による暴走といった現象をも捉えるこ
とができる。
【図１】本発明に係るマイクロコントローラの原理を示
すブロック図である。
すブロック図である。
【図２】本発明のマイクロコントローラの一実施例を示
すブロック図である。
すブロック図である。
【図３】本発明のマイクロコントローラにおける処理の
一例を示すフローチャートである。
一例を示すフローチャートである。
１…スタートアドレス設定手段
２…アドレス判別手段
３…アドレス・データ格納手段
４…ログ制御部
２１…ＲＯＭ（プログラムメモリ）
２２…ＲＡＭ（データメモリ）
２３…プログラムカウンタ
２４…ＩＰＬＡ
２５…レジスタファイル・ＡＬＵ
２６…内部バスインターフェース
２７…内部バス
２８…周辺回路
４１…アドレスデコーダ
４２…ログモードレジスタ（スタートアドレスレジスタ
）４３…カウンタ（ログカウンタ） ４４…ログレジスタ
）４３…カウンタ（ログカウンタ） ４４…ログレジスタ
Claims (5)
- 【請求項１】 ＣＰＵおよび周辺回路を内蔵して特定
の用途に使用されるマイクロコントローラであって、ロ
グスタートアドレスを設定するスタートアドレス設定手
段（１）と、プログラムカウンタの値が前記設定された
ログスタートアドレスに一致するかどうかを判別するア
ドレス判別手段（２）と、前記プログラムカウンタの値
が前記設定されたログスタートアドレスに一致する時、
該ログスタートアドレス以降のアドレスおよび当該アド
レスに対応する内部バス上のデータを格納するアドレス
・データ格納手段（３）とを具備することを特徴とする
マイクロコントローラ。 - 【請求項２】 前記マイクロコントローラは、前記ア
ドレス・データ格納手段（３）に格納されたアドレスお
よびデータを読み出してプログラムトレースを実行する
プログラムトレース実行手段をさらに具備することを特
徴とする請求項１のマイクロコントローラ。 - 【請求項３】 前記アドレス判別手段（２）は、ログ
モードが許可された時にのみ実行されるようになってい
ることを特徴とする請求項１のマイクロコントローラ。 - 【請求項４】 プログラムが格納されたＲＯＭ，アド
レス発生回路， アドレスバスおよびデータバスを有す
るマイクロコントローラであって、予め設定されたログ
スタートアドレス以降のアドレスおよび該アドレスに対
応するデータを格納するログレジスタを具備し、該ログ
レジスタの内容を読み出してプログラムトレースを行う
ようにしたことを特徴とするマイクロコントローラ。 - 【請求項５】 前記ログレジスタは、前記予め設定さ
れたログスタートアドレスから当該ログレジスタの記憶
容量がオーバフローするまでの前記アドレスバスに出力
されるアドレス領域および該アドレス領域に対応して前
記データバスに出力されるデータを格納するようになっ
ていることを特徴とする請求項４のマイクロコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049430A JPH04284544A (ja) | 1991-03-14 | 1991-03-14 | マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049430A JPH04284544A (ja) | 1991-03-14 | 1991-03-14 | マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284544A true JPH04284544A (ja) | 1992-10-09 |
Family
ID=12830887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049430A Pending JPH04284544A (ja) | 1991-03-14 | 1991-03-14 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191162A (ja) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | 動作解析装置、画像形成装置、動作解析方法およびプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626341A (ja) * | 1985-07-02 | 1987-01-13 | Nec Corp | 情報処理装置 |
| JPS62298842A (ja) * | 1986-06-19 | 1987-12-25 | Matsushita Electric Ind Co Ltd | トレ−ス回路 |
| JPS6421546A (en) * | 1987-07-16 | 1989-01-24 | Nec Corp | Device for collecting program execution history |
-
1991
- 1991-03-14 JP JP3049430A patent/JPH04284544A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626341A (ja) * | 1985-07-02 | 1987-01-13 | Nec Corp | 情報処理装置 |
| JPS62298842A (ja) * | 1986-06-19 | 1987-12-25 | Matsushita Electric Ind Co Ltd | トレ−ス回路 |
| JPS6421546A (en) * | 1987-07-16 | 1989-01-24 | Nec Corp | Device for collecting program execution history |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191162A (ja) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | 動作解析装置、画像形成装置、動作解析方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US4667285A (en) | Microcomputer unit | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JPS57164347A (en) | Undefined instruction detector for one chip microcomputer | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JPS6111853A (ja) | 情報処理装置 | |
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| JP3068578B2 (ja) | インサーキットエミュレータおよび飽和演算処理方法 | |
| JPH11167500A (ja) | エミュレータ装置のイベント回路及びデバッグシステム | |
| JPH0716189Y2 (ja) | ブレーク回路 | |
| JPH1165897A (ja) | デバッガ内蔵マイクロプロセッサ | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPS6075945A (ja) | トリガタイミング機能を備えたプログラム制御式デ−タ処理装置 | |
| JPS6345649A (ja) | プロセツサの動作トレ−ス方式 | |
| JPH01129332A (ja) | プログラム走行状態検出方式 | |
| JPH05224985A (ja) | マイクロプログラム制御装置 | |
| JPH03263135A (ja) | 分岐制御回路 | |
| JPS6144346B2 (ja) | ||
| JPH03129536A (ja) | ブレークアドレス検出装置 | |
| JPS61210441A (ja) | プログラムのバグ検出方法 | |
| JPS603757A (ja) | デバツグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980707 |