JPH04286012A - パワーオンリセット装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、製造プロセスのばらつ
きを補正して電源立ち上げの際に、安定したパルスを発
生するパワーオンリセット装置に関する。

【０００２】

【従来の技術】従来より半導体においては、電源を立ち
上げる際、内部装置のリセットのためのパルスを発生す
るパワーオンリセット回路が用いられている。

【０００３】図３は、従来のパワーオンリセット装置の
回路図で、ＰチャネルトランジスタＰ５のソースを電源
に接続し、そのゲートはそのドレインに接続し、容量Ｃ
２を介してグランドに接続される。Ｎチャネルトランジ
スタＮ３のソースはグランドに接続し、そのゲートはＰ
チャネルトランジスタＰ５のゲートとドレインが接続さ
れているノード３に接続し、ＮチャネルトランジスタＮ
３のドレインは容量を介して電源に接続して、このＮチ
ャネルトランジスタＮ３のドレインを出力としている。

【０００４】以上のように構成された従来のパワーオン
リセット装置について、以下その動作を説明する。

【０００５】ＰチャネルトランジスタＰ５はそのゲート
とドレインとが接続されていることから、抵抗と見なせ
る。そして電源が立ち上がると、Ｐチャネルトランジス
タＰ５を通って電流が容量Ｃ２に流れ込む。ところが、
容量Ｃ２に電荷が蓄えられる間、ノード３の電位は電源
の電位より低く、Ｌレベルとなる。ここでノード３は電
源ＶＤＤより、グランドに近いという意味であり、この
ノード３にゲートが接続されているＮチャネルトランジ
スタＮ３はカット状態ではあるが、完全なカットではな
く、高抵抗と同等となり、微少な電流が流れているので
、ノードＯＵＴには容量Ｃ３への充電電流によりＨレベ
ルが出力される。

【０００６】しかし、容量Ｃ２に電荷が十分蓄えられる
と、ノード３はＨレベルとなり、Ｎチャネルトランジス
タＮ３はオン状態となるためＬレベルが出力される。以
上の動作により、電源が立ち上がる際にノードＯＵＴに
Ｈレベルのパルスを発生する。

【０００７】

【発明が解決しようとする課題】ところが、上記従来の
装置では、製造プロセスによるトランジスタのしきい値
のばらつきに対して対応できず、そのままパルスの発生
する電源レベルが変動してしまう。しかし、半導体の低
電圧化に伴い、パルス発生の電源レベルの変動が問題と
なってきた。

【０００８】本発明は、上記従来の問題点を解決するも
ので、プロセスによるしきい値のばらつきによるパルス
の発生する電源レベルの変動を少なくなるよう補正した
パワーオンリセット装置を提供するのを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
に、本発明のパワーオンリセット装置は、Ｐチャネルト
ランジスタ２個を用いて、１段目の出力変化を２段目が
打ち消す構成を有している。

【００１０】

【作用】本発明は上記の構成により、パルスの発生する
電源レベルが、プロセスによるしきい値の変動に対して
、一定に保たれるため、低電圧での動作が保証される。

【００１１】

【実施例】以下に、本発明の一実施例のパワーオンリセ
ット装置について図面を参照しながら説明する。

【００１２】図２に、本発明の一実施例のパワーオンリ
セット装置の回路図を示す。本実施例では、容量として
ＮチャネルトランジスタＮ１のゲートをノード２に接続
し、そのソースとドレインとをグランドに接続し、抵抗
としてＮチャネルトランジスタＮ２のソースをグランド
に接続し、そのゲートとドレインとをノードＯＵＴに接
続してある。

【００１３】以上のように構成され、つぎに本実施例の
動作について説明する。ＰチャネルトランジスタＰ３に
おいて、電圧と電流の関係式は（１）式の通りである。

【００１４】

【数１】

【００１５】ここで、ＩＤはＰチャネルトランジスタの
Ｐ３を流れる電流を示し、βＰはＰチャネルトランジス
タの利得係数を示し、ＶＩＮはゲート電圧を示し、ＶＤ
Ｄは電源電圧を示し、ＶＴＰはＰチャネルトランジスタ
のしきい値を示している。そして、電源電圧ＶＤＤがＰ
チャネルトランジスタＰ３のしきい値以上でなければ、
ＰチャネルトランジスタＰ３はオフ状態で電流が流れな
いことから、ＶＤＤ＞ＶＴＰの条件下で（１）式は成立
する。さらにＰチャネルトランジスタＰ３のゲートは、
グランドにつながっているので、（１）式は（２）式の
ようになる。

【００１６】

【数２】

【００１７】つぎに、ＰチャネルトランジスタＰ４のス
イッチング電圧ＶＩＮは、（３）式のように示せる。

【００１８】ＶＩＮ＝ＶＤＤ＋ＶＴＰ……（３）電源が
立ち上がると、ＰチャネルトランジスタＰ３には電流Ｉ
Ｄが流れ、容量Ｎ１に電荷が蓄えられ始める。そして、
電荷量が飽和するまでの間、ノード２はＬレベルとなり
、ゲートがノード２に接続しているＰチャネルトランジ
スタＰ４はオン状態となり、抵抗として働くＮチャネル
トランジスタＮ２の両端、すなわちＯＵＴノードにＨパ
ルスを出力する。容量の電荷量が飽和すると、ノード２
はＨレベルとなり、ＰチャネルトランジスタＰ４はオフ
となり、ＯＵＴノードはＬレベルとなる。

【００１９】ここで、Ｐチャネルトランジスタのしきい
値が、ΔＶＴＰだけ変化したとする。このとき（２）式
は（４）式のようになる。

【００２０】

【数３】

【００２１】そして、ノード２の電圧Ｖ２は、（５）式
のようである。

【００２２】

【数４】

【００２３】ここで、ＣＯはＮチャネルトランジスタＮ
１の持つ容量である。また、（３）式は（６）式のよう
になる。

【００２４】ＶＩＮ＝ＶＤＤ＋ＶＴＰ＋ΔＶＴＰ……（
６）（５），（６）式より、ＰチャネルトランジスタＰ
３のしきい値が、ΔＶＴＰだけ増加した場合は、ノード
２の電圧が高い方向に変化するが、ノード２をゲートと
しているＰチャネルトランジスタＰ４のスイッチング電
圧も高い方向に変化して、打ち消すようになる。逆に、
しきい値がΔＶＴＰだけ減少した場合も、ノード２の電
圧は低い方向に変化するが、スイッチング電圧も低い方
向に変化して、打ち消すようになる。

【００２５】なお、上記実施例では容量と抵抗を、Ｎチ
ャネルトランジスタを用いているが、Ｎチャネルトラン
ジスタの代わりにＰチャネルトランジスタを用いてもよ
い。この場合の接続は容量として用いる場合の接続は同
じでよく、抵抗として用いる場合はゲートをグランドに
接続すればよい。

【００２６】以上は実用的な回路としてすべてトランジ
スタで構成したものであるが、等価的には図１の回路に
置き換えることができるのは自明である。

【００２７】

【発明の効果】本発明は、Ｐチャネルトランジスタ，容
量，抵抗を用いて回路を構成することで、しきい値のば
らつきを補正し、低電圧でも安定にパルスを発生するパ
ワーオンリセット装置を実現できるものである。

【図面の簡単な説明】

【図１】本発明におけるパワーオンリセット装置の等価
回路図

【図２】同じく一実施例のパワーオンリセット装置の回
路図

【図３】従来例のパワーオンリセット回路の回路図

【符
号の説明】 Ｐ１〜Ｐ４　　ＰチャネルトランジスタＮ１，Ｎ２　　
ＮチャネルトランジスタＣ１　　コンデンサ（容量） Ｒ１　　抵抗 ＶＤＤ　　電源 ＯＵＴ　　出力

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１のＰチャネルトランジスタのソースを
   電源に、そのゲートはグランドに接続し、そのドレイン
   は容量を介してグランドに接続し、第２のＰチャネルト
   ランジスタのソースを電源に、そのゲートは第１のＰチ
   ャネルトランジスタのドレインに接続し、そのドレイン
   は抵抗を介してグランドに接続し、第２のＰチャネルト
   ランジスタのドレインを出力とし、電源が立ち上がる際
   にこの出力にパルスを発生するように構成したパワーオ
   ンリセット装置。
2. 【請求項２】容量および抵抗をトランジスタによって得
   る請求項１記載のパワーオンリセット装置。