JPH04286140A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04286140A
JPH04286140A JP5005591A JP5005591A JPH04286140A JP H04286140 A JPH04286140 A JP H04286140A JP 5005591 A JP5005591 A JP 5005591A JP 5005591 A JP5005591 A JP 5005591A JP H04286140 A JPH04286140 A JP H04286140A
Authority
JP
Japan
Prior art keywords
chip
marking
pad
defective
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5005591A
Other languages
English (en)
Inventor
Shigekazu Aoki
茂和 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5005591A priority Critical patent/JPH04286140A/ja
Publication of JPH04286140A publication Critical patent/JPH04286140A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、プローブテストで不良と判定されたウエ
ーハ内の不良チップに対するマーキングの方法に関する
【0002】半導体装置の製造では、ウエーハに複数チ
ップの回路を組み込み、スクライビングにより個々のチ
ップを切り出している。切り出したチップの中に不良の
ものが含まれる場合があるので、通常は、スクライビン
グの前にプローブテストを行い更にそこで不良と判定さ
れたウエーハ内の不良チップにマーキングを行って、ス
クライビング後のチップ選別を容易にしている。
【0003】
【従来の技術】上記ウエーハ内の不良チップに対するマ
ーキングは、従来、次の方法によっていた。
【0004】1)ウエーハ内の各チップ上にスクラッチ
パッドを設け、スクラッチマーカーにより不良チップの
スクラッチパッドに傷を付ける。 2)インクマーカーにより不良チップのほぼ中央にイン
クを付ける。
【0005】
【発明が解決しようとする課題】しかしながらこれらの
マーキング方法は、上記スクラッチマーカーやインクマ
ーカーを用いてプローブテストとは別の工程で行われる
ため、多大の工数を必要とし、然も、プローブテストと
マーキングの間でウエーハの個別管理を的確に行う必要
があり、工数面でも管理面でも問題が多い。また、スク
ラッチマーカーを用いる場合は、マークとして付けた傷
が自動認識装置により容易に読み取れない問題もある。
【0006】そこで本発明は、ウエーハ内の不良チップ
に対するマーキングをプローブテストにおいて行い得て
、然もそのマークが容易に認識し得るものとなるように
するマーキング方法の提供を目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明のマーキング方法は、ウエーハ内の各チップ
上に回路とは分離され通電により変色する標識パッドを
設け、プローブテストにおいて、不良と判定されたチッ
プの前記標識パッドを通電により変色させて、不良チッ
プに対するマーキングを行うことを特徴としている。
【0008】
【作用】この構成によれば、不良チップに対するマーキ
ングはプローブテストにおいて行われ、然も、変色した
標識パッドが不良チップのマークとなるので、そのマー
クは容易に認識し得るものである。
【0009】
【実施例】以下本発明の実施例について図1〜図3を用
いて説明する。図1及び図2は第1及び第2実施例を説
明するためのチップの部分平面図であり、図3は第3実
施例を説明するためのチップ平面図である。
【0010】図1または図2において、1はチップ、2
は回路に接続されたパッド、3は回路とは分離されたパ
ッド、4は標識パッド、5はプローブ針、である。図1
の第1実施例と図2の第2実施例との相違点は標識パッ
ド4の配置であり、第1実施例では標識パッド4がパッ
ド2及び3の並びより内側に位置し、第2実施例では標
識パッド4がパッド2及び3と同列に位置する。
【0011】標識パッド4は、通電により変色する材料
例えばマグネシウム(Mg)などからなり、チップ1の
接地線とパッド3とを結ぶ配線の中間に介在して、パッ
ド3に電圧または電流を印加することにより変色するも
のである。材料がMgの場合は白色から黒色に変色する
【0012】プーロブテストは、ブローブ針5をパッド
2及び3に触針させ、チップ1の良否判定をパッド2に
触針させたプローブ針5からの通電によって行う。そし
て、チップ1が不良と判定された際には、プローブ針5
の中のパッド3に触針させたプローブ針5aから電圧ま
たは電流を印加して標識パッド4を変色させて、不良チ
ップに対するマーキングを行う。変色した標識パッド4
が不良チップのマークとなる。
【0013】従って、従来プローブテストとは別工程で
行っていた上記マーキングがプローブテストにおいて行
われ、先に述べた工数面や管理面の問題が解決される。 そして、そのマークは変色した標識パッド4であること
から自動認識装置により容易に読み取ることができる。
【0014】ところで、プローブテストではチップの良
否判定のために2回以上の測定を行うことがある。図3
の第3実施例はその測定が2回の場合を示す。即ち、上
記標識パッド4と同様な2個の標識パッド4a及び4b
を設け、それに伴い上記パッド3と同様な2個のパッド
3a及び3bを設ける。
【0015】そして、1回目の測定で不良と判定された
際には、プローブ針5の中のパッド3aに触針させたプ
ローブ針5aからの通電により標識パッド4aを変色さ
せ、2回目の測定で不良と判定された際には、プローブ
針5の中のパッド3bに触針させたプローブ針5bから
の通電により標識パッド4bを変色させる。
【0016】このように、プローブテストで2回以上の
測定を行う場合、標識パッド4と同様な標識パッドを測
定回数と同数以上に設けることにより、プローブテスト
において測定毎の不良に対するマーキングを行うことが
できる。
【0017】
【発明の効果】以上説明したように本発明によれば、プ
ローブテストで不良と判定されたウエーハ内の不良チッ
プに対するマーキングの方法に関し、そのマーキングを
プローブテストにおいて行い得て、然もそのマークが容
易に認識し得るものとなるようにするマーキング方法が
提供されて、当該マーキングに関する従来の工数面及び
管理面の難点を解消可能にさせる効果がある。
【図面の簡単な説明】
【図1】  第1実施例を説明するためのチップの部分
平面図である。
【図2】  第2実施例を説明するためのチップの部分
平面図である。
【図3】  第3実施例を説明するためのチップ平面図
である。
【符号の説明】
1  チップ 2  回路に接続されたパッド 3,3a,3b  回路とは分離されたパッド4,4a
,4b  標識パッド 5  プローブ針

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  ウエーハ内の各チップ(1) 上に回
    路とは分離され通電により変色する標識パッド(4) 
    を設け、プローブテストにおいて、不良と判定されたチ
    ップ(1) の前記標識パッド(4)を通電により変色
    させて、不良チップに対するマーキングを行うことを特
    徴とする半導体装置の製造方法。
JP5005591A 1991-03-15 1991-03-15 半導体装置の製造方法 Withdrawn JPH04286140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5005591A JPH04286140A (ja) 1991-03-15 1991-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5005591A JPH04286140A (ja) 1991-03-15 1991-03-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04286140A true JPH04286140A (ja) 1992-10-12

Family

ID=12848315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5005591A Withdrawn JPH04286140A (ja) 1991-03-15 1991-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04286140A (ja)

Similar Documents

Publication Publication Date Title
US4721995A (en) Integrated circuit semiconductor device formed on a wafer
JP2009076924A (ja) 第2の基板上に第1の基板のチップを配置する方法
JPH05315207A (ja) 半導体装置
JPH04286140A (ja) 半導体装置の製造方法
JP2595962B2 (ja) 半導体装置
JPH01212429A (ja) 半導体素子
JP2952882B2 (ja) Icウェハ及びicの良否識別方法
JPH04106960A (ja) Icチップ
JPS6247142A (ja) 半導体装置のマ−キング法
JPS59136942A (ja) 良品チツプ選別装置
JP2002083784A (ja) 半導体装置の製造方法
JP2000091275A (ja) 半導体素子の製造方法
JPS58169924A (ja) Icウエハの試験装置
JPH0715927B2 (ja) プローブ装置
JPH04171709A (ja) 半導体装置
JP2002184819A (ja) ウェハテスト装置およびウェハテスト方法
JPS6018928A (ja) 半導体装置
JPS6399541A (ja) 半導体ウエハプロ−バ装置
JPH01194331A (ja) マーキングによるダイボンディング方法
JP2990134B2 (ja) 半導体チップ、半導体試験装置及び半導体装置試験方法
JPS6185837A (ja) チツプ分離装置
JPH03142945A (ja) 半導体ウェハー
JPS6164137A (ja) 半導体装置
JPS63288009A (ja) ウエハとウエハ処理工程管理方法
JPH04352314A (ja) 半導体ウェハの識別方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514