JPS6018928A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6018928A JPS6018928A JP58126706A JP12670683A JPS6018928A JP S6018928 A JPS6018928 A JP S6018928A JP 58126706 A JP58126706 A JP 58126706A JP 12670683 A JP12670683 A JP 12670683A JP S6018928 A JPS6018928 A JP S6018928A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mark
- semiconductor device
- semiconductor chip
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関する。
従来、半導体装置の不良解析の一つとして、半導体ウア
ハーに形成されている同一種類の同一形状の複数の半導
体素子を調査する方法が行われている。この不良解析は
、電気的な回路の検査を行ない、電気的に不良な箇所を
金属顕微鏡や電子顕微鏡で観察して行なうことが多い。
ハーに形成されている同一種類の同一形状の複数の半導
体素子を調査する方法が行われている。この不良解析は
、電気的な回路の検査を行ない、電気的に不良な箇所を
金属顕微鏡や電子顕微鏡で観察して行なうことが多い。
ところが、半導体ウェハー上の半導体素子が同一形状に
形成されている為、被不良解析用の半導体素子のウェハ
ー上での位置を電気的不良解析するものと、金属顕微鏡
で観察するもので間違がえてしまうことが多く、正しい
不良解析ができないことが多いという問題が発生してい
た。
形成されている為、被不良解析用の半導体素子のウェハ
ー上での位置を電気的不良解析するものと、金属顕微鏡
で観察するもので間違がえてしまうことが多く、正しい
不良解析ができないことが多いという問題が発生してい
た。
また、半導体ウェハー上の半導体素子を電気的に検査し
、その良否を判定し、その結果に従づて不良半導体素子
を除去する工程があるが、従来は良否の判別結果を半導
体ウェハー上の半導体素子に直印、インクや傷の印をつ
けることによって、その印を個々の半導体素子に分割し
た後に人が見て、不良半導体素子を除去していた。しか
し、この方法であると多大な工数を必要とし、また、検
査装置のトラブルで良品を誤って不良と判定した場合は
、傷等をつけた場合は再検査できない問題を生ずるとい
う欠点があった。
、その良否を判定し、その結果に従づて不良半導体素子
を除去する工程があるが、従来は良否の判別結果を半導
体ウェハー上の半導体素子に直印、インクや傷の印をつ
けることによって、その印を個々の半導体素子に分割し
た後に人が見て、不良半導体素子を除去していた。しか
し、この方法であると多大な工数を必要とし、また、検
査装置のトラブルで良品を誤って不良と判定した場合は
、傷等をつけた場合は再検査できない問題を生ずるとい
う欠点があった。
本発明の目的は、上記欠点を除去し、半導体ウェハーで
の位置を識別することができる半導体素子を備え、不良
解析あるいは不良品の除去を容易に行うことのできる半
導体装置を提供することにある。
の位置を識別することができる半導体素子を備え、不良
解析あるいは不良品の除去を容易に行うことのできる半
導体装置を提供することにある。
本発明の半導体装置は、半導体素子が形成されＣいる半
導体チップの上面に前記半導体チップの切断前ウェハー
での位置を表示するマークを付すことにより構成される
。
導体チップの上面に前記半導体チップの切断前ウェハー
での位置を表示するマークを付すことにより構成される
。
前記マークは光反射性材料で番号を表示するように形成
しても良いし、導体材料で番号を表示するように形成し
ても良い。更にまたマークは複数の半導体ダイオードと
半導体チップ上に直接接触し′Ｃ形成された複数の導体
膜との組合せで形成しても良い。
しても良いし、導体材料で番号を表示するように形成し
ても良い。更にまたマークは複数の半導体ダイオードと
半導体チップ上に直接接触し′Ｃ形成された複数の導体
膜との組合せで形成しても良い。
次に、本発明の実施例につい゛Ｃ図面を用いて説明する
。
。
第１図は半導体ウェノ・−上の半導体素子の配列を説明
する図である。
する図である。
半導体ウェノ・−１には同一種類、同一形状の半導体素
子２が複数個整列して形成されている。この半導体ウェ
ハー上での半導体素子２の位置を識別するために、図の
ように番号を付す。
子２が複数個整列して形成されている。この半導体ウェ
ハー上での半導体素子２の位置を識別するために、図の
ように番号を付す。
第２図は本発明の一実施例の平面図である。
半導体ウェハーから切出された個片の半導体チップ２′
の上面に識別用マーク３を設ける。この実施例では、識
別マーク３は光反射性材料、例えばアルミニウム、で、
長いセグメント４ａ、４ｃと短いセグメン）４ｂ、４ｄ
との組合せで作られている。短いセグメン）４ｂ 、４
ｄが９０“、長いセグメン）４ａ 、４ｃがゝゝ１″を
表わすとすれば、これは２進数のゝゝ０１０１“を表わ
していることにより１０進数に直すと“５“を表示して
いることになる。マーク３に光を当て、その反射光から
セグメントの長短を判別し、換算することにより、この
半導体チップが半導体ウェハーのでの位置にあったかを
容易に知ることができる。
の上面に識別用マーク３を設ける。この実施例では、識
別マーク３は光反射性材料、例えばアルミニウム、で、
長いセグメント４ａ、４ｃと短いセグメン）４ｂ、４ｄ
との組合せで作られている。短いセグメン）４ｂ 、４
ｄが９０“、長いセグメン）４ａ 、４ｃがゝゝ１″を
表わすとすれば、これは２進数のゝゝ０１０１“を表わ
していることにより１０進数に直すと“５“を表示して
いることになる。マーク３に光を当て、その反射光から
セグメントの長短を判別し、換算することにより、この
半導体チップが半導体ウェハーのでの位置にあったかを
容易に知ることができる。
第３図は第２図に示すマークの他の例の平面図である。
このマーク３′を構成しているセグメントは、導体材料
例えばアルミニウム、で作られ、各セグメントは二つの
四角形のパッド６．６′とその間をつなぐ配線５とから
成る。識別番号を付すため選択された配線５は切断する
。バッド６と６′との間に電圧を印加し、電流が流れな
い状態をゝゝ０”、流れる状態をゝゝ１“とすると、こ
れは２進数で１Ｘ１０１０“を表わし、１０進数に直す
る１ｏを表示していることになる。
例えばアルミニウム、で作られ、各セグメントは二つの
四角形のパッド６．６′とその間をつなぐ配線５とから
成る。識別番号を付すため選択された配線５は切断する
。バッド６と６′との間に電圧を印加し、電流が流れな
い状態をゝゝ０”、流れる状態をゝゝ１“とすると、こ
れは２進数で１Ｘ１０１０“を表わし、１０進数に直す
る１ｏを表示していることになる。
第４図は第２図に示すマークの更に他の例の断面図であ
る。
る。
半導体チップ２′にこれと反対導電型の不純物層７を選
択的に形成し、不純物層７０表面に電極８を設け、また
不純物層のないチップ表面に電極９を選択的に設ける。
択的に形成し、不純物層７０表面に電極８を設け、また
不純物層のないチップ表面に電極９を選択的に設ける。
今、半導体チップ２′がＮ型、不純物領域７がＰ型であ
る場合には、半導体チップ２′を正電位、電極８，９を
負電位にする。半導体チップ２′がＰ型。
る場合には、半導体チップ２′を正電位、電極８，９を
負電位にする。半導体チップ２′がＰ型。
不純物領域７がＮ型である場合は半導体チップ２′を負
電位、電極８，９を正電位にする。
電位、電極８，９を正電位にする。
このような電圧を印加すると、半導体チップ２′と不純
物層７とで作るダイオードの所ではＰＮ接合に逆方向電
圧が印加されたことになり電極８と半導体テップ２′と
の間には電流が流れない。この状態をゝゝ０“゛とする
。半導体チップ２′と電極９との間にはＰＮ接合はない
から電流は流れる。この状態をゝ１“とする。第４図に
示す例は２進数のゝゝ０１００”を表わし、１０進数に
直すと４を表示していることになる。
物層７とで作るダイオードの所ではＰＮ接合に逆方向電
圧が印加されたことになり電極８と半導体テップ２′と
の間には電流が流れない。この状態をゝゝ０“゛とする
。半導体チップ２′と電極９との間にはＰＮ接合はない
から電流は流れる。この状態をゝ１“とする。第４図に
示す例は２進数のゝゝ０１００”を表わし、１０進数に
直すと４を表示していることになる。
このように、半導体ウェハーの位置を表示するマークを
設けＣおくと、半導体チップに切断する前はもちろんの
こと、切断稜におい”Ｃもウェハーのどの位置にあった
かを容易に知ることができ、不良解析あるいは不良品除
去のいずれも容易に実施できる。
設けＣおくと、半導体チップに切断する前はもちろんの
こと、切断稜におい”Ｃもウェハーのどの位置にあった
かを容易に知ることができ、不良解析あるいは不良品除
去のいずれも容易に実施できる。
以上詳細に説明したように、一本発明によれは。
半導体チップが元の半導体ウェハーのどの位置にあった
かを識別できるマークを設けることにより正しい不良解
析や不良品の除去を容易に行うことのできる半導体装置
が得られるのでその効果は太きい。
かを識別できるマークを設けることにより正しい不良解
析や不良品の除去を容易に行うことのできる半導体装置
が得られるのでその効果は太きい。
第１図は半導体ウェハー上の半導体素子の配列を設する
図、第２図は本発明の一実施例の平面図、第３図は第２
図に示すマークの他の例の平面図、第４図は第３図に示
すマークのさらに他の例の断面図である。 １・・・・・・半導体ウェハー、２・・・・・・半導体
素子、２１・・・・・・半導体チップ、３．３’・・・
・・・マーク、４ａ＋４ｂ。 ４Ｃ１４ｄ・・・・・・セグメント、５・・・・・・配
線、６．６’・・・・・・パッド、７・・・・−・不純
物層、８，９・・・・・・電極。 代理人 弁理士 内 原 −゛七゛・ 姶１ 図 第４図 第３図
図、第２図は本発明の一実施例の平面図、第３図は第２
図に示すマークの他の例の平面図、第４図は第３図に示
すマークのさらに他の例の断面図である。 １・・・・・・半導体ウェハー、２・・・・・・半導体
素子、２１・・・・・・半導体チップ、３．３’・・・
・・・マーク、４ａ＋４ｂ。 ４Ｃ１４ｄ・・・・・・セグメント、５・・・・・・配
線、６．６’・・・・・・パッド、７・・・・−・不純
物層、８，９・・・・・・電極。 代理人 弁理士 内 原 −゛七゛・ 姶１ 図 第４図 第３図
Claims (4)
- （１） 半導体素子が形成されている半導体チップの上
面に前記半導体チップの切断前ウェノ・−での位置を表
示するマークを付したことを特徴とする半導体装置。 - （２）マークが光反射性材料で番号を表示するように形
成されている特許請求の範囲第（１）項記載の半導体装
置。 - （３） マークが導体材料で番号を表示するように形成
されている特許請求の範囲第（１）項記載の半導体装置
。 - （４）マークが複数の半導体ダイオードと半導体チップ
上に直接接触して形成された複数の導体膜との組合せで
形成されている特許請求の範囲第（１）項記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126706A JPS6018928A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126706A JPS6018928A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6018928A true JPS6018928A (ja) | 1985-01-31 |
Family
ID=14941837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58126706A Pending JPS6018928A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018928A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250650A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 窒化物半導体レーザ素子とその製造方法 |
| US9246306B2 (en) | 2013-09-30 | 2016-01-26 | Nichia Corporation | Semiconductor laser element and method of manufacturing the same |
-
1983
- 1983-07-12 JP JP58126706A patent/JPS6018928A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250650A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 窒化物半導体レーザ素子とその製造方法 |
| US7804878B2 (en) | 2006-03-14 | 2010-09-28 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and method of producing the same |
| US8059691B2 (en) | 2006-03-14 | 2011-11-15 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and method of producing the same |
| US8124431B2 (en) | 2006-03-14 | 2012-02-28 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and method of producing the same |
| US9246306B2 (en) | 2013-09-30 | 2016-01-26 | Nichia Corporation | Semiconductor laser element and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6276640A (ja) | 半導体集積回路装置 | |
| JPS62261139A (ja) | 半導体装置 | |
| US6514777B2 (en) | Built-in inspection template for a printed circuit | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
| JPH06216207A (ja) | ウエーハの検査方法 | |
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JPS61256647A (ja) | 半導体装置の検査方法 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPS61263116A (ja) | 半導体装置 | |
| JPH0325948A (ja) | 半導体集積回路 | |
| JPS62150880A (ja) | 半導体装置 | |
| US8164168B2 (en) | Semiconductor package | |
| JPS59175738A (ja) | 半導体装置 | |
| JPS62271443A (ja) | 半導体装置 | |
| JPS6118859B2 (ja) | ||
| JPH04286140A (ja) | 半導体装置の製造方法 | |
| JPS615539A (ja) | 半導体装置 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH06232266A (ja) | 半導体装置 | |
| JPS60192344A (ja) | 半導体装置のウエハ−検査方法 | |
| JPH0831505B2 (ja) | 半導体チップの回路形式認識方法 | |
| JPH05234997A (ja) | 半導体集積回路 |