JPH04286162A - 半導体電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電流供給能力を低下さ
せることなく、しかも、電流供給能力が周囲温度に影響
されない半導体電子回路に関する。

【０００２】

【従来の技術】近年、高温度雰囲気中で動作可能な素子
や、周囲温度が変動しても素子の特性が温度に影響され
ない素子の開発が要求されている。しかしながら、半導
体を用いた一般の非線形素子においては、素子の特性が
周囲温度により多少なりとも変化することは避けること
ができない。これは、移動度、キャリアのエネルギー分
布等の半導体の物性値が温度に大きく依存するためであ
る。

【０００３】例えば単結晶シリコンでは、通常温度が上
昇するにつれてキャリアの結晶格子による散乱が多くな
り、キャリアの移動度が低下する。一般には、移動度は
温度の−１．５〜−２．５乗に比例して低下することが
知られている。仮に、チップ温度が３００℃まで上昇し
たとすると、キャリア移動度は室温（２５℃）の時の移
動度の１／３〜１／４程度にまで低下する。飽和領域に
おいてＭＯＳＦＥＴのドレイン電流はキャリア移動度に
比例するため、例えば室温で１ｍＡのドレイン電流が流
れていた場合、３００℃雰囲気中ではドレイン電流は大
略０．３ｍＡしか流れなくなる。この結果、このことが
この半導体素子を用いている装置の誤動作や故障の原因
となり得る。このような素子自身の特性の温度依存性に
よるその素子を用いた装置の温度不安定性を改善するた
めに、一般に、素子の動作領域を制限し、その素子をな
るべく温度に対して変動の少ない範囲でのみ動作させる
ようにしている。

【０００４】一般のＭＯＳＦＥＴには、通常、その出力
の温度係数が零となるような、いわば、温度不感の動作
点が存在することが知られている。図４の（ａ）は、標
準的な工程で製造された単結晶ＳｉＭＯＳＦＥＴのゲー
ト電圧とドレイン電流との関係を温度をパラメータにし
て示した特性図である。全ての曲線が一点で交わること
は、如何なる温度でも、同じゲート電圧とドレイン電流
の組が存在することを示している。その温度不感点はＺ
ＴＣ（Ｚｅｒｏ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏｅｆｆ
ｉｃｉｅｎｔ）　点と呼ばれる。 そのＺＴＣ点においては、一旦各電極の電位を固定すれ
ば、如何なる温度でも出力（ドレイン）電流は変化しな
い。これは、温度上昇に伴う移動度の低下によるドレイ
ン電流の減少傾向と、ドレイン─基板接合電流の増加に
よるドレイン電流の増加傾向とが平衡するためである。

【０００５】このような特性により、ＭＯＳＦＥＴのバ
イアスゲート電圧をＺＴＣ点に設定することで、特性が
温度に影響されない装置を構成することが可能となる。 この方法は、演算増幅器で用いられている。

【０００６】

【発明が解決しようとする課題】しかしながら、活性領
域を単結晶シリコンで形成したＭＯＳＦＥＴにおいては
、図４の（ｂ）に示すように、ＺＴＣ点は動作特性にお
ける非飽和領域に存在する。従って、もしＭＯＳＦＥＴ
を動作特性上の飽和領域で使用するとすると、ドレイン
電流を大きくすることが可能である。しかし、その反面
、ドレイン電流の温度係数が大きくなり、装置の特性が
大きく温度に依存することになる。逆にＺＴＣ点にゲー
ト電圧を設定すると、温度の影響は小さくなるがＭＯＳ
ＦＥＴの動作特性は飽和していないのでドレイン電流を
大きくすることができないという問題がある。ゲート電
圧をＺＴＣ点に設定して、ドレイン電流を大きくするた
めには、従来のＭＯＳＦＥＴでは、その素子の面積を大
きくしなければならなかった。

【０００７】本発明は上記課題を解決するために成され
たものであり、その目的は、出力電流の温度依存性のな
いしかも電流供給能力の大きな電子回路を、素子の寸法
を増加させることなく構成することである。

【課題を解決するための手段】

【０００８】本発明者は、ＭＯＳＦＥＴの動作特性曲線
上のＺＴＣ点の存在領域について、いろいろ研究した結
果、ＭＯＳＦＥＴの活性領域を平均結晶粒径１〜１０μ
ｍの多結晶シリコンで構成することで、ＺＴＣ点をトラ
ンジスタの飽和領域近く又は飽和領域に存在させること
ができることを初めて発見した。本発明はこの発見に基
づくものである。即ち、本発明は、入力電圧に応じて、
供給電流を制御する半導体電子回路において、平均結晶
粒径１〜１０μｍの多結晶シリコンを活性層とする絶縁
ゲート電界効果トランジスタと、トランジスタのゲート
とソース間に印加されるバイアス電圧を、ドレイン電流
の温度特性において、温度に略依存しない電圧とするバ
イアス回路とを設けたことを特徴とする。本発明者は多
結晶シリコンの平均的な結晶粒径、即ち、単結晶シリコ
ンをミクロ的に構成するドメインの大きさと、動作特性
曲線上のＺＴＣ点の位置との関係を測定した。その結果
、本発明者は結晶粒径を１．０〜１０μｍの範囲にすれ
ば、ＺＴＣ点をＭＯＳＦＥＴの動作曲線上の飽和領域近
くに存在させることが可能であることを初めて発見した
。また、結晶粒径の更に望ましい範囲は１．６〜３μｍ
である。尚、上記の特性はＭＯＳＦＥＴの他の絶縁ゲー
ト電界効果トランジスタにも当てはまる。

【０００９】

【作用及び発明の効果】絶縁ゲート電界効果トランジス
タの活性層には、平均結晶粒径１．０〜１０μｍの多結
晶シリコンが用いられている。そして、そのトランジス
タのゲートとソース間に印加されるバイアス電圧は、ド
レイン電流の温度特性において、温度に略依存しない電
圧に設定されている。従って、バイアス電圧はＺＴＣ点
とすることができ、しかも、このＺＴＣ点は動作特性曲
線上の飽和領域又は飽和領域近くに存在させることがで
きた。よって、トランジスタの素子寸法を大きくするこ
となく、電流供給能力を大きくでき、しかも供給電流の
温度依存性を少なくすることができた。特に、多結晶シ
リコンの結晶粒径を１．６〜３μｍとすることで、上記
の効果が顕著に得られた。

【００１０】

【実施例】以下、本発明を具体的な一実施例に基づいて
説明する。図１は、本発明を電源回路内蔵型デジタル論
理集積素子に応用した実施例装置の構成図である。この
装置１０は、安定化電源部１、デジタル論理回路部２、
レベル調整回路部３、出力回路部４とで構成されている
。論理回路部２は、単結晶シリコン上に形成されており
、安定化電源部１、レベル調整回路部３及び出力回路部
４は、平均結晶粒径２．４μｍの多結晶シリコン上に形
成されている。それぞれの回路にはＭＯＳＦＥＴが含ま
れている。これらの回路部１〜４は、全て、同一チップ
上に形成されている。

【００１１】安定化電源部１は、例えば、車載バッテリ
の電圧１２Ｖを３Ｖに変換して、安定化された電圧を論
理回路部２に供給している。安定化電源部１と論理回路
部２との関係は、図２に示すような等価回路で表現する
ことができる。Ｅは安定化電源部１の出力端子１ａ，１
ｂを開放した時、その両端子間に生起される開放電圧、
即ち、安定化電源部１の内部起電力である。ｒ０　は安
定化電源部１の出力抵抗であり、ｖ０　は図２の接続状
態における出力端子１ａ，１ｂ間の端子間電圧、即ち、
論理回路部２への供給電圧である。ｒｉ　は論理回路部
２の入力抵抗である。又、Ｉ０　は論理回路部２に供給
される出力電流である。

【００１２】図２の等価回路から明らかなように、内部
起電力Ｅ、又は出力電流Ｉ０　の温度による変動は、論
理回路部２への供給電圧ｖ０　を不安定にする。一方、
論理回路部２への供給電圧ｖ０　の安定化は、論理回路
部２の論理演算の信頼性を向上させるために必要である
。従って、内部起電力Ｅ又は出力電流Ｉ０　の温度変動
を、出力電流の供給能力を低下させることなく、小さく
することが必要となる。

【００１３】図３は安定化電源部１の具体的な回路構成
を示している。トランジスタＴｒ１が安定化電源部１の
出力トランジスタである。このトランジスタＴｒ１は、
活性層、即ち、ソースとドレインとの間でチャンネルが
形成される層が多結晶シリコンで構成されたＭＯＳＦＥ
Ｔである。抵抗Ｒ１　と２つの素子の直列接続されたツ
ェナーダイオードＤＺ　とから成るバイアス回路により
、トランジスタＴｒ１のゲートＧはバイアスされる。即
ち、トランジスタＴｒ１のゲートＧに印加されるゲート
電圧はツェナーダイオードＤＺ　の降伏電圧で決定され
る電圧、本実施例では１１Ｖである。

【００１４】このバイアス電圧１１Ｖは、このトランジ
スタＴｒ１の動作状態を動作曲線上の飽和領域に近い状
態とするに十分な電圧である。ここで、飽和領域とは、
トランジスタＴｒ１を十分に導通状態とし、バイアス電
圧をそれ以上にしても出力電流がそれほど増加しない動
作領域である。このバイアス電圧１１Ｖを印加すること
で、ドレインＤに接続されている抵抗Ｒ２　の値を適当
に設定することで、トランジスタＴｒ１のドレインＤと
ソースＳ間の電圧は、電圧３Ｖとすることができる。又
、このバイアス電圧１１Ｖは、トランジスタＴｒ１の活
性層を多結晶シリコンで構成することでＺＴＣ点とする
ことができる。即ち、ＺＴＣ点に対応するバイアス電圧
をトランジスタの活性層を多結晶シリコンとすることに
より、上昇させることが可能となった。

【００１５】図４の（ａ）は、活性層を多結晶シリコン
で構成したトランジスタＴｒ１のゲート電圧とドレイン
電流との関係を温度をパラメータとして測定した特性図
である。又、図４の（ｂ）は、そのトランジスタと素子
寸法を同一として、活性層を従来のように単結晶シリコ
ンとしたトランジスタのゲート電圧とドレイン電流との
関係を温度をパラメータとして測定した特性図である。 これらの両特性図から理解されるように、多結晶シリコ
ンで構成したトランジスタの方が、単結晶シリコンで構
成したトランジスタに比べて、ＺＴＣ点は高電圧側に存
在する。従って、そのＺＴＣ点の電圧をバイアス電圧と
した場合には、多結晶シリコンのトランジスタの方が単
結晶シリコンのトランジスタよりも電流供給能力が１０
０倍高いことが分かる。このことは、両トランジスタの
素子寸法を同一とし且つ両トランジスタを最良な温度特
性が得られる状態にした場合、単結晶シリコンのトラン
ジスタよりも多結晶シリコンのトランジスタの方が電流
供給能力が１００倍高いことを意味する。

【００１６】又、出力回路部４のファンアウト数を大き
くするには、出力電流が大きくとれる方が望ましい。従
って、出力回路部４においても、上記した安定化電源部
１で使用された多結晶シリコンによるＭＯＳＦＥＴが用
いられる。

【００１７】論理回路部２は、電流供給能力よりも信号
伝達速度がより重要となる。よって、この論理回路部２
で用いられるトランジスタは単結晶シリコンとした。こ
の論理回路部２では、電流供給能力はあまり要求されな
いので、バイアス電圧を多結晶シリコンよりは低いＺＴ
Ｃ点に設定することができる。よって、動作特性の温度
変動を少なくすることができる。

【００１８】信号レベル調整回路部３は、論理回路部２
の出力の信号レベルを出力回路部４の入力の信号レベル
に合わせるための回路である。本実施例では、単結晶及
び多結晶基板が絶縁分離されているので、信号レベル調
整回路部３はそのまま多結晶シリコン基板上に形成する
ことが可能である。

【００１９】次に、本実施例回路の基板の製造方法を図
５を参照して説明する。図５の（ａ）に示す単結晶シリ
コン基板３０の表面を熱酸化して、図５の（ｂ）に示す
ように厚さ０．５μｍの熱酸化膜３１を形成する。この
厚さは任意である。次に、図５の（ｃ）に示すように、
その熱酸化膜３１の上に多結晶シリコン膜３２を次のよ
うにして形成した。ＬＰＣＶＤ法により６１０℃、圧力
１Ｔｏｒｒの１００％ＳｉＨ４ガス中において、１〜３
μｍの厚さにシリコンを堆積した後、Ｎ２　ガス雰囲気
中で１２００℃で１３時間、熱処理を行い、平均結晶粒
径が１．６〜３μｍとなるまでシリコンを成長させた。 さらに、成長膜の表面の平坦化処理を行った。この多結
晶シリコン膜３２は、上記した方法で形成する他、再結
晶化法や固相成長法等の多くの手段を用いることもでき
が、結晶粒径は１．６〜３μｍにする必要がある。

【００２０】多結晶シリコン膜３２を形成した後は、図
５の（ｄ）に示すように、多結晶シリコン膜３２を残す
部分にレジスト３３を塗布した。そして、図５の（ｅ）
に示すように、マスクされていない多結晶シリコン膜３
２及び熱酸化膜３１をエッチングして除去して、単結晶
シリコン基板３０を部分的に露出させた。このような基
板の形成後は、図５の（ｅ）に示す多結晶シリコン膜３
２及び単結晶シリコン基板３０に、通常のＭＯＳプロセ
スにより本回路を形成した。即ち、多結晶シリコン膜３
２に安定化電源部１、信号レベル調整回路部３、出力回
路部４を形成し、単結晶シリコン基板３０に論理回路部
２を形成した。

【００２１】以上のようなプロセスにより、多結晶シリ
コン膜３２の膜厚をいろいろ変化させることにより結晶
粒径のいろいろ異なる多結晶シリコン膜３２を製造し、
その多結晶シリコン膜３２にＭＯＳＦＥＴを製造した。 そして、これらのＭＯＳＦＥＴのゲート電圧とドレイン
電流との関係、即ち、動作特性を温度を変化させて測定
した。その結果を図６の（ｂ）〜図７の（ｆ）に示す。 又、比較例として単結晶シリコンのＭＯＳＦＥＴの動作
特性を温度を変化させて測定した。その結果を図６の（
ａ）に示す。

【００２２】ゲート電圧ＶＧ　が２０Ｖ以下の範囲では
、結晶粒径とＺＴＣ点との関係は次のようになっている
ことが理解される。

【００２３】

【表１】 　　　　結晶粒径（μｍ）　　　　　　　　　　　　　
　　　ＺＴＣ点　　　　　　　　　　　　　　　　　　
ゲート電圧ＶＧ　（Ｖ）　　ドレイン電流ＩＤ　（ｍＡ
）　　０．９以下　　　　　　　　　　存在しない。 　　１．６　　　　　　　　　　　　　　２０　　　　
　　　　　　　　　　　　　　　　１　　２．０　　　
　　　　　　　　　　　１３　　　　　　　　　　　　
　　　　　　　　０．９５　　２．４　　　　　　　　
　　　　　　１１　　　　　　　　　　　　　　　　　
　　　２．０　　単結晶　　　　　　　　　　　　　　
１．５　　　　　　　　　　　　　　　　　　０．００
９

【００２４】以上の測定結果から、ＺＴＣ点（ゲート
電圧ＶＧ　とドレイン電流ＩＤ　）と結晶粒径との関係
を図８に示す。以上の測定結果から、結晶粒径が１．６
〜２．４μｍの範囲の時、ＺＴＣ点でのドレイン電流は
１〜２ｍＡであることが分かる。このドレイン電流は、
単結晶シリコンのＭＯＳＦＥＴのＺＴＣ点におけるドレ
イン電流の１００〜２００倍である。又、結晶粒径が大
きくなるに従ってＺＴＣ点でのゲート電圧は低下し、ド
レイン電流が最大値をとる結晶粒径が存在し得ることが
理解される。以上の測定結果から、ＺＴＣ点におけるド
レイン電流が単結晶シリコンのそれに対して約１００倍
以上となる多結晶シリコンの結晶粒径の望ましい範囲は
、１．０〜１０μｍと予測される。更に、望ましい範囲
は、１．６〜３μｍである。

【００２５】本実施例では、大きな電力の供給能力の必
要なトランジスタは上記の平均結晶粒径の多結晶シリコ
ンを活性層とするＭＯＳＦＥＴで構成され、大きな信号
伝達速度が必要なトランジスタは単結晶シリコンを活性
層とするＭＯＳＦＥＴで構成されている。このように構
成することで、素子面積を大きくすることなく温度安定
性の良い電力供給能力の高い電子回路を得ることができ
る。本実施例では、多結晶シリコンと単結晶シリコンと
を同一基板上に形成したが、これらは別々の基板上に形
成しても良い。更に、単結晶シリコンデバイスのチップ
のみを冷却したり、或いは、高温度雰囲気から遠ざけ、
高温にさらされる場所に多結晶シリコンデバイスのチッ
プを配置するようにしても良い。又、多結晶シリコンを
作成するのに、図９に示す方法を採用しても良い。即ち
、単結晶シリコン基板４０にマスク４１を用いて周期的
に不純物Ｓｉをイオン打ち込み（４３）することによっ
て多結晶粒界と等価な結晶状態を得ることができる。 このような基板にＭＯＳＦＥＴを製造した場合にもＺＴ
Ｃ点におけるドレイン電流を大きくさせることができる
。また、異種の基板材料の組み合わせによってＺＴＣ点
を変化させることも可能である。

【図面の簡単な説明】

【図１】本発明の具体的な一実施例に係る電子回路を搭
載した１チップデバイスの構成を示したブロック図。

【図２】同実施例に係るデバイスの安定化電源部と論理
回路部との関係を示した等価回路。

【図３】同実施例に係るデバイスの安定化電源部の回路
図。

【図４】多結晶シリコンＭＯＳＦＥＴと単結晶シリコン
ＭＯＳＦＥＴの動作特性を温度を変化させて測定した測
定図。

【図５】同実施例に係るデバイスの製造工程を示した説
明図。

【図６】単結晶シリコン及び多結晶シリコンＭＯＳＦＥ
Ｔの動作特性を温度を変化させて測定した測定図。

【図７】多結晶シリコンＭＯＳＦＥＴの動作特性を温度
を変化させて測定した測定図。

【図８】ＭＯＳＦＥＴの動作特性におけるＺＴＣ点と結
晶粒径との関係を示した測定図。

【図９】他の実施例に係るデバイスの製造方法を示した
説明図。

【符号の説明】

３０…単結晶シリコン基板　　３１…熱酸化膜　　３２
…多結晶シリコン膜

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力電圧に応じて、供給電流を制御す
   る半導体電子回路において、平均結晶粒径１．０〜１０
   μｍの多結晶シリコンを活性層とする絶縁ゲート電界効
   果トランジスタと、前記トランジスタのゲートとソース
   間に印加されるバイアス電圧を、ドレイン電流の温度特
   性において、温度に略依存しない電圧とするバイアス回
   路とを設けたことを特徴とする半導体電子回路。