JPH04286341A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04286341A
JPH04286341A JP3051014A JP5101491A JPH04286341A JP H04286341 A JPH04286341 A JP H04286341A JP 3051014 A JP3051014 A JP 3051014A JP 5101491 A JP5101491 A JP 5101491A JP H04286341 A JPH04286341 A JP H04286341A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
semiconductor
formation process
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3051014A
Other languages
English (en)
Inventor
Shinji Nakano
真治 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3051014A priority Critical patent/JPH04286341A/ja
Publication of JPH04286341A publication Critical patent/JPH04286341A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップと外部リ
ードの接続にボンディングパッドを用いる構造の半導体
装置に関する。
【０００２】
【従来の技術】従来の半導体チップのボンディングパッ
ドの構造について図２を用いて説明する。図２において
、１は半導体チップ、２は層間絶縁膜、３は配線膜、４
は表面保護膜、そして、５がボンディングパッド部であ
る。前記半導体チップ上に、不純物の選択拡散，不純物
イオン注入，金属配線形成等の加工工程にによって電子
回路が形成され、この回路と外部リードとは金属線によ
り接続される。チップ上の接続部がボンディングパッド
であり、金属配線の端部が約１００ミクロン角の拡がり
に形成されている。同図において、ボンディングパッド
部５は、半導体チップ上面に形成された構造になってい
る。
【０００３】
【発明が解決しようとする課題】上記のような構造の半
導体装置では、半導体チップ上に形成された回路の周囲
に１００〜２００ミクロンの幅の面積がボンディングパ
ッド形成のために必要であり、この面積は有効な回路部
分の面積に対し、かなり大きな割合を占める。一枚のシ
リコンウエファから、できる限り多数のチップを確保す
るためにはチップ面積をできる限り小さくすることが必
要である。本発明ではボンディングパッド形成の方法を
変えることにより、チップ面積をできるだけ小さくして
チップの収量を大きくすることを目的とする。
【０００４】
【課題を解決するための手段】本発明は上記課題を解決
するため、ボンディングパッド形成において半導体チッ
プの側面を有効に利用し、ボンディングパッドをチップ
の側面またはチップ周辺の傾斜面に形成した構造にして
チップ面積を小さくするものである。
【０００５】
【作用】本発明により、半導体チップの側面を利用して
ボンディングパッドを形成した構造にすることによって
、チップ上面のほぼ全面に半導体素子を形成することが
可能となり、素子の単位面積当たりの集積度を大幅に向
上させることができる。
【０００６】
【実施例】本発明の実施例を図１を用いて説明する。こ
の図において、１は半導体チップ、２は層間絶縁膜、３
は金属配線膜、４は表面保護膜、そして５がボンディン
グパッド部である。ボンディングパッド部がチップ内の
回路部分に対し傾斜して形成されている。本実施例では
、層間絶縁膜形成前に、チップ周辺のボンディングパッ
ド部を形成する。この場合ではダイヤモンドカッターに
よるソーイングまたは異方性エッチングによって傾斜部
を形成する。ただし各チップはシリコン基板の一部、１
００ミクロン程度を残しておき、相互に接続された状態
にしておく。この後、層間絶縁膜形成，配線パターン形
成および表面保護膜形成等の一連の工程を通して、チッ
プ側面にボンディングパッド部の形成を実施している。
【０００７】このような構造にすることにより、チップ
上面のほぼ全面に電子回路を形成することが可能となり
、素子の集積度を大幅に向上させることができる。
【０００８】
【発明の効果】以上述べたように、本発明のボンディン
グパッド構造ではチップ側面を有効に利用することによ
り、従来のものと比較して集積度を大幅に向上させる半
導体チップの収量を増大することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体装置の断面図
【図
２】従来の半導体装置のボンディングパッド部を示す断
面図
【符号の説明】
１　　半導体チップ ２　　層間絶縁膜 ３　　金属配線膜 ４　　表面保護膜 ５　　ボンディングパッド部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの側面部にボンディングパッ
    ドを設けた構造を有することを特徴とする半導体装置。
JP3051014A 1991-03-15 1991-03-15 半導体装置 Pending JPH04286341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3051014A JPH04286341A (ja) 1991-03-15 1991-03-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3051014A JPH04286341A (ja) 1991-03-15 1991-03-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH04286341A true JPH04286341A (ja) 1992-10-12

Family

ID=12874937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3051014A Pending JPH04286341A (ja) 1991-03-15 1991-03-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH04286341A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556351B1 (ko) * 2004-07-27 2006-03-03 동부아남반도체 주식회사 반도체 소자의 금속 패드 및 금속 패드 본딩 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556351B1 (ko) * 2004-07-27 2006-03-03 동부아남반도체 주식회사 반도체 소자의 금속 패드 및 금속 패드 본딩 방법

Similar Documents

Publication Publication Date Title
JP3516592B2 (ja) 半導体装置およびその製造方法
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
US6040235A (en) Methods and apparatus for producing integrated circuit devices
US7001798B2 (en) Method of manufacturing semiconductor device
GB2184600A (en) Bonding pad interconnection structure
JP2001144213A5 (ja)
US5659202A (en) Semiconductor device with a pair of dummy electrodes below an inner lead
CN1074557A (zh) 半导体装置
JP2003124392A (ja) 半導体装置及びその製造方法
JPH09306872A (ja) 半導体装置
JPS6156608B2 (ja)
JPH04286341A (ja) 半導体装置
US3763550A (en) Geometry for a pnp silicon transistor with overlay contacts
JPH0553303B2 (ja)
JP2715716B2 (ja) 半導体装置
JP3206035B2 (ja) 樹脂封止型半導体装置
US7109571B1 (en) Method of forming a hermetic seal for silicon die with metal feed through structure
JP2977666B2 (ja) 半導体装置及びそのボンディングパッドの接続方法
JPS60136320A (ja) 半導体装置
JPS60242643A (ja) 電子部品の配線
WO2026050598A1 (en) Electronic device with indented die backside
JPH03136351A (ja) 半導体集積回路
JPH02100340A (ja) 半導体装置の製造方法
JPS61134050A (ja) 集積回路素子
JPH03196627A (ja) 樹脂封止型半導体装置