JPH04286498A - 低減された漏話を有するｆｍ信号のディジタルスイッチングを行なうための方法および装置 - Google Patents
低減された漏話を有するｆｍ信号のディジタルスイッチングを行なうための方法および装置Info
- Publication number
- JPH04286498A JPH04286498A JP3325100A JP32510091A JPH04286498A JP H04286498 A JPH04286498 A JP H04286498A JP 3325100 A JP3325100 A JP 3325100A JP 32510091 A JP32510091 A JP 32510091A JP H04286498 A JPH04286498 A JP H04286498A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- output
- dummy
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000001052 transient effect Effects 0.000 claims abstract description 48
- 230000004044 response Effects 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000001939 inductive effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【従来技術、発明が解決しようとする課題】本発明は複
数のディジタルスイッチング回路を有するディジタルス
イッチング装置に関するものであり、詳述すると、スイ
ッチング回路間の漏話を減ずる方法および装置に関する
ものである。本発明は、周波数変調（ＦＭ）された入力
信号を受信するディジタルスイッチング装置における漏
話を減ずるのに特に有用である。
数のディジタルスイッチング回路を有するディジタルス
イッチング装置に関するものであり、詳述すると、スイ
ッチング回路間の漏話を減ずる方法および装置に関する
ものである。本発明は、周波数変調（ＦＭ）された入力
信号を受信するディジタルスイッチング装置における漏
話を減ずるのに特に有用である。
【０００２】遠距離通信システムで使用されるようなデ
ィジタルスイッチは、集積回路における複数のディジタ
ルスイッチング回路からなる。ディジタルスイッチの入
力に印加される信号が制御信号に応答して選択される出
力の方へルート指定される。
ィジタルスイッチは、集積回路における複数のディジタ
ルスイッチング回路からなる。ディジタルスイッチの入
力に印加される信号が制御信号に応答して選択される出
力の方へルート指定される。
【０００３】ディジタルスイッチは周波数変調（ＦＭ）
されたビデオ情報をスイッチするのに使用できる。アナ
ログのＦＭ信号がディジタルスイッチの入力に直接印加
される。ディジタルスイッチ内のスイッチングパスは複
数の縦続接続されたディジタルゲートを備えているので
、アナログのＦＭ信号は正弦波信号の正および負のピー
クでクリップが行なわれる。ディジタルスイッチの出力
は入力アナログＦＭ信号にしたがって変化する周期を有
する方形波信号である。かかるディジタルスイッチ出力
をろ波した後にアナログＦＭ信号は再生される。
されたビデオ情報をスイッチするのに使用できる。アナ
ログのＦＭ信号がディジタルスイッチの入力に直接印加
される。ディジタルスイッチ内のスイッチングパスは複
数の縦続接続されたディジタルゲートを備えているので
、アナログのＦＭ信号は正弦波信号の正および負のピー
クでクリップが行なわれる。ディジタルスイッチの出力
は入力アナログＦＭ信号にしたがって変化する周期を有
する方形波信号である。かかるディジタルスイッチ出力
をろ波した後にアナログＦＭ信号は再生される。
【０００４】複数のＦＭ信号がディジタルスイッチの入
力に印加されるとき、入力と出力との間の容量性結合お
よび出力間の誘導性結合から漏話が生ずる。出力間の誘
導性結合は、供給電圧線および接地線における浮遊イン
ダクタンスによって生じ、全漏話の９０％以上に寄与し
うる。誘導性結合によって生ずる漏話の低減がＦＭスイ
ッチングにおける相当な改善を与えるであろう。
力に印加されるとき、入力と出力との間の容量性結合お
よび出力間の誘導性結合から漏話が生ずる。出力間の誘
導性結合は、供給電圧線および接地線における浮遊イン
ダクタンスによって生じ、全漏話の９０％以上に寄与し
うる。誘導性結合によって生ずる漏話の低減がＦＭスイ
ッチングにおける相当な改善を与えるであろう。
【０００５】
【発明の概要】本発明によれば、これらおよびそのほか
の目的ならびに利益はディジタルスイッチングに関する
方法および装置において実現される。本装置は、それぞ
れが、第１の周波数にてＦＭ信号を受信するための入力
を有し且つ当該ＦＭ信号に応答して第１のスイッチング
過渡変化を発生する複数の機能的な（真の）スイッチン
グ回路と、前記ＦＭ信号に応答して第２のスイッチング
過渡変化を発生する手段であって、当該第２のスイッチ
ング過渡変化は、前記第１および第２のスイッチング過
渡変化から生ずる漏話信号が前記第１の周波数の２倍の
周波数を有するように、前記第１のスイッチング過渡現
象に関して相対的に位相が変位せられる当該発生手段と
、当該漏話信号を減衰させるために前記の機能スイッチ
ング回路に関連付けられたろ波手段とを有する。第２の
スイッチング過渡現象を発生するための手段は、それぞ
れの前記機能スイッチング回路に一つが対応付けられた
複数のダミースイッチング回路から構成されるのが好ま
しく、それぞれのダミースイッチング回路は、その出力
が対応する機能スイッチング回路の出力のディジタル反
転であるよう接続されている。標準的には、機能スイッ
チング回路およびダミースイッチング回路はそれぞれ容
量性の負荷が課されたＭＯＳ出力段を備える。ダミース
イッチング回路はそれぞれ、各ダミースイッチング回路
の出力が対応する機能スイッチング回路の出力から位相
が反転するように反転手段を備えている。第１のスイッ
チング過渡変化と同様の周波数であるが位相が変位せら
れている第２のスイッチング過渡変化を発生することに
より、合成漏話信号の周波数はＦＭ信号の周波数の２倍
でありそれゆえスイッチング装置の出力から容易にろ波
できる。機能スイッチング回路およびダミースイッチン
グ回路は標準的には集積回路に配置されている。各ダミ
ースイッチング回路の容量性負荷が集積回路の外部に配
置できる。この場合、接続ピンが各ダミースイッチング
回路ごとに必要とされる。代替え例として、各ダミース
イッチング回路の容量性負荷は集積回路に配置できる。 この場合、容量性負荷は集積回路の共通接続ピンを介し
て外部接続される。
の目的ならびに利益はディジタルスイッチングに関する
方法および装置において実現される。本装置は、それぞ
れが、第１の周波数にてＦＭ信号を受信するための入力
を有し且つ当該ＦＭ信号に応答して第１のスイッチング
過渡変化を発生する複数の機能的な（真の）スイッチン
グ回路と、前記ＦＭ信号に応答して第２のスイッチング
過渡変化を発生する手段であって、当該第２のスイッチ
ング過渡変化は、前記第１および第２のスイッチング過
渡変化から生ずる漏話信号が前記第１の周波数の２倍の
周波数を有するように、前記第１のスイッチング過渡現
象に関して相対的に位相が変位せられる当該発生手段と
、当該漏話信号を減衰させるために前記の機能スイッチ
ング回路に関連付けられたろ波手段とを有する。第２の
スイッチング過渡現象を発生するための手段は、それぞ
れの前記機能スイッチング回路に一つが対応付けられた
複数のダミースイッチング回路から構成されるのが好ま
しく、それぞれのダミースイッチング回路は、その出力
が対応する機能スイッチング回路の出力のディジタル反
転であるよう接続されている。標準的には、機能スイッ
チング回路およびダミースイッチング回路はそれぞれ容
量性の負荷が課されたＭＯＳ出力段を備える。ダミース
イッチング回路はそれぞれ、各ダミースイッチング回路
の出力が対応する機能スイッチング回路の出力から位相
が反転するように反転手段を備えている。第１のスイッ
チング過渡変化と同様の周波数であるが位相が変位せら
れている第２のスイッチング過渡変化を発生することに
より、合成漏話信号の周波数はＦＭ信号の周波数の２倍
でありそれゆえスイッチング装置の出力から容易にろ波
できる。機能スイッチング回路およびダミースイッチン
グ回路は標準的には集積回路に配置されている。各ダミ
ースイッチング回路の容量性負荷が集積回路の外部に配
置できる。この場合、接続ピンが各ダミースイッチング
回路ごとに必要とされる。代替え例として、各ダミース
イッチング回路の容量性負荷は集積回路に配置できる。 この場合、容量性負荷は集積回路の共通接続ピンを介し
て外部接続される。
【０００６】
【好ましい実施例の説明】ＦＭ信号のディジタルスイッ
チングを行なうための装置のブロック図が第１図に図示
されている。集積された回路のディジタルスイッチ１０
が入力１２１ 、１２２ 、…１２ｎ 、出力１４１
、１４２ 、…１４ｍ および選択線１６を備えている
。入力１２のうちの一つに印加された入力信号が選択線
１６の制御の下で出力１４のうちの一つへスイッチされ
る。
チングを行なうための装置のブロック図が第１図に図示
されている。集積された回路のディジタルスイッチ１０
が入力１２１ 、１２２ 、…１２ｎ 、出力１４１
、１４２ 、…１４ｍ および選択線１６を備えている
。入力１２のうちの一つに印加された入力信号が選択線
１６の制御の下で出力１４のうちの一つへスイッチされ
る。
【０００７】ディジタルスイッチ１０はゲート回路を備
えており必要とされるスイッチングを遂行する。ディジ
タルスイッチ１０の出力１４はフィルタ２０を通じてフ
ィルタ出力２４１ 、２４２ 、…２４ｍ を与えるよ
う接続されている。
えており必要とされるスイッチングを遂行する。ディジ
タルスイッチ１０の出力１４はフィルタ２０を通じてフ
ィルタ出力２４１ 、２４２ 、…２４ｍ を与えるよ
う接続されている。
【０００８】ディジタルスイッチ１０の一例が６４個の
入力と１６個の出力を有する。ディジタルスイッチは、
それぞれが６４個の入力のうちの一つをその出力へスイ
ッチすることのできる１６個の並列回路モジュールとし
て構成される。各並列回路モジュールは、全部で９６個
（１６×６）の制御ビットに関して６個の制御ビットを
必要とする。制御ビットはシリアルにディジタルスイッ
チへ移送されそして記憶される。６４×１６ディジタル
スイッチが日本国出願第０２−０６４４９７号明細書に
詳細に記述されている。
入力と１６個の出力を有する。ディジタルスイッチは、
それぞれが６４個の入力のうちの一つをその出力へスイ
ッチすることのできる１６個の並列回路モジュールとし
て構成される。各並列回路モジュールは、全部で９６個
（１６×６）の制御ビットに関して６個の制御ビットを
必要とする。制御ビットはシリアルにディジタルスイッ
チへ移送されそして記憶される。６４×１６ディジタル
スイッチが日本国出願第０２−０６４４９７号明細書に
詳細に記述されている。
【０００９】アナログＦＭ信号２８の一例が第２図に図
示されている。アナログＦＭ信号２８がディジタルスイ
ッチの入力１２１ に印加されるとき、それはディジタ
ルスイッチ１０内の縦続接続されたディジタル段によっ
てクリップされる。ディジタルスイッチの出力１４ｍ
に現れる出力信号３０が、アナログＦＭ信号２８にした
がって変化する周期を有する方形波電圧である。フィル
タ出力２４ｍ での出力信号３２が入力ＦＭ信号２８の
再生信号である。
示されている。アナログＦＭ信号２８がディジタルスイ
ッチの入力１２１ に印加されるとき、それはディジタ
ルスイッチ１０内の縦続接続されたディジタル段によっ
てクリップされる。ディジタルスイッチの出力１４ｍ
に現れる出力信号３０が、アナログＦＭ信号２８にした
がって変化する周期を有する方形波電圧である。フィル
タ出力２４ｍ での出力信号３２が入力ＦＭ信号２８の
再生信号である。
【００１０】ディジタルスイッチ１０の出力段の模式図
が第３図に図示されている。直列に接続されたＮＭＯＳ
トランジスタ４２およびＰＭＯＳトランジスタ４０を備
えた出力段３８がキャパシタ４４によって表される負荷
を駆動する。ＰＭＯＳトランジスタ４０のドレインはオ
ンチップ電圧供給線４６に接続されており、ＮＭＯＳト
ランジスタ４２のソースはオンチップ接地線４８に接続
されている。ＰＭＯＳトランジスタ４０のソースおよび
ＮＭＯＳトランジスタ４２のドレインは出力１４に接続
されている。出力１４２ …、１４ｍ を駆動するため
の追加の出力段がオンチップ電圧供給線４６およびオン
チップ接地線４８に接続されている。オンチップ電圧供
給線４６と正の供給電圧との間の接続がインダクタンス
５０によって表されている。オンチップ接地線４８およ
びシステムアースとの間の接続がインダクタンス５２に
よって表されている。インダクタンス５０および４２が
接続線での浮遊インダクタンスを表す。キャパシタ４４
はディジタルスイッチ１０の出力１４１ での容量性負
荷を表す。キャパシタ４４はディジタルスイッチチップ
の外部にあるので、それはオンチップ接地線４８へでは
なくシステムアースへ直接接続されている。
が第３図に図示されている。直列に接続されたＮＭＯＳ
トランジスタ４２およびＰＭＯＳトランジスタ４０を備
えた出力段３８がキャパシタ４４によって表される負荷
を駆動する。ＰＭＯＳトランジスタ４０のドレインはオ
ンチップ電圧供給線４６に接続されており、ＮＭＯＳト
ランジスタ４２のソースはオンチップ接地線４８に接続
されている。ＰＭＯＳトランジスタ４０のソースおよび
ＮＭＯＳトランジスタ４２のドレインは出力１４に接続
されている。出力１４２ …、１４ｍ を駆動するため
の追加の出力段がオンチップ電圧供給線４６およびオン
チップ接地線４８に接続されている。オンチップ電圧供
給線４６と正の供給電圧との間の接続がインダクタンス
５０によって表されている。オンチップ接地線４８およ
びシステムアースとの間の接続がインダクタンス５２に
よって表されている。インダクタンス５０および４２が
接続線での浮遊インダクタンスを表す。キャパシタ４４
はディジタルスイッチ１０の出力１４１ での容量性負
荷を表す。キャパシタ４４はディジタルスイッチチップ
の外部にあるので、それはオンチップ接地線４８へでは
なくシステムアースへ直接接続されている。
【００１１】いずれの出力段がスイッチするときでも、
過渡的な電流がインダクタンス５０またはインダクタン
ス５２を流れる。インダクタンス５０を流れる過渡電流
はオンチップ電圧供給線４６に対して電圧のスパイクを
生ずる。これと同様に、インダクタンス５２を流れる過
渡電流がオンチップ接地線４８に対して電圧のスパイク
を生ずる。これらの電圧スパイクはチップ上のすべての
回路に結合されてしまう。
過渡的な電流がインダクタンス５０またはインダクタン
ス５２を流れる。インダクタンス５０を流れる過渡電流
はオンチップ電圧供給線４６に対して電圧のスパイクを
生ずる。これと同様に、インダクタンス５２を流れる過
渡電流がオンチップ接地線４８に対して電圧のスパイク
を生ずる。これらの電圧スパイクはチップ上のすべての
回路に結合されてしまう。
【００１２】誘導性の漏話の発生が第４図および第５図
に詳細に図示されている。第５図に図示の出力信号６０
が第４図に図示のディジタル出力段３８の出力１４１
に現れる。出力１４１ が０Ｖから＋５Ｖへスイッチす
るとき、ＰＭＯＳトランジスタ４０はオンとなりそして
ＮＭＯＳトランジスタ４２はオフとなる。過渡電流Ｉｐ
がインダクタンス５０およびトランジスタ４０を流れ
、キャパシタ４４の充電を行なう。第５図の波形６２に
よって図示されるような過渡電流Ｉｐ はインダクタン
ス５０に電圧のスパイクを誘導する。これと同様に、出
力１４１ が＋５Ｖから０Ｖへスイッチするとき、ＰＭ
ＯＳトランジスタ４０はオフとなりそしてＮＭＯＳトラ
ンジスタ４２はオンとなる。過渡電流Ｉｎ がトランジ
スタ４２およびインダクタンス５２を流れ、キャパシタ
４４の放電を行なう。第５図の波形６４によって表され
るような過渡電流Ｉｎ はインダクタンス５２に電圧の
スパイクを誘導する。過渡電流Ｉｐ はオンチップ電圧
供給線４６に電圧のスパイクを発生する。過渡電流Ｉｎ
はオンチップ接地線４８に電圧スパイクを発生する。
に詳細に図示されている。第５図に図示の出力信号６０
が第４図に図示のディジタル出力段３８の出力１４１
に現れる。出力１４１ が０Ｖから＋５Ｖへスイッチす
るとき、ＰＭＯＳトランジスタ４０はオンとなりそして
ＮＭＯＳトランジスタ４２はオフとなる。過渡電流Ｉｐ
がインダクタンス５０およびトランジスタ４０を流れ
、キャパシタ４４の充電を行なう。第５図の波形６２に
よって図示されるような過渡電流Ｉｐ はインダクタン
ス５０に電圧のスパイクを誘導する。これと同様に、出
力１４１ が＋５Ｖから０Ｖへスイッチするとき、ＰＭ
ＯＳトランジスタ４０はオフとなりそしてＮＭＯＳトラ
ンジスタ４２はオンとなる。過渡電流Ｉｎ がトランジ
スタ４２およびインダクタンス５２を流れ、キャパシタ
４４の放電を行なう。第５図の波形６４によって表され
るような過渡電流Ｉｎ はインダクタンス５２に電圧の
スパイクを誘導する。過渡電流Ｉｐ はオンチップ電圧
供給線４６に電圧のスパイクを発生する。過渡電流Ｉｎ
はオンチップ接地線４８に電圧スパイクを発生する。
【００１３】オンチップ電圧供給線４６および接地線４
８の過渡電圧は、オンチップ電圧供給線４６およびオン
チップ接地線４８に接続された他の出力段に電圧スパイ
クを発生する。再度第３図を参照すると、第２の出力段
のトランジスタ４１がオンのとき、オンチップ電圧供給
線４６上のいずれの電圧スパイクも直接出力１４２ に
結合される。これと同様に、第２の出力段のトランジス
タ４３がオンのとき、オンチップ接地線４８上のいずれ
の電圧スパイクも直接出力段１４２ に結合される。電
圧スパイクの結合が同様の仕方でディジタルスイッチの
すべての出力段に対して生ずる。
８の過渡電圧は、オンチップ電圧供給線４６およびオン
チップ接地線４８に接続された他の出力段に電圧スパイ
クを発生する。再度第３図を参照すると、第２の出力段
のトランジスタ４１がオンのとき、オンチップ電圧供給
線４６上のいずれの電圧スパイクも直接出力１４２ に
結合される。これと同様に、第２の出力段のトランジス
タ４３がオンのとき、オンチップ接地線４８上のいずれ
の電圧スパイクも直接出力段１４２ に結合される。電
圧スパイクの結合が同様の仕方でディジタルスイッチの
すべての出力段に対して生ずる。
【００１４】上述したように、トランジスタ４０および
４２のスイッチングはディジタルスイッチの他の出力に
対して漏話を発生する。漏話の大きさは同時にスイッチ
している出力の数に正比例する。６４個の入力と１６個
の出力を有するディジタルスイッチでは、スイッチされ
る単位出力当りの誘導性の漏話は約１００ｍＶであり、
それゆえ、１５個の同時にスイッチされる出力に対して
全体で１．５Ｖの漏話を生ずる。
４２のスイッチングはディジタルスイッチの他の出力に
対して漏話を発生する。漏話の大きさは同時にスイッチ
している出力の数に正比例する。６４個の入力と１６個
の出力を有するディジタルスイッチでは、スイッチされ
る単位出力当りの誘導性の漏話は約１００ｍＶであり、
それゆえ、１５個の同時にスイッチされる出力に対して
全体で１．５Ｖの漏話を生ずる。
【００１５】第５図を参照すると、過渡電流Ｉｐ およ
び過渡電流Ｉｎ はそれぞれ出力信号６０の基本周波数
と同様の基本周波数を有することが分かる。漏話および
信号は同様の基本周波数を有するので、過渡信号はろ波
できない。本発明による回路が第６図に図示されている
。対応する波形が第７図に図示されている。出力１４１
に接続されたトランジスタ４０および４２を有する出
力段３８は第４図に図示の出力段３８と同様であり上述
したとおりである。トランジスタ４０および４２への入
力信号はディジタルインバータ７０の入力へ接続されて
いる。 インバータ７０の出力は、オンチップ電圧供給線４６と
オンチップ接地線４８との間に直列に接続されたＰＭＯ
Ｓトランジスタ７４およびＮＭＯＳトランジスタ７６を
備えるダミーの出力段７２の入力に接続されている。イ
ンバータ７０の出力はトランジスタ７４および７６のゲ
ートに接続されている。トランジスタ７４のドレインは
オンチップ電圧供給線４６に接続されており、トランジ
スタ７６のソースはオンチップ接地線４８に接続されて
いる。トランジスタ７４のソースおよびトランジスタ７
６のドレインはダミー出力７８に接続されている。標準
的にはチップの外部に配置されるキャパシタ８０がダミ
ー出力７８とシステムアースとの間に接続される。ダミ
ー出力段７２がディジタルスイッチ１０の出力段３８と
同様の態様で動作するように、トランジスタ４０および
７４は同一またはほぼ同一であることそしてトランジス
タ４２および７６は同一またはほぼ同一であることが好
ましい。キャパシタ４４および８０は値が等しくまたは
ほぼ等しいのが好ましい。
び過渡電流Ｉｎ はそれぞれ出力信号６０の基本周波数
と同様の基本周波数を有することが分かる。漏話および
信号は同様の基本周波数を有するので、過渡信号はろ波
できない。本発明による回路が第６図に図示されている
。対応する波形が第７図に図示されている。出力１４１
に接続されたトランジスタ４０および４２を有する出
力段３８は第４図に図示の出力段３８と同様であり上述
したとおりである。トランジスタ４０および４２への入
力信号はディジタルインバータ７０の入力へ接続されて
いる。 インバータ７０の出力は、オンチップ電圧供給線４６と
オンチップ接地線４８との間に直列に接続されたＰＭＯ
Ｓトランジスタ７４およびＮＭＯＳトランジスタ７６を
備えるダミーの出力段７２の入力に接続されている。イ
ンバータ７０の出力はトランジスタ７４および７６のゲ
ートに接続されている。トランジスタ７４のドレインは
オンチップ電圧供給線４６に接続されており、トランジ
スタ７６のソースはオンチップ接地線４８に接続されて
いる。トランジスタ７４のソースおよびトランジスタ７
６のドレインはダミー出力７８に接続されている。標準
的にはチップの外部に配置されるキャパシタ８０がダミ
ー出力７８とシステムアースとの間に接続される。ダミ
ー出力段７２がディジタルスイッチ１０の出力段３８と
同様の態様で動作するように、トランジスタ４０および
７４は同一またはほぼ同一であることそしてトランジス
タ４２および７６は同一またはほぼ同一であることが好
ましい。キャパシタ４４および８０は値が等しくまたは
ほぼ等しいのが好ましい。
【００１６】インバータ７０およびダミー出力段７２は
、非機能的なダミー出力を与えるダミースイッチング回
路８１を構成する。これとは対照的に、出力段３８はデ
ィジタルスイッチ１０の機能的な部分である。ダミース
イッチング回路がディジタルスイッチのそれぞれの出力
段ごとに与えられる。こうして、それぞれの出力段は、
後述するように漏話を低減するために対応するダミース
イッチング回路を備えている。
、非機能的なダミー出力を与えるダミースイッチング回
路８１を構成する。これとは対照的に、出力段３８はデ
ィジタルスイッチ１０の機能的な部分である。ダミース
イッチング回路がディジタルスイッチのそれぞれの出力
段ごとに与えられる。こうして、それぞれの出力段は、
後述するように漏話を低減するために対応するダミース
イッチング回路を備えている。
【００１７】ダミースイッチング回路８１の目的は、出
力段３８によって発生される過渡信号と実質的に同一で
あるが時間的に変位せられた過渡信号を発生することで
ある。第７図を参照すると、波形８２が出力段３８の出
力１４１ の出力信号を表し、波形８４がダミー出力７
８での対応する信号を表す。波形８２および８４は反転
せられるかまたは相対的に位相がずれている。出力段３
８およびダミースイッチング回路８１によって発生され
る過渡的な変化は足し合わされ、第７図に図示の波形８
６および８８を発生する。
力段３８によって発生される過渡信号と実質的に同一で
あるが時間的に変位せられた過渡信号を発生することで
ある。第７図を参照すると、波形８２が出力段３８の出
力１４１ の出力信号を表し、波形８４がダミー出力７
８での対応する信号を表す。波形８２および８４は反転
せられるかまたは相対的に位相がずれている。出力段３
８およびダミースイッチング回路８１によって発生され
る過渡的な変化は足し合わされ、第７図に図示の波形８
６および８８を発生する。
【００１８】波形８６がインダクタンス５０を流れる過
渡電流Ｉｐ を表し、波形８８がインダクタンス５２を
流れる過渡電流Ｉｎ を表す。電流Ｉｐ の過渡変化８
６１ が、トランジスタ４０がターンオンしそしてイン
ダクタンス５０を通じてキャパシタ４４を充電するとき
に、出力１４１ の波形８２の正向きエッジによって発
生される。電流Ｉｐ の過渡変化８６２ が、トランジ
スタ７４がターンオンしそしてインダクタンス５０を通
じてキャパシタ８０を充電するときに、ダミー出力７８
の波形８４の正向き縁部によって発生される。トランジ
スタ４０および７４に関する電流は両方ともインダクタ
ンス５０を通じて引き出されるので、過渡変化は足し合
わされそして波形８６を発生する。電流Ｉｎ の過渡変
化８８１ が、トランジスタ７６がターンオンしそして
インダクタンス５２を通じてキャパシタ８０を放電する
ときに、ダミー出力７８の波形８４の負向きエッジによ
って発生される。同様に、電流Ｉｎ の過渡変化８８２
が、トランジスタ４２がターンオンしそしてインダクタ
ンス５２を通じてキャパシタ８０を放電するときに、出
力１４１ の波形８２の負向き縁部によって発生される
。トランジスタ４２および７６に関する電流は両方とも
インダクタンス５２を通じて流れるので、過渡変化は足
し合わされそして波形８８を発生する。
渡電流Ｉｐ を表し、波形８８がインダクタンス５２を
流れる過渡電流Ｉｎ を表す。電流Ｉｐ の過渡変化８
６１ が、トランジスタ４０がターンオンしそしてイン
ダクタンス５０を通じてキャパシタ４４を充電するとき
に、出力１４１ の波形８２の正向きエッジによって発
生される。電流Ｉｐ の過渡変化８６２ が、トランジ
スタ７４がターンオンしそしてインダクタンス５０を通
じてキャパシタ８０を充電するときに、ダミー出力７８
の波形８４の正向き縁部によって発生される。トランジ
スタ４０および７４に関する電流は両方ともインダクタ
ンス５０を通じて引き出されるので、過渡変化は足し合
わされそして波形８６を発生する。電流Ｉｎ の過渡変
化８８１ が、トランジスタ７６がターンオンしそして
インダクタンス５２を通じてキャパシタ８０を放電する
ときに、ダミー出力７８の波形８４の負向きエッジによ
って発生される。同様に、電流Ｉｎ の過渡変化８８２
が、トランジスタ４２がターンオンしそしてインダクタ
ンス５２を通じてキャパシタ８０を放電するときに、出
力１４１ の波形８２の負向き縁部によって発生される
。トランジスタ４２および７６に関する電流は両方とも
インダクタンス５２を通じて流れるので、過渡変化は足
し合わされそして波形８８を発生する。
【００１９】過渡電流Ｉｐ およびＩｎ の基本周波数
成分は出力信号８２の基本周波数の２倍である。したが
って、過渡電流Ｉｐ およびＩｎ から生ずる漏話の最
低周波数成分はＦＭ信号の周波数の２倍である。その結
果、漏話は、周波数がｆ±Δｆ（ここでｆは搬送周波数
でありΔｆは周波数偏移である）の所望されるＦＭ信号
の通過を許容する帯域幅フィルタを用いて除去できる。 漏話の周波数成分は２ｆ±２Δｆまたはそれ以上であり
帯域幅フィルタにより減衰される。
成分は出力信号８２の基本周波数の２倍である。したが
って、過渡電流Ｉｐ およびＩｎ から生ずる漏話の最
低周波数成分はＦＭ信号の周波数の２倍である。その結
果、漏話は、周波数がｆ±Δｆ（ここでｆは搬送周波数
でありΔｆは周波数偏移である）の所望されるＦＭ信号
の通過を許容する帯域幅フィルタを用いて除去できる。 漏話の周波数成分は２ｆ±２Δｆまたはそれ以上であり
帯域幅フィルタにより減衰される。
【００２０】本発明の最大限の利益を得るためには、デ
ィジタルスイッチ１０の全ての入力信号はほぼ等しい搬
送周波数を持つべきである。通常の実施ではこの条件が
満足される。ＦＭ搬送周波数の２倍の周波数でディジタ
ルスイッチ１０の出力に現れる漏話は第１図に図示され
るようなフィルタ２０によってろ波できる。加えて、デ
ィジタルスイッチは標準的にはＦＭ信号の２倍の周波数
の漏話を減衰させる周波数応答を有する。このろ波動作
はディジタルスイッチの固有周波数応答から生ずる。一
般的には、ＦＭ信号の２倍の周波数の漏話のろ波動作が
装置のいずれの都合のよい場所でも実行できる。
ィジタルスイッチ１０の全ての入力信号はほぼ等しい搬
送周波数を持つべきである。通常の実施ではこの条件が
満足される。ＦＭ搬送周波数の２倍の周波数でディジタ
ルスイッチ１０の出力に現れる漏話は第１図に図示され
るようなフィルタ２０によってろ波できる。加えて、デ
ィジタルスイッチは標準的にはＦＭ信号の２倍の周波数
の漏話を減衰させる周波数応答を有する。このろ波動作
はディジタルスイッチの固有周波数応答から生ずる。一
般的には、ＦＭ信号の２倍の周波数の漏話のろ波動作が
装置のいずれの都合のよい場所でも実行できる。
【００２１】最適な漏話低減を得るためには、出力１４
１ およびダミー出力７８は同時に遷移すべきである。 これは、遅延要素を出力段３８に加え、インバータ７０
により発生する遅延を補償することにより実現できる。 遅延は、トランジスタ４０および４２の入力の小さな抵
抗−キャパシタ回路によって実現できる。実際には、Ｆ
Ｍ信号は出力１４１ に到達するまでにディジタルスイ
ッチ１０の数多くのディジタル段を通過するので、必要
とされる遅延要素はインバータ７０の接続後の回路のい
ずれの都合のよい場所にも挿入できる。上述したように
、キャパシタ８０の値はキャパシタ４４と等しくすべき
である。キャパシタ４４が伝送線のスタブである場合は
、キャパシタ８０の値は伝送線スタブの実効容量に近似
するようになされる。
１ およびダミー出力７８は同時に遷移すべきである。 これは、遅延要素を出力段３８に加え、インバータ７０
により発生する遅延を補償することにより実現できる。 遅延は、トランジスタ４０および４２の入力の小さな抵
抗−キャパシタ回路によって実現できる。実際には、Ｆ
Ｍ信号は出力１４１ に到達するまでにディジタルスイ
ッチ１０の数多くのディジタル段を通過するので、必要
とされる遅延要素はインバータ７０の接続後の回路のい
ずれの都合のよい場所にも挿入できる。上述したように
、キャパシタ８０の値はキャパシタ４４と等しくすべき
である。キャパシタ４４が伝送線のスタブである場合は
、キャパシタ８０の値は伝送線スタブの実効容量に近似
するようになされる。
【００２２】漏話を低減するための上述の技術において
、インバータ７０およびダミー出力段７２を含むダミー
スイッチング回路８１がディジタルスイッチ１０のそれ
ぞれの出力段に与えられる。こうしてダミースイッチン
グ回路がディジタルスイッチ１０のそれぞれの機能的（
真の）出力回路に対応付けられる。第６図に図示の構成
において、各ダミー出力は、集積回路の外部に配置され
たキャパシタに接続されている。この構成は、ディジタ
ルスイッチ１０の各出力ごとに一本の追加の接続ピンを
必要とし、それゆえ、１６個の出力のスイッチについて
１６本だけ接続ピンの数を増やす。
、インバータ７０およびダミー出力段７２を含むダミー
スイッチング回路８１がディジタルスイッチ１０のそれ
ぞれの出力段に与えられる。こうしてダミースイッチン
グ回路がディジタルスイッチ１０のそれぞれの機能的（
真の）出力回路に対応付けられる。第６図に図示の構成
において、各ダミー出力は、集積回路の外部に配置され
たキャパシタに接続されている。この構成は、ディジタ
ルスイッチ１０の各出力ごとに一本の追加の接続ピンを
必要とし、それゆえ、１６個の出力のスイッチについて
１６本だけ接続ピンの数を増やす。
【００２３】出力の数のいかんに拘らず、１本の追加の
接続ピンしか必要としない構成が第８図に図示されてい
る。ディジタルスイッチ１０の出力段３８は第６図に図
示されるような外部キャパシタ４４に接続された出力１
４１ を有する。ダミー出力段７２の出力７８が、オン
チップキャパシタ９２を通じて接続ピン９４に接続され
る。接続ピン９４はインダクタンス９６を介する接続に
よってシステムアースへ外部接続される。インダクタン
ス９６は接続線での浮遊インダクタンスを表す。ディジ
タルスイッチ１０の別の出力段１０２が外部キャパシタ
１０４へ接続された出力１４ｍ を有する。出力段１０
２の入力はインバータ１０６を通じてダミー出力段１０
８へ接続される。ダミー出力段１０８はオンチップキャ
パシタ１１２を通じて接続ピン９４へ接続されたダミー
出力１１０を有する。出力段１０２、インバータ１０６
およびダミー出力段１０８を含む回路は、出力段３８、
インバータ７０およびダミー出力段７２を含む回路と同
様である。回路のこの組合せがディジタルスイッチ１０
の各出力ごとに繰り返される。各ダミー出力は、個別の
オンチップキャパシタを介して接続ピン９４へ接続され
る。最適な漏話低減を得るためには、それぞれのオンチ
ップキャパシタ９２、１１２等は、出力負荷の平均等価
容量と等しくすべきである。第８図の構成では、ただ一
本の追加の接続ピンが複数出力のディジタルスイッチ１
０に対する漏話の低減設計を行なうのに必要とされる。
接続ピンしか必要としない構成が第８図に図示されてい
る。ディジタルスイッチ１０の出力段３８は第６図に図
示されるような外部キャパシタ４４に接続された出力１
４１ を有する。ダミー出力段７２の出力７８が、オン
チップキャパシタ９２を通じて接続ピン９４に接続され
る。接続ピン９４はインダクタンス９６を介する接続に
よってシステムアースへ外部接続される。インダクタン
ス９６は接続線での浮遊インダクタンスを表す。ディジ
タルスイッチ１０の別の出力段１０２が外部キャパシタ
１０４へ接続された出力１４ｍ を有する。出力段１０
２の入力はインバータ１０６を通じてダミー出力段１０
８へ接続される。ダミー出力段１０８はオンチップキャ
パシタ１１２を通じて接続ピン９４へ接続されたダミー
出力１１０を有する。出力段１０２、インバータ１０６
およびダミー出力段１０８を含む回路は、出力段３８、
インバータ７０およびダミー出力段７２を含む回路と同
様である。回路のこの組合せがディジタルスイッチ１０
の各出力ごとに繰り返される。各ダミー出力は、個別の
オンチップキャパシタを介して接続ピン９４へ接続され
る。最適な漏話低減を得るためには、それぞれのオンチ
ップキャパシタ９２、１１２等は、出力負荷の平均等価
容量と等しくすべきである。第８図の構成では、ただ一
本の追加の接続ピンが複数出力のディジタルスイッチ１
０に対する漏話の低減設計を行なうのに必要とされる。
【００２４】現在本発明の好ましい実施例と考えられる
ものを叙述したけれども、当業者であれば、本発明の技
術思想から逸脱することなく種々の変更および修正が可
能であることは明らかであろう。かかる変更および修正
はすべて請求の範囲に記載の本発明の技術思想内に包含
されるべきものである。
ものを叙述したけれども、当業者であれば、本発明の技
術思想から逸脱することなく種々の変更および修正が可
能であることは明らかであろう。かかる変更および修正
はすべて請求の範囲に記載の本発明の技術思想内に包含
されるべきものである。
【図１】ＦＭ信号をスイッチングするためのディジタル
スイッチング装置のブロック図である。
スイッチング装置のブロック図である。
【図２】第１図の装置の標準的な波形を図示するタイミ
ング図である。
ング図である。
【図３】ディジタルスイッチの出力段の模式図である。
【図４】ディジタルスイッチの単一の出力段の模式図で
ある。
ある。
【図５】第４図の回路での漏話の発生を図示するタイミ
ング図である。
ング図である。
【図６】本発明による機能出力段およびダミースイッチ
ング回路の模式図である。
ング回路の模式図である。
【図７】第６図の回路での漏話の発生を図示するタイミ
ング図である。
ング図である。
【図８】ただ一つの追加の接続ピンしか必要としないダ
ミースイッチング回路を含むディジタルスイッチの模式
図である。
ミースイッチング回路を含むディジタルスイッチの模式
図である。
１０ デ
ィジタルスイッチ１２１ 、１２２ 、…１２ｎ
入力１４１ 、１４２ 、…１４ｍ 出力１６
選択線２４
１ 、２４２ 、…２４ｍ フィルタ出力２８
アナログＦ
Ｍ信号３０
出力信号３８
出力段４０
ＰＭＯＳトランジスタ４２
ＮＭＯＳトランジス
タ４４
（外部）キャパシタ（容量性負荷） ４６ オ
ンチップ電圧供給線４８
オンチップ接地線５０
インダクタンス５２
インダク
タンス６０
出力信号７０
インバータ７２
ダミー出力段７４
ＰＭＯＳトランジスタ７
６ ＮＭ
ＯＳトランジスタ７８
ダミー出力８０
キャパシタ８１
ダミースイッチング回
路８２
波形（出力１４１ の出力信号） ８４ 波
形（ダミー出力７８での対応する信号） ８６ 波
形（過渡電流Ｉｐ ）８６１
過渡変化８８
波形（過渡電流Ｉｎ ）８８
１ 過渡変
化８８２
電流Ｉｎ の過渡変化９２
オンチップキャパシタ９４
接続ピン９６
インダク
タンス（接続線での浮遊インダクタンス）
ィジタルスイッチ１２１ 、１２２ 、…１２ｎ
入力１４１ 、１４２ 、…１４ｍ 出力１６
選択線２４
１ 、２４２ 、…２４ｍ フィルタ出力２８
アナログＦ
Ｍ信号３０
出力信号３８
出力段４０
ＰＭＯＳトランジスタ４２
ＮＭＯＳトランジス
タ４４
（外部）キャパシタ（容量性負荷） ４６ オ
ンチップ電圧供給線４８
オンチップ接地線５０
インダクタンス５２
インダク
タンス６０
出力信号７０
インバータ７２
ダミー出力段７４
ＰＭＯＳトランジスタ７
６ ＮＭ
ＯＳトランジスタ７８
ダミー出力８０
キャパシタ８１
ダミースイッチング回
路８２
波形（出力１４１ の出力信号） ８４ 波
形（ダミー出力７８での対応する信号） ８６ 波
形（過渡電流Ｉｐ ）８６１
過渡変化８８
波形（過渡電流Ｉｎ ）８８
１ 過渡変
化８８２
電流Ｉｎ の過渡変化９２
オンチップキャパシタ９４
接続ピン９６
インダク
タンス（接続線での浮遊インダクタンス）
Claims (14)
- 【請求項１】それぞれが、第１の周波数にてＦＭ信号を
受信するための入力を有し且つ当該ＦＭ信号に応答して
第１のスイッチング過渡変化を発生する複数の機能スイ
ッチング回路と、前記ＦＭ信号に応答して第２のスイッ
チング過渡変化を発生する手段であって、当該第２のス
イッチング過渡変化は、前記第１および第２のスイッチ
ング過渡変化から生ずる漏話信号が前記第１の周波数の
２倍の周波数を有するように、前記第１のスイッチング
過渡変化に関して相対的に位相が変位せられている当該
発生手段と、当該漏話信号を減衰するために前記ディジ
タルスイッチング回路に関連付けられたろ波手段とを有
するディジタルスイッチング装置。 - 【請求項２】前記第２のスイッチング過渡変化を発生す
るための前記手段は複数のダミースイッチング回路から
構成されており、一つがそれぞれの前記機能スイッチン
グ回路に対応付けられており、それぞれのダミースイッ
チング回路は、その出力が対応する機能スイッチング回
路の出力のディジタル反転であるよう接続されている請
求項１のディジタルスイッチング装置。 - 【請求項３】前記の機能スイッチング回路および前記の
ダミースイッチング回路はそれぞれ容量負荷が課される
ＭＯＳ出力段を備えている請求項２のディジタルスイッ
チング装置。 - 【請求項４】前記ダミースイッチング回路はそれぞれ、
各ダミースイッチング回路の出力が対応する機能スイッ
チング回路の出力よりも位相が反転するよう反転手段を
備えている請求項３のディジタルスイッチング装置。 - 【請求項５】前記機能スイッチング回路および前記ダミ
ースイッチング回路は集積回路に配置されている請求項
３のディジタルスイッチング装置。 - 【請求項６】前記ダミースイッチング回路はそれぞれ前
記集積回路の外部に接続された容量性負荷を有する請求
項５のディジタルスイッチング装置。 - 【請求項７】前記ダミースイッチング回路ごとの容量性
の負荷は前記集積回路の外部に配置された請求項６のデ
ィジタルスイッチング装置。 - 【請求項８】前記ダミースイッチング回路ごとの容量性
負荷は前記集積回路に配置されており且つ当該容量性負
荷は前記集積回路の共通接続ピンを介して外部接続され
ている請求項６のディジタルスイッチング装置。 - 【請求項９】前記ろ波手段は、それぞれの前記機能スイ
ッチング回路の固有周波数応答から構成される請求項１
のディジタルスイッチング装置。 - 【請求項１０】前記ろ波手段は、前記第１の周波数を通
過し且つ当該第１の周波数の２倍の周波数の漏話信号を
減衰させる周波数応答を有する請求項１のディジタルス
イッチング装置。 - 【請求項１１】ＦＭ信号のディジタルスイッチングを行
なうための装置における漏話を低減するための方法にお
いて、当該装置は、それぞれが、第１の周波数にてＦＭ
信号を受信するための入力を有し且つ当該ＦＭ信号に応
答して第１のスイッチング過渡変化を発生する複数の機
能スイッチング回路とを備えており、前記第１のスイッ
チング過渡変化に関して相対的に位相が変位せられた第
２のスイッチング過渡変化を発生し、当該第１および第
２のスイッチング過渡変化から生ずる漏話信号が前記第
１の周波数の２倍の周波数を有するようにし、そして前
記機能スイッチング回路の出力からの漏話信号を減衰さ
せることからなる方法。 - 【請求項１２】第２のスイッチング過渡変化を発生する
段階は、前記機能スイッチング回路のそれぞれに対応付
けられたダミースイッチング回路を提供しそして各ダミ
ースイッチング回路を、その出力が対応する機能スイッ
チング回路の出力のディジタル反転であるように接続す
ることを備えた請求項１１の方法。 - 【請求項１３】第２のスイッチング過渡変化を発生する
段階は、各ダミースイッチング回路の出力に、対応する
機能スイッチング回路に関する負荷に実質的に等しい負
荷を接続することを含む請求項１２の方法。 - 【請求項１４】第２のスイッチング過渡変化を発生する
段階は、機能スイッチング回路と、ダミースイッチング
回路とダミースイッチング回路用の負荷とを集積回路に
提供し、ダミースイッチング回路の負荷を当該集積回路
の単一の接続ピンを介して接続することを含む請求項１
３の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US613177 | 1990-11-14 | ||
| US07/613,177 US5204982A (en) | 1990-11-14 | 1990-11-14 | Method and apparatus for digital switching of fm signals with reduced crosstalk |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286498A true JPH04286498A (ja) | 1992-10-12 |
Family
ID=24456188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3325100A Withdrawn JPH04286498A (ja) | 1990-11-14 | 1991-11-14 | 低減された漏話を有するｆｍ信号のディジタルスイッチングを行なうための方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5204982A (ja) |
| EP (1) | EP0485918A3 (ja) |
| JP (1) | JPH04286498A (ja) |
| CA (1) | CA2055398A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6959003B1 (en) | 1998-09-22 | 2005-10-25 | Kabushiki Kaisha Toshiba | Serial transmission path switching system |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5649160A (en) * | 1995-05-23 | 1997-07-15 | Microunity Systems Engineering, Inc. | Noise reduction in integrated circuits and circuit assemblies |
| US5565804A (en) * | 1995-06-30 | 1996-10-15 | Acer Peripherals, Inc. | Signal switching circuit |
| US6794924B2 (en) * | 2001-05-24 | 2004-09-21 | Intersil Corporation | Apparatus and method for minimizing spurious harmonic noise in switched current steering architectures |
| WO2003043192A1 (de) * | 2001-11-12 | 2003-05-22 | Infineon Technologies Ag | Verfahren zur vermeidung von transienten bei schaltvorgängen in integrierten schaltkreisen sowie integrierter schaltkreis |
| US7425849B2 (en) * | 2004-12-31 | 2008-09-16 | Stmicroelectronics Pvt. Ltd. | Low noise output buffer capable of operating at high speeds |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2047179A5 (ja) * | 1969-04-30 | 1971-03-12 | Solartron Electronic Group | |
| GB1276741A (en) * | 1969-04-30 | 1972-06-07 | Solartron Electronic Group | Improvements in or relating to electronic switches |
| CA1255005A (en) * | 1978-04-11 | 1989-05-30 | Noel O. Fothergill | Narrow band correlator and noise cancellor |
| JPS58187015A (ja) * | 1982-04-26 | 1983-11-01 | Nippon Telegr & Teleph Corp <Ntt> | スイツチト・キヤパシタ回路 |
| EP0269758B1 (de) * | 1986-12-01 | 1991-01-23 | Deutsche ITT Industries GmbH | Stromumschalter |
| US4752703A (en) * | 1987-04-23 | 1988-06-21 | Industrial Technology Research Institute | Current source polarity switching circuit |
-
1990
- 1990-11-14 US US07/613,177 patent/US5204982A/en not_active Expired - Lifetime
-
1991
- 1991-11-11 EP EP19910119162 patent/EP0485918A3/en not_active Withdrawn
- 1991-11-13 CA CA002055398A patent/CA2055398A1/en not_active Abandoned
- 1991-11-14 JP JP3325100A patent/JPH04286498A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6959003B1 (en) | 1998-09-22 | 2005-10-25 | Kabushiki Kaisha Toshiba | Serial transmission path switching system |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2055398A1 (en) | 1992-05-15 |
| EP0485918A2 (en) | 1992-05-20 |
| US5204982A (en) | 1993-04-20 |
| EP0485918A3 (en) | 1992-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644257A (en) | Sampling circuit charge management | |
| US5355029A (en) | Staged CMOS output buffer | |
| US5204561A (en) | Gate control circuit for mos transistor | |
| JPH06177740A (ja) | 電荷蓄積の制御された出力バッファ回路 | |
| KR0161271B1 (ko) | 집적화한 저역통과 필터 장치 | |
| US4888677A (en) | Three reservoir capacitor | |
| EP0678980A1 (en) | Low distortion circuit with switched capacitors | |
| JPH04286498A (ja) | 低減された漏話を有するｆｍ信号のディジタルスイッチングを行なうための方法および装置 | |
| US5905399A (en) | CMOS integrated circuit regulator for reducing power supply noise | |
| JP3407928B2 (ja) | スイッチング可能な電流源回路 | |
| US5854567A (en) | Low loss integrated circuit with reduced clock swing | |
| US4508982A (en) | Floating node stabilizing circuit for a switched-capacitor circuit and filter | |
| JPS62261217A (ja) | Ｍｏｓトランジスタ回路 | |
| US4246553A (en) | Integrated filter circuit | |
| US10833666B1 (en) | PWM controlled analog signal | |
| US7098719B2 (en) | Multiplexer with clock suppression | |
| CA1206542A (en) | Switched capacitor high-pass filter | |
| US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
| JPH0572129B2 (ja) | ||
| JP3096711B2 (ja) | チャージポンプの出力電圧制御装置 | |
| US6281720B1 (en) | Electric integrated circuit | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| RU2007860C1 (ru) | Мостовой диодный коммутатор | |
| JPS5990424A (ja) | 容量負荷の駆動装置 | |
| JPH06276044A (ja) | 交流結合回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |