JPH04287132A - フリップフロップ回路の診断方式 - Google Patents
フリップフロップ回路の診断方式Info
- Publication number
- JPH04287132A JPH04287132A JP3051854A JP5185491A JPH04287132A JP H04287132 A JPH04287132 A JP H04287132A JP 3051854 A JP3051854 A JP 3051854A JP 5185491 A JP5185491 A JP 5185491A JP H04287132 A JPH04287132 A JP H04287132A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- circuit
- flop circuit
- data
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002405 diagnostic procedure Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 25
- 238000003745 diagnosis Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はフリップフロップ回路の
診断方式に関し、特にシフトパス手段を有するフリップ
フロップ回路の診断方式に関する。
診断方式に関し、特にシフトパス手段を有するフリップ
フロップ回路の診断方式に関する。
【０００２】
【従来の技術】従来、フリップフロップ回路を連鎖して
なるシフトパスは、全フリップフロップ回路をシリアル
に接続し、またシフトデータも外部から自由なデータを
供給する方式であった。従って全フリップフロップを診
断するには、フリップフロップ回路の数だけシフト動作
を行っていた。
なるシフトパスは、全フリップフロップ回路をシリアル
に接続し、またシフトデータも外部から自由なデータを
供給する方式であった。従って全フリップフロップを診
断するには、フリップフロップ回路の数だけシフト動作
を行っていた。
【０００３】
【発明が解決しようとする課題】通常、フリップフロッ
プ回路を連鎖したシフトパス手段を有する場合、連鎖す
るフリップフロップ回路数は、１つのＬＳＩ内でも数百
〜数千個であり、装置全体では数千〜数万個がシリアル
に連結されている。
プ回路を連鎖したシフトパス手段を有する場合、連鎖す
るフリップフロップ回路数は、１つのＬＳＩ内でも数百
〜数千個であり、装置全体では数千〜数万個がシリアル
に連結されている。
【０００４】従来の方式では、これらのフリップフロッ
プ回路が正常か否かをシフトパス手段を使って試験する
には、フリップフロップ回路の数だけシフト動作を行う
必要があり、またシフトインデータが変化するため、フ
リップフロップ回路が正常か否かの判定はシフトアウト
データをソフトウェア（あるいはファームウェア）によ
って行うので、試験時間が長くかかるばかりでなく、エ
ラー箇所を容易に判別できないという欠点があった。
プ回路が正常か否かをシフトパス手段を使って試験する
には、フリップフロップ回路の数だけシフト動作を行う
必要があり、またシフトインデータが変化するため、フ
リップフロップ回路が正常か否かの判定はシフトアウト
データをソフトウェア（あるいはファームウェア）によ
って行うので、試験時間が長くかかるばかりでなく、エ
ラー箇所を容易に判別できないという欠点があった。
【０００５】
【課題を解決するための手段】本発明のフリップフロッ
プ回路の診断方式は、フリップフロップ回路を連鎖した
シフトパス手段を有するフリップフロップ回路群の前記
フリップフロップ回路を複数個に分割する分割手段と、
トグルパターンのシフトデータを発生するシフトデータ
発生手段と、前記分割された個々の連鎖するフリップフ
ロップ回路の出力信号をチェックするチェック手段と、
このチェック手段にエラー検出を指示する指示手段と、
シフト回数を計数する計数手段とを備えている。
プ回路の診断方式は、フリップフロップ回路を連鎖した
シフトパス手段を有するフリップフロップ回路群の前記
フリップフロップ回路を複数個に分割する分割手段と、
トグルパターンのシフトデータを発生するシフトデータ
発生手段と、前記分割された個々の連鎖するフリップフ
ロップ回路の出力信号をチェックするチェック手段と、
このチェック手段にエラー検出を指示する指示手段と、
シフト回数を計数する計数手段とを備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を示すブロック図である。
。図１は本発明の一実施例を示すブロック図である。
【０００７】本実施例では、シリアルに連鎖してほぼ２
等分されたフリップフロップ回路群１，２と、選択回路
３，４と、シフトデータ発生回路５と、カウンタ回路６
と、エラー検出指示回路７と、エラー検出回路８，９を
含んでなる。診断指示信号１０１は選択回路３，４とシ
フトデータ発生回路５およびカウンタ回路６に入力され
、シフトインデータ１０２は選択回路３に入力され、ク
ロック信号１０３はフリップフロップ回路群１，２およ
びシフトデータ発生回路５およびカウンタ回路６に入力
され、シフトデータ発生回路５の負出力信号１０４はシ
フト発生回路５に帰還され、シフトデータ発生回路５の
正出力信号１０５は選択回路３，４に入力され、選択回
路３の出力信号１０６はフリップフロップ回路群１に入
力され、選択回路４の出力信号１０７はフリップフロッ
プ回路群２に入力され、フリップフロップ回路群１の出
力信号１０８は選択回路４およびエラー検出回路６に入
力され、フリップフロップ回路群２の出力信号１０９は
エラー検出回路８および次段の論理回路の入力信号とな
り、エラー検出回路８の出力信号はカウンタ回路６に入
力されるとともにエラー検出信号１１２としてエラー報
告信号となり、エラー検出回路９の出力信号はカウンタ
回路６に入力されるとともにエラー検出信号１１３とな
る。カウンタ回路６のカウンタ出力信号１１０はエラー
検出指示回路７の入力信号となり、どのフリップフロッ
プ回路でエラーが発生したかを示す信号となって報告さ
れ、エラー検出指示回路７の出力信号１１１はエラー検
出回路８，９に入力される。
等分されたフリップフロップ回路群１，２と、選択回路
３，４と、シフトデータ発生回路５と、カウンタ回路６
と、エラー検出指示回路７と、エラー検出回路８，９を
含んでなる。診断指示信号１０１は選択回路３，４とシ
フトデータ発生回路５およびカウンタ回路６に入力され
、シフトインデータ１０２は選択回路３に入力され、ク
ロック信号１０３はフリップフロップ回路群１，２およ
びシフトデータ発生回路５およびカウンタ回路６に入力
され、シフトデータ発生回路５の負出力信号１０４はシ
フト発生回路５に帰還され、シフトデータ発生回路５の
正出力信号１０５は選択回路３，４に入力され、選択回
路３の出力信号１０６はフリップフロップ回路群１に入
力され、選択回路４の出力信号１０７はフリップフロッ
プ回路群２に入力され、フリップフロップ回路群１の出
力信号１０８は選択回路４およびエラー検出回路６に入
力され、フリップフロップ回路群２の出力信号１０９は
エラー検出回路８および次段の論理回路の入力信号とな
り、エラー検出回路８の出力信号はカウンタ回路６に入
力されるとともにエラー検出信号１１２としてエラー報
告信号となり、エラー検出回路９の出力信号はカウンタ
回路６に入力されるとともにエラー検出信号１１３とな
る。カウンタ回路６のカウンタ出力信号１１０はエラー
検出指示回路７の入力信号となり、どのフリップフロッ
プ回路でエラーが発生したかを示す信号となって報告さ
れ、エラー検出指示回路７の出力信号１１１はエラー検
出回路８，９に入力される。
【０００８】次に本実施例の動作について説明する。通
常のシフト動作時には診断指示信号１０１は“０”であ
り、シフトデータはシフトインデータ１０２が入力とな
る。つまり、診断指示信号１０１は“０”であるため、
選択回路３はシフトインデータ１０２を選択してフリッ
プフロップ回路群１にシフトインデータとして供給し、
一方フリップフロップ回路群２へはシフトインデータと
してフリップフロップ回路群１の出力信号１０８が選択
回路４を経由して供給され、フリップフロップ回路群２
の最終フリップフロップ回路の出力信号がシフトアウト
信号１０９として送出される。
常のシフト動作時には診断指示信号１０１は“０”であ
り、シフトデータはシフトインデータ１０２が入力とな
る。つまり、診断指示信号１０１は“０”であるため、
選択回路３はシフトインデータ１０２を選択してフリッ
プフロップ回路群１にシフトインデータとして供給し、
一方フリップフロップ回路群２へはシフトインデータと
してフリップフロップ回路群１の出力信号１０８が選択
回路４を経由して供給され、フリップフロップ回路群２
の最終フリップフロップ回路の出力信号がシフトアウト
信号１０９として送出される。
【０００９】診断動作時には診断指示信号１０１が“１
”となり、シフトパスのシフトイン信号はシフトデータ
発生回路５がアクティブとなって発生されるトグルデー
タ（０１の繰返しパターン）が出力信号１０５として選
択回路３および４で選択され、各選択回路３，４の出力
信号１０６，１０７がシフトデータとなってフリップフ
ロップ回路群１，２にそれぞれ供給される。この時、フ
リップフロップ回路群１およびフリップフロップ回路群
２には同じデータが入力され、１つのフリップフロップ
数だけクロック信号１０３を供給すれば全フリップフロ
ップにデータが書き込まれ、更に同数のクロック信号１
０３を供給することにより全データが読み出される。こ
の読出しシフト動作時に、カウンタ回路６がクロック信
号１０３によりカウントアップするようにし、更にカウ
ント回路６の内容により、エラー検出指示回路７はエラ
ー検出指示信号１１１を発生して、フリップフロップ回
路群１およびフリップフロップ回路群２のエラー検出回
路８および９においてエラー検出を行う。もしエラー検
出信号１１２あるいは１１３がアクティブになった時に
はエラー発生時の値がカウンタ回路６に示されてあり、
またどちらのエラー検出信号がアクティブになったかを
調べることによりどのフリップフロップ回路が故障して
いるかが簡単に判別できる。
”となり、シフトパスのシフトイン信号はシフトデータ
発生回路５がアクティブとなって発生されるトグルデー
タ（０１の繰返しパターン）が出力信号１０５として選
択回路３および４で選択され、各選択回路３，４の出力
信号１０６，１０７がシフトデータとなってフリップフ
ロップ回路群１，２にそれぞれ供給される。この時、フ
リップフロップ回路群１およびフリップフロップ回路群
２には同じデータが入力され、１つのフリップフロップ
数だけクロック信号１０３を供給すれば全フリップフロ
ップにデータが書き込まれ、更に同数のクロック信号１
０３を供給することにより全データが読み出される。こ
の読出しシフト動作時に、カウンタ回路６がクロック信
号１０３によりカウントアップするようにし、更にカウ
ント回路６の内容により、エラー検出指示回路７はエラ
ー検出指示信号１１１を発生して、フリップフロップ回
路群１およびフリップフロップ回路群２のエラー検出回
路８および９においてエラー検出を行う。もしエラー検
出信号１１２あるいは１１３がアクティブになった時に
はエラー発生時の値がカウンタ回路６に示されてあり、
またどちらのエラー検出信号がアクティブになったかを
調べることによりどのフリップフロップ回路が故障して
いるかが簡単に判別できる。
【００１０】
【発明の効果】以上説明したように本発明は、シフトパ
ス構成のフリップフロップ回路の診断のトグルデータを
自動発生してシフトデータとして供給し、全フリップフ
ロップ回路をほぼｎ等分することにより、シフト動作の
クロック数が１／ｎで済むので診断時間も１／ｎで済む
。つまり、分割数ｎを多くすれば診断時間は少なくなる
。また、各フリップフロップ回路群の出力データはトグ
ルデータであるためエラー検出も簡単にチェックするこ
とができる。さらに、エラーが発生したフリップフロッ
プ回路もカウンタ回路の内容およびエラー検出信号を調
べることにより簡単に判別することができる効果を有す
る。
ス構成のフリップフロップ回路の診断のトグルデータを
自動発生してシフトデータとして供給し、全フリップフ
ロップ回路をほぼｎ等分することにより、シフト動作の
クロック数が１／ｎで済むので診断時間も１／ｎで済む
。つまり、分割数ｎを多くすれば診断時間は少なくなる
。また、各フリップフロップ回路群の出力データはトグ
ルデータであるためエラー検出も簡単にチェックするこ
とができる。さらに、エラーが発生したフリップフロッ
プ回路もカウンタ回路の内容およびエラー検出信号を調
べることにより簡単に判別することができる効果を有す
る。
【図１】本発明の一実施例を示すブロック図である。
１，２ フリップフロップ回路群３，４
選択回路 ５ シフトデータ発生回路 ６ カウンタ回路 ７ エラー検出指示回路 ８ エラー検出回路
選択回路 ５ シフトデータ発生回路 ６ カウンタ回路 ７ エラー検出指示回路 ８ エラー検出回路
Claims (1)
- 【請求項１】 フリップフロップ回路を連鎖したシフ
トパス手段を有するフリップフロップ回路群の前記フリ
ップフロップ回路を複数個に分割する分割手段と、トグ
ルパターンのシフトデータを発生するシフトデータ発生
手段と、前記分割された個々の連鎖するフリップフロッ
プ回路の出力信号をチェックするチェック手段と、この
チェック手段にエラー検出を指示する指示手段と、シフ
ト回数を計数する計数手段とを備えることを特徴とする
フリップフロップ回路の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051854A JPH04287132A (ja) | 1991-03-18 | 1991-03-18 | フリップフロップ回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051854A JPH04287132A (ja) | 1991-03-18 | 1991-03-18 | フリップフロップ回路の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287132A true JPH04287132A (ja) | 1992-10-12 |
Family
ID=12898450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051854A Pending JPH04287132A (ja) | 1991-03-18 | 1991-03-18 | フリップフロップ回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287132A (ja) |
-
1991
- 1991-03-18 JP JP3051854A patent/JPH04287132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932028A (en) | Error log system for self-testing in very large scale integrated circuit (VLSI) units | |
| JPH03214083A (ja) | 回路ボードテストシステムとテストベクトル供給システム及び生成方法 | |
| US5386423A (en) | Ordering shift register latches in a scan ring to facilitate diagnosis, testing and isolation | |
| US7395469B2 (en) | Method for implementing deterministic based broken scan chain diagnostics | |
| US6883115B2 (en) | LSI diagnostic system and method of diagnosing LSI | |
| JPS5833576B2 (ja) | 計算機システムの故障診断装置 | |
| US5189675A (en) | Self-diagnostic circuit for logic circuit block | |
| US7168021B2 (en) | Built-in test circuit for an integrated circuit device | |
| US5425035A (en) | Enhanced data analyzer for use in bist circuitry | |
| US6904554B2 (en) | Logic built-in self test (BIST) | |
| US6105156A (en) | LSI tester for use in LSI fault analysis | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JPH04287132A (ja) | フリップフロップ回路の診断方式 | |
| US20210325461A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
| JPH04105080A (ja) | フリップフロップ回路の診断方式 | |
| JPH04263200A (ja) | シフトパス方式 | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| JPH04134276A (ja) | フリップフロップ回路の診断方法 | |
| US12578386B2 (en) | Scan chain control | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JPH0238879A (ja) | 論理回路 | |
| Zhao et al. | Maximal diagnosis of interconnects of random access memories | |
| JPH01238050A (ja) | 半導体装置 | |
| JPH04259866A (ja) | 診断装置 | |
| CN117849599A (zh) | 重复运算模块的测试电路 |