JPH04287331A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH04287331A JPH04287331A JP3052461A JP5246191A JPH04287331A JP H04287331 A JPH04287331 A JP H04287331A JP 3052461 A JP3052461 A JP 3052461A JP 5246191 A JP5246191 A JP 5246191A JP H04287331 A JPH04287331 A JP H04287331A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- emitter
- bipolar transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、微細化，高集積化に適
したプレーナ構造のヘテロ接合バイポーラトランジスタ
の製造方法に関する。
したプレーナ構造のヘテロ接合バイポーラトランジスタ
の製造方法に関する。
【０００２】
【従来の技術】従来、ＧａＡｓ系の化合物半導体を用い
たヘテロ接合バイポーラトランジスタは、例えば図４の
ように構成されている。これは次のようにして作られる
。半絶縁性のＧａＡｓ基板２１上に、ｎ＋ 型ＧａＡｓ
サブコレクタ層２２，ｎ型ＧａＡｓコレクタ層２３，ｐ
＋ 型ＧａＡｓベース層２４，ｎ型ＡｌＧａＡｓエミッ
タ層２５，ｎ＋ 型キャップ層２６をＭＢＥ法やＭＯＣ
ＶＤ法によって順次堆積形成する。次いで、ベース層２
４およびサブコレクタ層２２の面出しを行い、エミッタ
・キャップ層２６，ベース層２４，サブコレクタ層２２
にそれぞれ、エミッタ電極２７，ベース電極２８，コレ
クタ電極２９を形成する。
たヘテロ接合バイポーラトランジスタは、例えば図４の
ように構成されている。これは次のようにして作られる
。半絶縁性のＧａＡｓ基板２１上に、ｎ＋ 型ＧａＡｓ
サブコレクタ層２２，ｎ型ＧａＡｓコレクタ層２３，ｐ
＋ 型ＧａＡｓベース層２４，ｎ型ＡｌＧａＡｓエミッ
タ層２５，ｎ＋ 型キャップ層２６をＭＢＥ法やＭＯＣ
ＶＤ法によって順次堆積形成する。次いで、ベース層２
４およびサブコレクタ層２２の面出しを行い、エミッタ
・キャップ層２６，ベース層２４，サブコレクタ層２２
にそれぞれ、エミッタ電極２７，ベース電極２８，コレ
クタ電極２９を形成する。
【０００３】このように従来の製法によるヘテロ接合バ
イポーラトランジスタは、電極形成のための面出しのメ
サエッチングを行うため、表面に凹凸が形成される。こ
の凹凸は、微細なヘテロ接合バイポーラトランジスタを
集積化する場合、配線の段切れ等の原因となり、集積化
の弊害になる。
イポーラトランジスタは、電極形成のための面出しのメ
サエッチングを行うため、表面に凹凸が形成される。こ
の凹凸は、微細なヘテロ接合バイポーラトランジスタを
集積化する場合、配線の段切れ等の原因となり、集積化
の弊害になる。
【０００４】そこで、ヘテロ接合バイポーラトランジス
タの集積化を進めるため、プレーナ構造化も考えられて
いる。例えば、各半導体層成長を行った後、ベース・コ
レクタ間分離領域（コレクタ取出し領域）および素子間
分離領域にイオン注入によって絶縁化領域を形成する。 そして、コレクタ取出し領域の絶縁化領域に開口を開け
てサブコレクタ層を露出させて、ここにコレクタ電極を
形成する。
タの集積化を進めるため、プレーナ構造化も考えられて
いる。例えば、各半導体層成長を行った後、ベース・コ
レクタ間分離領域（コレクタ取出し領域）および素子間
分離領域にイオン注入によって絶縁化領域を形成する。 そして、コレクタ取出し領域の絶縁化領域に開口を開け
てサブコレクタ層を露出させて、ここにコレクタ電極を
形成する。
【０００５】この方法でも、コレクタ電極が形成される
部分には、１〜１．３μｍ 程度の段差が形成される。 従ってこのままでは、コレクタ電極を配線に接続する場
合にやはり段切れが問題になる。これを解決するために
、コレクタ電極金属を選択的化学気相成長法によって、
絶縁化領域に開けた開口に埋込むことが提案されている
（例えば、特開平１−１６６５５８号公報）。
部分には、１〜１．３μｍ 程度の段差が形成される。 従ってこのままでは、コレクタ電極を配線に接続する場
合にやはり段切れが問題になる。これを解決するために
、コレクタ電極金属を選択的化学気相成長法によって、
絶縁化領域に開けた開口に埋込むことが提案されている
（例えば、特開平１−１６６５５８号公報）。
【０００６】しかしながら、化学気相成長法を用いる場
合、基板を５００℃程度の高温に保つ必要があるため、
コンタクト抵抗の十分低い良好なコレクタ電極が得られ
ないという問題があった。
合、基板を５００℃程度の高温に保つ必要があるため、
コンタクト抵抗の十分低い良好なコレクタ電極が得られ
ないという問題があった。
【０００７】
【発明が解決しようとする課題】以上のようにヘテロ接
合バイポーラトランジスタのプレーナ化のために、コレ
クタ電極の埋込み形成に化学気相堆積法を用いると、コ
レクタ・コンタクト抵抗が大きくなって、優れた特性が
得られないという問題があった。本発明は上記の点に鑑
み、優れた特性を持つ平坦化ヘテロ接合バイポーラトラ
ンジスタの製造方法を提供することを目的とする。
合バイポーラトランジスタのプレーナ化のために、コレ
クタ電極の埋込み形成に化学気相堆積法を用いると、コ
レクタ・コンタクト抵抗が大きくなって、優れた特性が
得られないという問題があった。本発明は上記の点に鑑
み、優れた特性を持つ平坦化ヘテロ接合バイポーラトラ
ンジスタの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるヘテロ接合
バイポーラトランジスタの製造方法は、まず半導体基板
上に、コレクタ接合またはエミッタ接合の少なくとも一
方がヘテロ接合となるように、第１導電型の高濃度サブ
コレクタ層，第１導電型コレクタ層，第２導電型ベース
層および第１導電型エミッタ層を順次エピタキシャル成
長する。コレクタ取出し領域にはイオン注入を行ってコ
レクタ層に達する深さの絶縁化領域を形成する。そして
この絶縁化領域を選択エッチングしてサブコレクタ層に
達する深さのテーパ付き開口を開ける。ついで物理堆積
法による電極金属の形成とリフトオフ加工により、開口
内にその深さより高いコレクタ電極をその周囲に間隙が
残された状態で形成した後、表面が平坦になるように絶
縁膜を堆積してこれをエッチングすることにより、コレ
クタ電極の周囲の間隙に絶縁膜を埋込み形成する。
バイポーラトランジスタの製造方法は、まず半導体基板
上に、コレクタ接合またはエミッタ接合の少なくとも一
方がヘテロ接合となるように、第１導電型の高濃度サブ
コレクタ層，第１導電型コレクタ層，第２導電型ベース
層および第１導電型エミッタ層を順次エピタキシャル成
長する。コレクタ取出し領域にはイオン注入を行ってコ
レクタ層に達する深さの絶縁化領域を形成する。そして
この絶縁化領域を選択エッチングしてサブコレクタ層に
達する深さのテーパ付き開口を開ける。ついで物理堆積
法による電極金属の形成とリフトオフ加工により、開口
内にその深さより高いコレクタ電極をその周囲に間隙が
残された状態で形成した後、表面が平坦になるように絶
縁膜を堆積してこれをエッチングすることにより、コレ
クタ電極の周囲の間隙に絶縁膜を埋込み形成する。
【０００９】コレクタ電極の形成工程は、好ましくは次
のようにする。マスクを残した状態でオーミックコンタ
クト用の第１の電極金属膜を形成し、この上にバリア金
属膜を介して配線接続用の厚い第２の電極金属膜を形成
した後、マスクを除去することによりリフトオフ加工す
る。
のようにする。マスクを残した状態でオーミックコンタ
クト用の第１の電極金属膜を形成し、この上にバリア金
属膜を介して配線接続用の厚い第２の電極金属膜を形成
した後、マスクを除去することによりリフトオフ加工す
る。
【００１０】
【作用】本発明によれば、コレクタ電極金属の形成を物
理堆積法により行うため、基板を高温にする必要がなく
、良好なオーミック特性のコレクタ電極が得られる。 また、コレクタ電極金属は、リフトオフ加工によりテー
パ付き開口にその深さ以上の厚みをもって形成され、そ
の後コレクタ電極周囲の間隙は絶縁膜で埋め込まれる。 従って完全な平坦化構造のヘテロ接合バイポーラトラン
ジスタが得られる。
理堆積法により行うため、基板を高温にする必要がなく
、良好なオーミック特性のコレクタ電極が得られる。 また、コレクタ電極金属は、リフトオフ加工によりテー
パ付き開口にその深さ以上の厚みをもって形成され、そ
の後コレクタ電極周囲の間隙は絶縁膜で埋め込まれる。 従って完全な平坦化構造のヘテロ接合バイポーラトラン
ジスタが得られる。
【００１１】
【実施例】以下、図面を参照しながら実施例を説明する
。
。
【００１２】図１〜図３は本発明の一実施例に係るＧａ
Ａｓ系ヘテロ接合バイポーラトランジスタの製造工程で
ある。この実施例は、エミッタ接合，コレクタ接合共に
ヘテロ接合とした場合である。
Ａｓ系ヘテロ接合バイポーラトランジスタの製造工程で
ある。この実施例は、エミッタ接合，コレクタ接合共に
ヘテロ接合とした場合である。
【００１３】図１（ａ） に示すように、半絶縁性Ｇａ
Ａｓ基板１上に、ＭＢＥ法またはＭＯＣＶＤ法により、
５００ｎｍのｎ＋ 型ＧａＡｓサブコレクタ層２，６０
０ｎｍのｎ型ＡｌＧａＡｓコレクタ層３，１００ｎｍの
ｐ＋ 型ＧａＡｓベース層４，１５０ｎｍのｎ型ＡｌＧ
ａＡｓエミッタ層５，１００ｎｍのｎ＋ 型ＧａＡｓエ
ミッタ・キャップ層６を順次堆積形成する。
Ａｓ基板１上に、ＭＢＥ法またはＭＯＣＶＤ法により、
５００ｎｍのｎ＋ 型ＧａＡｓサブコレクタ層２，６０
０ｎｍのｎ型ＡｌＧａＡｓコレクタ層３，１００ｎｍの
ｐ＋ 型ＧａＡｓベース層４，１５０ｎｍのｎ型ＡｌＧ
ａＡｓエミッタ層５，１００ｎｍのｎ＋ 型ＧａＡｓエ
ミッタ・キャップ層６を順次堆積形成する。
【００１４】次いで、Ｂ＋ の選択的なイオン注入によ
り、素子分離領域に基板１に達する深さの絶縁化領域７
を形成し、Ｈ＋ の選択的なイオン注入によりベース・
コレクタ間分離領域にコレクタ層３に達する深さの絶縁
化領域８を形成する。
り、素子分離領域に基板１に達する深さの絶縁化領域７
を形成し、Ｈ＋ の選択的なイオン注入によりベース・
コレクタ間分離領域にコレクタ層３に達する深さの絶縁
化領域８を形成する。
【００１５】その後、図１（ｂ） に示すように、通常
のリソグラフィ技術を用いて、エミッタパターンに対応
するシリコン酸化膜マスクを形成し、エミッタ・キャッ
プ層６およびエミッタ層５の不要部分をエッチングして
、ベース層４を露出させる。そして露出したベース層４
にＡｕＺｎベース電極９を、エミッタ・キャップ層６に
ＡｕＧｅエミッタ電極１０をそれぞれ、リソグラフィ技
術とスペーサリフトオフ法を用いて形成する。なお、エ
ミッタをパターン形成し、ベース層を露出させるエッチ
ング工程は、絶縁化領域７，８の形成工程の前であって
もよい。
のリソグラフィ技術を用いて、エミッタパターンに対応
するシリコン酸化膜マスクを形成し、エミッタ・キャッ
プ層６およびエミッタ層５の不要部分をエッチングして
、ベース層４を露出させる。そして露出したベース層４
にＡｕＺｎベース電極９を、エミッタ・キャップ層６に
ＡｕＧｅエミッタ電極１０をそれぞれ、リソグラフィ技
術とスペーサリフトオフ法を用いて形成する。なお、エ
ミッタをパターン形成し、ベース層を露出させるエッチ
ング工程は、絶縁化領域７，８の形成工程の前であって
もよい。
【００１６】次に、図２（ａ） に示すように、基板表
面に５００〜６００ｎｍのシリコン酸化膜１１をＣＶＤ
法によって堆積し、この上にコレクタ取出し領域に窓を
持つフォトレジスト・パターン１２を形成する。そして
、ＣＦ４ 等のガスを用いた反応性イオンエッチング法
によって酸化膜１１をエッチングし、続いてケミカルエ
ッチングによって２００ｎｍ程度サイドエッチングする
。
面に５００〜６００ｎｍのシリコン酸化膜１１をＣＶＤ
法によって堆積し、この上にコレクタ取出し領域に窓を
持つフォトレジスト・パターン１２を形成する。そして
、ＣＦ４ 等のガスを用いた反応性イオンエッチング法
によって酸化膜１１をエッチングし、続いてケミカルエ
ッチングによって２００ｎｍ程度サイドエッチングする
。
【００１７】次に、図２（ｂ） に示すように、フォト
レジスト・パターン１２および酸化膜１１をマスクとし
て用いて、酒石酸等を用いたケミカルエッチングによっ
て絶縁化領域８にサブコレクタ層２に達する深さの開口
１３を形成する。開口１３は、図示のようなテーパ付き
となる。
レジスト・パターン１２および酸化膜１１をマスクとし
て用いて、酒石酸等を用いたケミカルエッチングによっ
て絶縁化領域８にサブコレクタ層２に達する深さの開口
１３を形成する。開口１３は、図示のようなテーパ付き
となる。
【００１８】次に、真空蒸着法またはスパッタ法等の物
理堆積法を用いて、コレクタのオーミック電極となるＡ
ｕＧｅ等の第１のコレクタ電極金属膜１４を形成し、そ
の上にＭｏ等のバリア金属を薄く形成した後、Ｔｉ／Ｐ
ｔ／Ａｕ等の配線接続用の第２のコレクタ金属膜１５を
厚く形成する。第１，第２のコレクタ電極金属膜１４，
１５のトータルの厚さは、開口１３の深さ以上とし、例
えば基板表面より１００〜２００ｎｍ高くする。そして
・フォトレジスト・パターン１２を除去することにより
リフトオフ加工して、開口１３内にコレクタ電極金属膜
１４，１５を残す。次いで、図３（ａ） に示すように
、ポリイミド等の絶縁膜１６を、表面が平坦になるよう
に形成する。
理堆積法を用いて、コレクタのオーミック電極となるＡ
ｕＧｅ等の第１のコレクタ電極金属膜１４を形成し、そ
の上にＭｏ等のバリア金属を薄く形成した後、Ｔｉ／Ｐ
ｔ／Ａｕ等の配線接続用の第２のコレクタ金属膜１５を
厚く形成する。第１，第２のコレクタ電極金属膜１４，
１５のトータルの厚さは、開口１３の深さ以上とし、例
えば基板表面より１００〜２００ｎｍ高くする。そして
・フォトレジスト・パターン１２を除去することにより
リフトオフ加工して、開口１３内にコレクタ電極金属膜
１４，１５を残す。次いで、図３（ａ） に示すように
、ポリイミド等の絶縁膜１６を、表面が平坦になるよう
に形成する。
【００１９】そして、Ｏ２ ガスを用いた反応性イオン
エッチング法により絶縁膜１６を全面エッチングして、
コレクタ電極金属膜１５の表面を露出させる。図３（ｂ
） に示すように、ポリイミド絶縁膜１６はコレクタ電
極金属膜１４，１５の周囲の間隙を埋めるように残され
る。その後、シリコン酸化膜１１をエッチング除去した
後、３２０℃，２０分の熱処理により、ポリイミド絶縁
膜１６を硬化させ、続いて３５０℃，３０秒の熱処理に
よりコレクタ電極部のアロイを行う。
エッチング法により絶縁膜１６を全面エッチングして、
コレクタ電極金属膜１５の表面を露出させる。図３（ｂ
） に示すように、ポリイミド絶縁膜１６はコレクタ電
極金属膜１４，１５の周囲の間隙を埋めるように残され
る。その後、シリコン酸化膜１１をエッチング除去した
後、３２０℃，２０分の熱処理により、ポリイミド絶縁
膜１６を硬化させ、続いて３５０℃，３０秒の熱処理に
よりコレクタ電極部のアロイを行う。
【００２０】こうしてこの実施例によれば、段差の大き
いコレクタコンタクト用開口を完全に埋め込んで平坦化
したヘテロ接合バイポーラトランジスタが得られる。し
たがって配線の段切れ等のない信頼性の高い配線を持つ
集積回路を得ることができる。また、コレクタ電極金属
膜は物理堆積法により形成しているから、膜堆積時に基
板を高温に保つ必要がなく、良好なオーミックコンタク
ト特性が得られる。本発明は、上記実施例に限られるも
のではない。
いコレクタコンタクト用開口を完全に埋め込んで平坦化
したヘテロ接合バイポーラトランジスタが得られる。し
たがって配線の段切れ等のない信頼性の高い配線を持つ
集積回路を得ることができる。また、コレクタ電極金属
膜は物理堆積法により形成しているから、膜堆積時に基
板を高温に保つ必要がなく、良好なオーミックコンタク
ト特性が得られる。本発明は、上記実施例に限られるも
のではない。
【００２１】例えば実施例では、エミッタ，ベースの電
極をコレクタ電極形成前に形成したが、コレクタ電極を
形成して絶縁膜でその周囲を埋め込んだ後にエミッタ電
極，ベース電極を形成してもよい。ベース電極部にも、
コレクタ電極部程ではないが段差があるので、実施例の
コレクタ電極部形成工程と同様の工程を利用して平坦に
埋め込ことができ、これにより一層の平坦化が図られる
。実施例では、エミッタ接合，コレクタ接合共にヘテロ
接合としたが、本発明はいずれか一方がヘテロ接合であ
るにも有効である。実施例では、コレクタ開口の埋込み
にポリイミド絶縁膜を用いたが、他の有機絶縁膜或いは
無機絶縁膜を用いることもできる。コレクタ電極金属膜
も実施例のような多層構造ではなく、一層のみであって
もよい。その他本発明は、その趣旨を逸脱しない範囲で
種々変形して実施することができる。
極をコレクタ電極形成前に形成したが、コレクタ電極を
形成して絶縁膜でその周囲を埋め込んだ後にエミッタ電
極，ベース電極を形成してもよい。ベース電極部にも、
コレクタ電極部程ではないが段差があるので、実施例の
コレクタ電極部形成工程と同様の工程を利用して平坦に
埋め込ことができ、これにより一層の平坦化が図られる
。実施例では、エミッタ接合，コレクタ接合共にヘテロ
接合としたが、本発明はいずれか一方がヘテロ接合であ
るにも有効である。実施例では、コレクタ開口の埋込み
にポリイミド絶縁膜を用いたが、他の有機絶縁膜或いは
無機絶縁膜を用いることもできる。コレクタ電極金属膜
も実施例のような多層構造ではなく、一層のみであって
もよい。その他本発明は、その趣旨を逸脱しない範囲で
種々変形して実施することができる。
【００２２】
【発明の効果】以上述べたように本発明によれば、コレ
クタ電極のオーミックコンタクト特性に優れた、高集積
化に適した平坦化構造のヘテロ接合バイポーラトランジ
スタを得ることができる。
クタ電極のオーミックコンタクト特性に優れた、高集積
化に適した平坦化構造のヘテロ接合バイポーラトランジ
スタを得ることができる。
【図１】本発明の一実施例に係るヘテロ接合バイポーラ
トランジスタの製造工程を示す図。
トランジスタの製造工程を示す図。
【図２】本発明の一実施例に係るヘテロ接合バイポーラ
トランジスタの製造工程を示す図。
トランジスタの製造工程を示す図。
【図３】本発明の一実施例に係るヘテロ接合バイポーラ
トランジスタの製造工程を示す図。
トランジスタの製造工程を示す図。
【図４】従来のメサ型ヘテロ接合バイポーラトランジス
タを示す図。
タを示す図。
１…半絶縁性ＧａＡｓ基板、
２…ｎ＋ 型ＧａＡｓサブコレクタ層
３…ｎ型ＡｌＧａＡｓコレクタ層、
４…ｐ＋ 型ＧａＡｓベース層、
５…ｎ型ＡｌＧａＡｓエミッタ層、
６…ｎ＋ 型ＧａＡｓエミッタ・キャップ層、７…絶縁
化領域（素子分離領域）、 ，８…絶縁化領域（コレクタ取出し領域）、９…ベース
電極、 １０…エミッタ電極、 １１…シリコン酸化膜、 １２…フォトレジスト・パターン、 １３…開口、 １４…第１のコレクタ電極金属膜、 １５…第２のコレクタ電極金属膜、 １６…ポリイミド絶縁膜。
化領域（素子分離領域）、 ，８…絶縁化領域（コレクタ取出し領域）、９…ベース
電極、 １０…エミッタ電極、 １１…シリコン酸化膜、 １２…フォトレジスト・パターン、 １３…開口、 １４…第１のコレクタ電極金属膜、 １５…第２のコレクタ電極金属膜、 １６…ポリイミド絶縁膜。
Claims (1)
- 【請求項１】半導体基板上に、コレクタ接合またはエミ
ッタ接合の少なくとも一方がヘテロ接合となるように、
第１導電型の高濃度サブコレクタ層，第１導電型コレク
タ層，第２導電型ベース層および第１導電型エミッタ層
を順次エピタキシャル成長する工程と、コレクタ取出し
領域にイオン注入を行って前記コレクタ層に達する深さ
の絶縁化領域を形成する工程と、マスクを用いて絶縁化
領域を選択エッチングして、前記サブコレクタ層に達す
る深さのテーパ付き開口を開ける工程と、物理堆積法に
よる電極金属の形成とリフトオフ加工により、前記開口
内にそのの深さより高いコレクタ電極金属をその周囲に
間隙が残された状態で形成する工程と、表面が平坦にな
るように絶縁膜を堆積してこれをエッチングすることに
より、前記コレクタ電極金属の周囲の間隙に絶縁膜を埋
込み形成する工程と、を備えたことを特徴とするヘテロ
接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05246191A JP3210354B2 (ja) | 1991-03-18 | 1991-03-18 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05246191A JP3210354B2 (ja) | 1991-03-18 | 1991-03-18 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287331A true JPH04287331A (ja) | 1992-10-12 |
| JP3210354B2 JP3210354B2 (ja) | 2001-09-17 |
Family
ID=12915360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05246191A Expired - Lifetime JP3210354B2 (ja) | 1991-03-18 | 1991-03-18 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210354B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340755A (en) * | 1989-09-08 | 1994-08-23 | Siemens Aktiegensellschaft | Method of making planar heterobipolar transistor having trenched isolation of the collector terminal |
| KR100818418B1 (ko) * | 2002-03-13 | 2008-04-01 | 주식회사 엘지이아이 | 이종접합 바이폴라 트랜지스터 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4914049A (en) | 1989-10-16 | 1990-04-03 | Motorola, Inc. | Method of fabricating a heterojunction bipolar transistor |
-
1991
- 1991-03-18 JP JP05246191A patent/JP3210354B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340755A (en) * | 1989-09-08 | 1994-08-23 | Siemens Aktiegensellschaft | Method of making planar heterobipolar transistor having trenched isolation of the collector terminal |
| KR100818418B1 (ko) * | 2002-03-13 | 2008-04-01 | 주식회사 엘지이아이 | 이종접합 바이폴라 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3210354B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2296376A (en) | Bipolar transistor fabrication with trench isolation | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| KR0139414B1 (ko) | 헤테로 접합 바이폴라 트랜지스터형의 반도체 장치 제조방법 | |
| JPS60253267A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| JPH04287331A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| US5153692A (en) | Semiconductor device | |
| KR950011786B1 (ko) | 헤테로접합형 화합물 반도체장치 및 그 제조방법 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH05275444A (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JPH0360178B2 (ja) | ||
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPH02292830A (ja) | 半導体装置およびその製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPH02116135A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |