JPH04290424A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH04290424A JPH04290424A JP5499591A JP5499591A JPH04290424A JP H04290424 A JPH04290424 A JP H04290424A JP 5499591 A JP5499591 A JP 5499591A JP 5499591 A JP5499591 A JP 5499591A JP H04290424 A JPH04290424 A JP H04290424A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- semiconductor device
- manufacturing
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェーハの表面
に形成された絶縁膜を貫通し、半導体ウェーハ内の導電
層に至るコンタクトホールを形成する半導体装置の製造
方法に関し、特に深さ方向と垂直な深奥部の断面を設計
通り形成できるとともに、内側面と絶縁膜の表面との境
界領域が滑らかな曲面となるコンタクトホールを形成す
る半導体装置の製造方法の提供と、この半導体装置の製
造方法により形成したコンタクトホールを有し電気的特
性が安定し且つ信頼度の高い半導体装置の提供を目的と
する。
に形成された絶縁膜を貫通し、半導体ウェーハ内の導電
層に至るコンタクトホールを形成する半導体装置の製造
方法に関し、特に深さ方向と垂直な深奥部の断面を設計
通り形成できるとともに、内側面と絶縁膜の表面との境
界領域が滑らかな曲面となるコンタクトホールを形成す
る半導体装置の製造方法の提供と、この半導体装置の製
造方法により形成したコンタクトホールを有し電気的特
性が安定し且つ信頼度の高い半導体装置の提供を目的と
する。
【０００２】
【従来の技術】次に、従来の半導体装置の製造方法及び
半導体装置について図２を参照しながら説明する。図２
は、従来の半導体装置の製造方法及び半導体装置を説明
するための図であって、同図（ａ） 〜同図（ｄ） は
製造方法を説明するための工程順要部側断面図、同図（
ｅ） は半導体装置の要部側断面図である。なお、本明
細書では、同一部品、同一材料等に対しては全図をとお
して同じ符号を付与してある。
半導体装置について図２を参照しながら説明する。図２
は、従来の半導体装置の製造方法及び半導体装置を説明
するための図であって、同図（ａ） 〜同図（ｄ） は
製造方法を説明するための工程順要部側断面図、同図（
ｅ） は半導体装置の要部側断面図である。なお、本明
細書では、同一部品、同一材料等に対しては全図をとお
して同じ符号を付与してある。
【０００３】従来の半導体装置の製造方法は、まず、通
常良く使用されているホトリソグラフィ技術を使用し、
半導体ウェーハ１１の表面に形成された絶縁膜１２に被
着したレジスト１０で、この絶縁膜１２のコンタクトホ
ール１４を形成する領域１４ａ に被着したレジストを
除去し、コンタクトホール１４を形成する領域１４ａ
の絶縁膜１２を露出するエッチング用開口部１０ａ を
形成する（同図（ａ） 参照）。
常良く使用されているホトリソグラフィ技術を使用し、
半導体ウェーハ１１の表面に形成された絶縁膜１２に被
着したレジスト１０で、この絶縁膜１２のコンタクトホ
ール１４を形成する領域１４ａ に被着したレジストを
除去し、コンタクトホール１４を形成する領域１４ａ
の絶縁膜１２を露出するエッチング用開口部１０ａ を
形成する（同図（ａ） 参照）。
【０００４】次いで、エッチング用開口部１０ａ から
絶縁膜１２をその当初の膜厚の半分程度まで等方性エッ
チングして除去し、側断面が凹状をした半完成コンタク
トホール１３を形成する（同図（ｂ） 参照）。
絶縁膜１２をその当初の膜厚の半分程度まで等方性エッ
チングして除去し、側断面が凹状をした半完成コンタク
トホール１３を形成する（同図（ｂ） 参照）。
【０００５】この後、絶縁膜１２の表面に被着している
レジスト１０を除去してから（同図（ｃ）参照）、絶縁
膜１２をその厚さの途中まで異方性エッチングにより除
去すると半完成コンタクトホール１３の底部及びその付
近の絶縁膜１２も除去されて、半導体ウェーハ１１内の
導電層１１ａ を （大気に） 露出するコンタクトホ
ール１４が形成されることとなる（同図（ｄ） 参照）
。
レジスト１０を除去してから（同図（ｃ）参照）、絶縁
膜１２をその厚さの途中まで異方性エッチングにより除
去すると半完成コンタクトホール１３の底部及びその付
近の絶縁膜１２も除去されて、半導体ウェーハ１１内の
導電層１１ａ を （大気に） 露出するコンタクトホ
ール１４が形成されることとなる（同図（ｄ） 参照）
。
【０００６】
【発明が解決しようとする課題】ところが、従来の半導
体装置の製造方法は、前述したように絶縁膜１２の当初
の膜厚の半分程度までを等方性エッチングして開口部が
大気方向にラッパ状に広がった半完成コンタクトホール
１３を形成し、次にこの半完成コンタクトホール１３が
形成された絶縁膜１２の表層部を異方性エッチングして
コンタクトホール１４を完成していた。
体装置の製造方法は、前述したように絶縁膜１２の当初
の膜厚の半分程度までを等方性エッチングして開口部が
大気方向にラッパ状に広がった半完成コンタクトホール
１３を形成し、次にこの半完成コンタクトホール１３が
形成された絶縁膜１２の表層部を異方性エッチングして
コンタクトホール１４を完成していた。
【０００７】このために、コンタクトホール１４の深奥
部における深さ方向に垂直な断面の形状にバラツキ、す
なわち半導体ウェーハ１１内の導電層１１ａ が露出す
る面積が不揃いとなったり、コンタクトホール１４の内
側面と絶縁膜の表面との境界領域が鋭い角となっていた
。
部における深さ方向に垂直な断面の形状にバラツキ、す
なわち半導体ウェーハ１１内の導電層１１ａ が露出す
る面積が不揃いとなったり、コンタクトホール１４の内
側面と絶縁膜の表面との境界領域が鋭い角となっていた
。
【０００８】したがって、同図（ｅ） に示すようにか
かるコンタクトホール１４を有する半導体装置は、半導
体ウェーハ１１内の導電層１１ａを外部に導出するため
のアルミニウム等よりなる配線パターン１５と導電層１
１ａ との間の接触抵抗のバラツキが大きくなったり、
またコンタクトホール１４の内側面と絶縁膜１２の表面
との境界領域Ｂで亀裂１６が間々発生するという問題が
あった。
かるコンタクトホール１４を有する半導体装置は、半導
体ウェーハ１１内の導電層１１ａを外部に導出するため
のアルミニウム等よりなる配線パターン１５と導電層１
１ａ との間の接触抵抗のバラツキが大きくなったり、
またコンタクトホール１４の内側面と絶縁膜１２の表面
との境界領域Ｂで亀裂１６が間々発生するという問題が
あった。
【０００９】本発明は、かかる問題を解消するためにな
されたものであって、その第１の目的は深さ方向と垂直
な深奥部の断面を設計通りに形成できるとともに、内側
面と絶縁膜の表面との境界領域が滑らかな曲面を有する
コンタクトホールを形成する半導体装置の製造方法の提
供であり、また第２の目的は前記半導体装置の製造方法
により形成したコンタクトホールを有し、電気的特性が
安定且つ高信頼度の半導体装置の提供にある。
されたものであって、その第１の目的は深さ方向と垂直
な深奥部の断面を設計通りに形成できるとともに、内側
面と絶縁膜の表面との境界領域が滑らかな曲面を有する
コンタクトホールを形成する半導体装置の製造方法の提
供であり、また第２の目的は前記半導体装置の製造方法
により形成したコンタクトホールを有し、電気的特性が
安定且つ高信頼度の半導体装置の提供にある。
【００１０】
【課題を解決するための手段】図１に示すように前記第
１の目的は、半導体ウェーハ１１上に形成された絶縁膜
１２を貫通し、半導体ウェーハ内の導電層１１ａ を露
出するコンタクトホール２４を形成する半導体装置の製
造方法において、コンタクトホール２４が形成される領
域２４ａ の表面を除いて絶縁膜１２の表面にレジスト
１０を被着し、絶縁膜１２の膜厚方向のエッチング速度
がこの膜厚方向と垂直方向のエッチング速度より速い異
方性エッチングにより領域２４ａ の絶縁膜１２を除去
して半完成コンタクトホール２３を形成する異方性エッ
チング工程と、半完成コンタクトホール２３を形成され
てレジスト１０を除去した半導体ウェーハ１１の絶縁膜
１２を等方性エッチングし、半完成コンタクトホール２
３の内側面と絶縁膜１２の表面との境界領域Ｂを滑らか
な曲面にしてコンタクトホール２４を完成する工程とを
含んでなることを特徴とする半導体装置の製造方法によ
り達成される。
１の目的は、半導体ウェーハ１１上に形成された絶縁膜
１２を貫通し、半導体ウェーハ内の導電層１１ａ を露
出するコンタクトホール２４を形成する半導体装置の製
造方法において、コンタクトホール２４が形成される領
域２４ａ の表面を除いて絶縁膜１２の表面にレジスト
１０を被着し、絶縁膜１２の膜厚方向のエッチング速度
がこの膜厚方向と垂直方向のエッチング速度より速い異
方性エッチングにより領域２４ａ の絶縁膜１２を除去
して半完成コンタクトホール２３を形成する異方性エッ
チング工程と、半完成コンタクトホール２３を形成され
てレジスト１０を除去した半導体ウェーハ１１の絶縁膜
１２を等方性エッチングし、半完成コンタクトホール２
３の内側面と絶縁膜１２の表面との境界領域Ｂを滑らか
な曲面にしてコンタクトホール２４を完成する工程とを
含んでなることを特徴とする半導体装置の製造方法によ
り達成される。
【００１１】また、図１に示す如く前記第２の目的も、
上記半導体装置の製造方法により形成されたコンタクト
ホール２４を具備させてなる半導体装置により達成され
る。
上記半導体装置の製造方法により形成されたコンタクト
ホール２４を具備させてなる半導体装置により達成され
る。
【００１２】
【作用】図１に示すように本発明の半導体装置の製造方
法は、絶縁膜１２のコンタクトホール２４が形成される
領域２４ａ の絶縁膜１２を異方性エッチングにより除
去して半導体ウェーハ１１内の導電層１１ａ を露出す
る半完成コンタクトホール２３を形成した後に、絶縁膜
１２に被着しているレジスト１０を除去した絶縁膜１２
の表層部を等方性エッチングしてコンタクトホール２４
を完成するようにしている。
法は、絶縁膜１２のコンタクトホール２４が形成される
領域２４ａ の絶縁膜１２を異方性エッチングにより除
去して半導体ウェーハ１１内の導電層１１ａ を露出す
る半完成コンタクトホール２３を形成した後に、絶縁膜
１２に被着しているレジスト１０を除去した絶縁膜１２
の表層部を等方性エッチングしてコンタクトホール２４
を完成するようにしている。
【００１３】したがって、コンタクトホール２４の深奥
部の深さ方向に垂直な断面は、コンタクトホール２４を
形成すべくレジスト１０に設けたエッチング用開口部１
０ａ の平面視の形状と略同じになるとともに、コンタ
クトホール２４の内側面と絶縁膜１２の表面との境界領
域Ｂは滑らか曲面となる。
部の深さ方向に垂直な断面は、コンタクトホール２４を
形成すべくレジスト１０に設けたエッチング用開口部１
０ａ の平面視の形状と略同じになるとともに、コンタ
クトホール２４の内側面と絶縁膜１２の表面との境界領
域Ｂは滑らか曲面となる。
【００１４】したがって、かかる半導体装置の製造方法
により形成したコンタクトホール２４を有する半導体装
置は、導電層１１ａ を外部に導出するためのアルミニ
ウム等よりなる配線パターン１５をこの導電層１１ａ
に被着した際に、導電層１１ａ との間の接触抵抗のバ
ラツキが小さくなるとともに、配線パターン１５に亀裂
が発生することがなくなることとなる。
により形成したコンタクトホール２４を有する半導体装
置は、導電層１１ａ を外部に導出するためのアルミニ
ウム等よりなる配線パターン１５をこの導電層１１ａ
に被着した際に、導電層１１ａ との間の接触抵抗のバ
ラツキが小さくなるとともに、配線パターン１５に亀裂
が発生することがなくなることとなる。
【００１５】斯くして、この半導体装置の製造方法によ
りコンタクトホールを形成した半導体装置は、電気的特
性が安定し且つ信頼度を向上することとなる。
りコンタクトホールを形成した半導体装置は、電気的特
性が安定し且つ信頼度を向上することとなる。
【００１６】
【実施例】以下、本発明のそれぞれの一実施例について
図１を参照しながら説明する。図１は、本発明の半導体
装置の製造方法及び半導体装置のそれぞれの一実施例に
ついて説明するための図であって、同図（ａ） 〜同図
（ｄ） は製造方法を説明するための工程順要部側断面
図、同図（ｅ） は半導体装置の要部側断面図である。
図１を参照しながら説明する。図１は、本発明の半導体
装置の製造方法及び半導体装置のそれぞれの一実施例に
ついて説明するための図であって、同図（ａ） 〜同図
（ｄ） は製造方法を説明するための工程順要部側断面
図、同図（ｅ） は半導体装置の要部側断面図である。
【００１７】本発明の半導体装置の製造方法の一実施例
は、図２により説明した従来の半導体装置の製造方法に
おいて使用した通常のホトリソグラフィ技術をそのまま
使用し、まず、半導体ウェーハ１１の表面に形成された
絶縁膜１２に被着したレジスト１０で、この絶縁膜１２
のコンタクトホール２４を形成する領域２４ａ に被着
したレジストを除去し、コンタクトホール２４を形成す
る領域２４ａ の絶縁膜１２を露出するエッチング用開
口部１０ａ を形成する（同図（ａ） 参照）。
は、図２により説明した従来の半導体装置の製造方法に
おいて使用した通常のホトリソグラフィ技術をそのまま
使用し、まず、半導体ウェーハ１１の表面に形成された
絶縁膜１２に被着したレジスト１０で、この絶縁膜１２
のコンタクトホール２４を形成する領域２４ａ に被着
したレジストを除去し、コンタクトホール２４を形成す
る領域２４ａ の絶縁膜１２を露出するエッチング用開
口部１０ａ を形成する（同図（ａ） 参照）。
【００１８】次いで、絶縁膜１２の膜厚方向のエッチン
グ速度がこの膜厚方向と垂直方向のエッチング速度より
速い異方性エッチングによりエッチング用開口部１０ａ
が露出した絶縁膜１２を除去し、半導体ウェーハ１１
内の導電層１１ａ を露出する半完成コンタクトホール
２３を形成する。 （同図（ｂ） 参照）。
グ速度がこの膜厚方向と垂直方向のエッチング速度より
速い異方性エッチングによりエッチング用開口部１０ａ
が露出した絶縁膜１２を除去し、半導体ウェーハ１１
内の導電層１１ａ を露出する半完成コンタクトホール
２３を形成する。 （同図（ｂ） 参照）。
【００１９】この後、絶縁膜１２の表面に被着している
レジスト１０を除去してから（同図（ｃ）参照）、あら
ゆる方向のエッチング速度が略同じ等方性エッチングに
より、絶縁膜１２の表層部を除去すると、深奥部の深さ
方向に垂直な断面がレジスト１０のエッチング用開口部
１０ａ の平面視の形状と略同じ、且つ内側面と絶縁膜
１２の表面との境界領域Ｂが滑らか曲面となるコンタク
トホール２４が完成することとなる（同図（ｄ）参照）
。
レジスト１０を除去してから（同図（ｃ）参照）、あら
ゆる方向のエッチング速度が略同じ等方性エッチングに
より、絶縁膜１２の表層部を除去すると、深奥部の深さ
方向に垂直な断面がレジスト１０のエッチング用開口部
１０ａ の平面視の形状と略同じ、且つ内側面と絶縁膜
１２の表面との境界領域Ｂが滑らか曲面となるコンタク
トホール２４が完成することとなる（同図（ｄ）参照）
。
【００２０】また、同図（ｅ） に示すように如上の半
導体装置の製造方法により形成されたコンタクトホール
２４を有する本発明の半導体装置の一実施例は、導電層
１１ａ を外部に導出するためのアルミニウム等よりな
る配線パターン１５とこの導電層１１ａ との間の接触
抵抗のバラツキが小さくなるとともに、配線パターン１
５に亀裂が発生することがなくなることとなる。
導体装置の製造方法により形成されたコンタクトホール
２４を有する本発明の半導体装置の一実施例は、導電層
１１ａ を外部に導出するためのアルミニウム等よりな
る配線パターン１５とこの導電層１１ａ との間の接触
抵抗のバラツキが小さくなるとともに、配線パターン１
５に亀裂が発生することがなくなることとなる。
【００２１】斯くして、本発明の一実施例の半導体装置
は、電気的特性が安定し且つ信頼度を向上することとな
る。
は、電気的特性が安定し且つ信頼度を向上することとな
る。
【００２２】
【発明の効果】以上説明したように本発明は、コンタク
トホールの深奥部の深さ方向に垂直な断面を設計通りの
大きさで形成できるとともに、コンタクトホールの内側
面と絶縁膜の表面との境界領域を滑らか曲面とすること
のできる半導体装置の製造方法の提供と、かかる半導体
装置の製造方法により形成されたコンタクトホールを有
して電気的特性が安定するとともに、高い信頼度を具備
した半導体装置の提供を可能にすることとなる。
トホールの深奥部の深さ方向に垂直な断面を設計通りの
大きさで形成できるとともに、コンタクトホールの内側
面と絶縁膜の表面との境界領域を滑らか曲面とすること
のできる半導体装置の製造方法の提供と、かかる半導体
装置の製造方法により形成されたコンタクトホールを有
して電気的特性が安定するとともに、高い信頼度を具備
した半導体装置の提供を可能にすることとなる。
【図１】は、本発明の半導体装置の製造方法及び半導体
装置のそれぞれの一実施例について説明するための図、
装置のそれぞれの一実施例について説明するための図、
【図２】は、従来の半導体装置の製造方法及び半導体装
置を説明するための図である。
置を説明するための図である。
１０は、レジスト、
１０ａ は、エッチング用開口部、
１１は、半導体ウェーハ、
１１ａ は、内部導電層、
１２は、絶縁膜、
１３と２３は、半完成コンタクトホール、１４と２４は
、コンタクトホール、 １５は、配線パターン、 １６は、亀裂をそれぞれ示す。
、コンタクトホール、 １５は、配線パターン、 １６は、亀裂をそれぞれ示す。
Claims (2)
- 【請求項１】 半導体ウェーハ（１１）上に形成され
た絶縁膜（１２）を貫通し、半導体ウェーハ内の導電層
（１１ａ） を露出するコンタクトホール（２４）を形
成する半導体装置の製造方法において、前記コンタクト
ホール（２４）が形成される領域（２４ａ） の表面を
除いて前記絶縁膜（１２）の表面にレジスト（１０）を
被着し、絶縁膜（１２）の膜厚方向のエッチング速度が
この膜厚方向と垂直方向のエッチング速度より速い異方
性エッチングにより前記領域（２４ａ） の絶縁膜（１
２）を除去して半完成コンタクトホール（２３）を形成
する異方性エッチング工程と、前記半完成コンタクトホ
ール（２３）を形成されて前記レジスト（１０）を除去
した前記半導体ウェーハ（１１）の前記絶縁膜（１２）
を等方性エッチングし、半完成コンタクトホール（２３
）の内側面と絶縁膜（１２）の表面との境界領域（Ｂ）
を滑らかな曲面にして前記コンタクトホール（２４）
を完成する工程とを含んでなることを特徴とする半導体
装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法
により形成された前記コンタクトホール（２４）を有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5499591A JPH04290424A (ja) | 1991-03-19 | 1991-03-19 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5499591A JPH04290424A (ja) | 1991-03-19 | 1991-03-19 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290424A true JPH04290424A (ja) | 1992-10-15 |
Family
ID=12986239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5499591A Withdrawn JPH04290424A (ja) | 1991-03-19 | 1991-03-19 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812447B2 (en) * | 2000-02-16 | 2010-10-12 | Micron Technology, Inc. | Wafer level pre-packaged flip chip |
-
1991
- 1991-03-19 JP JP5499591A patent/JPH04290424A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812447B2 (en) * | 2000-02-16 | 2010-10-12 | Micron Technology, Inc. | Wafer level pre-packaged flip chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3024317B2 (ja) | 半導体装置の製造方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH04290424A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001203159A (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR100917812B1 (ko) | 듀얼 다마신을 갖는 반도체 장치의 제조 방법 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS61208833A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS6281043A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPH0697290A (ja) | 半導体装置の製造方法 | |
| JPH0319227A (ja) | 半導体装置の製造方法 | |
| JPH07273061A (ja) | コンタクトの形成方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 | |
| JPH06314688A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |