JPH0429142B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はDAD（デイジタル・オーデイオ・デイ
スク）プレーヤ用のデイスクモータ用サーボ回路
に係り、特にランダムアクセス時にその特徴を発
揮するものである。

第１図はDADプレーヤのブロツク図にしたも
のである。デイスクモータ１上に乗せられたデイ
スク２はピツクアツプ３より光学的に信号が検出
され、信号検出回路４によつてデイジタル信号に
変換される。この信号はデイジタル信号処理回路
６及びＤ／Ａ変換回路７を通じ、スピーカ８より
音声再生される。又同期信号検出回路５の出力信
号はそれぞれ−Ｖ変換回路９、位相検波回路１
０を通じて加算器１１によつて加算され、つぎに
駆動回路１２を介してモータ１を制御している。
１３は基準周波数となる基準発振回路である。後
者のループ、つまり１−２−３−４−５−９，10
−11−12−１はデイスクモータの走行用サーボ回
路ループである。このサーボ機構の基本動作は周
知であるので、ここではその説明を省略する。

DADプレーヤにおけるサーボ機構の特徴は、
デイスクの回転方式がCLVの為、モータの回転
速度検出をデイスク上に記録された再生信号の中
に含まれる同期信号検出によつて行つていること
が通常である。

今定常演奏状態から「次の曲の頭に早送りした
い」とか「最初の曲にもどしてほしい」とかいつ
た操作命令（これら自由に曲の頭出しをすること
をランダムアクセスと言う。）が入力されると、
ピツクアツプ３はそれら命令に対応した曲の頭に
送られる。この時、再生信号列であるトラツクを
ジヤンプし、信号内のアドレスを解読してか又ト
ラツクジヤンプをすというくりかえしを行い、目
的の番地（曲の頭）に移動する。トラツクをジヤ
ンプすることはその時点で正しい再生信号が跡絶
えることになり、同期信号が得られないことによ
り、一時的にサーボ機構のロツクが外れ、デイス
ク回転制御が乱れる。トラツクジヤンプが後え、
信号再生が復帰してから、同期信号の検出及び
CLVサーボロツクに復帰するには、それなりの
時間を要する。つまり再生信号が不能な状態にお
いては、例えば起動制御等の、同期信号検出以前
のサーボ状態を経由して続いて同期信号が検出さ
れて始めて元のサーボロツクに復帰することにな
る。

前記したようにデイスク再生中にランダムアク
セスをすると、サーボループ内の同期信号が無く
なりサーボロツクが外れ、また復帰に時間を用す
ことになりランダムアクセスのアクセス時間を長
くする。

本発明の目的はこれらの欠点を無くし、ランダ
ムアクセスをスムーズに行ないサーボロツクを外
すことなく演奏復帰を速くするサーボ回路を提供
する。

デイスク再生中にランダムアクセス命令が入力
されると、以前の回転速度及び位相をホールドし
て仮想ロツク状態におくために、本発明は同期信
号と同じ周波数の基準信号発生回路を用意し、こ
れを通常は再生される同期信号と同期させ、ラン
ダムアクセス時にはこの基準信号発生回路の信号
を同期信号として位相検波回路に入力させサーボ
をロツク状態にホールドさせる。

第２図は本発明の実施例を示す。第２図はその
ブロツク図であり、同期信号検出回路５の出力信
号_Dはスイツチ１６を介して位相検波回路１０に
接続されている。又、周波数_Hを出力とする発振
回路１４は同期信号検出回路の出力信号をスイツ
チ１７を介して接続し、この信号入力_Rによつて
発振回路はリセツトされる。同期信号検出回路５
の出力信号_Dと発振回路１４の出力信号_Hの基本
周波数は一同であり、_Hは水晶から分周したもの
で安定している。又_Dはデイスク上の信号から得
た同期信号を分周したものであるからモータのワ
ウフラ，ジツター等を含んでいる。

第３図は各回路の信号を示したものである。今
スイツチ１６は_D側に倒れていると、位相検波回
路の出力信号_PDは_Dと基準発振回路出力_Xとの
位相差出力となる（_PDは_Dと_Xとの排他的論理
和）。発信回路１４は水晶を信号源としているが
同期信号検出回路からの信号_Rによつていつもリ
セツトされているので、同期信号検出回路の出力
信号_Dにいつも同期している。

今ランダムアクセスの命令が回路に入力される
と同期信号検出回路の出力信号_Dは２０のように
不定となるので、前記命令と同期して、スイツチ
１６を_H側の２に倒しかつスイツチ１７をOFFさ
せる。発振回路１４の出力信号_Hはリセツト信号
_Rが遮断されるので自走し、_D相当の信号が位相
検波回路に_iとして入力される。つまり、_Dが不
定となつた領域で_Dと同期した_Hによつて保護す
る形となる。_PD信号は図中の１８において_Xと
_Dの位相分であり、１９はスイツチが切り換わる
前の位相値１８を維持してロツクされる。ランダ
ムアクセスの為のトラツクジヤンプは数トラツク
行われてふたたびピツクアツプがトラツク上に安
定状態となり、スイツチが復帰すると、_PDはふ
たたび_Xと_Dの位相出力となる。

又−Ｖ変換回路９の出力は通常スイツチ２２
を介して加算器１１に加えられるが、ランダムア
クセス命令に同期してスイツチ２２は固定電圧器
２１側に倒れ、_Dの不定信号による誤つた−Ｖ
変換出力を加算器１１に伝達しないようにする。
これによつてサーボ回路の周波数ループは一時的
に固定される。

第４図は本発明の応用実施例である。５の同期
信号検出回路は、同期信号検出部２３と同期信号
保護回路２４から成つている。本回路は、通常時
における同期信号の欠落において、その同期信号
を保護する機能を有する。保護同期信号は水晶１
５を基本発振源として作成出力され、加算器２５
を介してどちらかの信号が出力させる。

ランダムアクセス命令時にはスイツチ２６を遮
断し強制的に入力信号を遮断すると、同期信号は
連続保護状態に入り、第３図の_H信号に相当する
出力を位相検波回路に_iとして入力することがで
き、前例と同じ効果を得ることができる。

第５図は第４図の同期信号検出回路５を詳明に
図示したもので、この図によつて同期信号検出及
び保護回路を含めて本発明の動作を説明する。

デイスクより再生されたEFM信号をEFM信号
入力端子２７より同期信号検出回路２８に入力す
ると、EFM信号内の同期信号を検出し同期信号
パルスを出力する。同期信号出力は２系統の出力
があり、１方が２連続固定パターン（パルス巾１
１Ｔ〜１１Ｔ；Ｔは最小単位パルス巾）を同期信
号とするASYNC、他方が単発固定パターン（パ
ルス巾が１１Ｔ）を同期信号とするBSYNCであ
る。ASYNC出力はANDゲート２９を介して
ASYNCゲート回路３２に入力される。ASYNC
が一端入力されると、ASYNC入力は次に予相さ
れるASYNC入力時間まで入力が遮断される。こ
の時間はカウンタ３５、デコード回路３６によつ
て行なう。つまり、ASYNC入力に同期した出力
信号３４がカウンタ３５のカウンタを起動させ、
予想される次のASYNC入力時間にある巾をもた
せてゲート開放するために端子３７よりASYNC
ゲート回路３２を制御する。又、出力信号３４は
BSYNCゲート回路３８に入力され、次期
BSYNCの入力を許可する。同期信号検出回路２
８より得られたBSYNCはANDゲート３０を介
してBSYNCゲート回路３８に入力される。前記
したようにBSYNCの入力が許可されていると、
BSYNCを一端取り込み、つづいて自分で入力回
路を遮断する。続いてBSYNC入力ゲートが開く
のは、ASYNC系と同様に次期に予想される入力
時間帯をカウンタ４０、デコード回路４１で構成
するゲート制御回路によつて行う。BSYNCのゲ
ート制御信号４２は出力信号３４との論理積によ
つてBSYNC入力ゲートを開ける。上記ゲート入
力開放時に入力されたBSYNCは出力信号３９と
して、ORゲート４５を介し、ａ，ｂを入力とし
Ｙを出力とするマルチプレクサ４８のａ入力端子
に入力される。今、このマルチプレクサ４８の入
力がａ端子側を選択していると、このBSYNCは
端子Ｙ４９を介して同期信号出力回路５０を介し
端子５１より検出された同期信号として出力され
る。今、ASYNC検出により出力信号３４によつ
てBSYNC入力が許可され、かつ、制御信号４２
によつてBSYNC入力ゲートを開いている時間内
にBSYNC入力信号が入力されなかつた場合、端
子４３より同期信号保護回路４４を起動させ、
BSYNCの代りに保護SYNC５２を出力する。保
護SYNC５２はORゲート４５、マルチプレクサ
４８、同期信号出力回路５０を介して、同期信号
が（保護信号として）出力される。

次にASYNCが２ケ以上検出されなかつた場
合、ASYNCゲート回路３２より出ている制御信
号３３が働いて、マルチプレクサ４８の入力選択
がｂ側に倒れ連続同期信号保護回路４６の出力信
号４７がマルチプレクサ４８を介して同期信号出
力回路に入力される。連続同期信号保護回路４６
は水晶１５を基準とする発振器であり、正常な
BSYNCと同周期の信号出力をもつ。又、デイス
クから再生されるBSYNCは外乱によつてジツタ
ー等を含み、絶対周期も時間的に変化しているの
で、連続同期信号保護回路４６の出力信号４７と
は非同期である。この２信号をマルチプレクサ４
８で切り替えると、切り替え時に不連続信号とな
る。これを防ぐため、連続同期信号保護回路４６
はBSYNC出力信号３９によつて内部カウンタが
常にリセツトされ、同期化をはかつている。

次にランダムアクセス命令が入力された時の動
作を説明する。ランダムアクセス命令は端子３１
に入力され定常Hiレベルであつた端子３１を
Lowレベルにする。するとアンドゲート２９及
び３０によつて同期検出回路２８の出力はゲート
され、ASYNCゲート回路３２、BSYNCゲート
回路３８にそれぞれ信号が入力されない。
ASYNCが２ケ以上検出されないと、前記したよ
うに制御端子３３よりマルチプレクサの入力選択
がｂ側に倒れ、同期信号出力回路５０には、水晶
１５を基準にした連続同期信号保護回路４６の出
力信号４７が入力される。この時、BSYNC入力
がカツトされているのでBSYNC出力３９の信号
が出力されず、連続同期信号保護回路の内部カウ
ンタのリセツトは中止され、BSYNCが切れ前の
BSYNC最後のタイミングを基準に自走する同期
信号が、同期信号出力回路に入力されることにな
る。つまり、ランダムアクセス命令によつて最終
BSYNCがホールドされた常態となる。

又、ANDゲート３０を省いてASYNCだけを
ゲートしても、BSYNC入力許可が出力されない
ので、BSYNCもゲートされたことになり、同様
な効果が得られる。

第６図は−Ｖ変換回路のブロツクを説明する
ものである。−Ｖ変換回路９の出力は検出され
た同期信号が目的の中心周波数に対しての差を
PWM変換するもので、中心周波数に対する差を
パルス巾のデユーテイに変換することができる。
この出力信号は抵抗５３とコンデンサ５４による
フイルターで直流電圧に変換され、差動アンプ５
５に入力される。５７は基準信号発生器で、デユ
ーテイ50％のパルス信号を発生する。つまり−
Ｖ変換回路９の出力が中心周波数に等しい時は信
号出力が50％デユーテイで基準信号発生器５７と
等しくなり差動アンプ２９の出力は“ゼロ”とな
る。又、−Ｖ変換回路９のデユーテイが変化す
るとそれに対応した直流電圧レベルが差動アンプ
５５に出力される。

今、ランダムアクセス命令が入力されると、こ
れに同期してスイツチ５６が、基準信号発生器５
７側に倒れると、差動アンプの２つの入力信号が
等しくなるので差動アンプ出力は“ゼロ”となり
サーボ回路の周波数ループは中心周波数でロツク
された状態となる。これにより、トラツクジヤン
プにおける不安定な動作を防ぐことができる。

ランダムアクセスを行うためにトラツクジヤン
プをしている時、同期信号が検出されない。又は
不定となる。このため、サーボ回路はロツク状態
からはずれ、ランダムアクセス復帰後サーボがロ
ツクするのに時間を要する。しかし本発明におい
ては、ランダムアクセス時に、それ以前の周波数
ループ、位相ループの状態をホールドし、仮想ロ
ツク状態を作ることにより、ランダムアクセス命
令復帰後、スムーズにかつ早く定常サーボロツク
に入ることができる。

【図面の簡単な説明】

第１図はDADプレーヤのブロツク図、第２図
は本発明の一実施例のブロツク図、第３図は第２
図の動作説明用タイムチヤート図、第４図は本発
明の応用実施例のブロツク図、第５図は第４図の
同期信号検出回路の回路図、第６図は−Ｖ変換
回路のブロツク図である。 ５……同期信号検出回路、９……−Ｖ変換回
路、１０……位相検波回路、１４……基準信号発
生回路、１６，１７……スイツチ、２９，３０…
…ANDゲート、１５……水晶、４６……連続同
期信号保護回路。

Claims (1)

1. 【特許請求の範囲】 １ 記録媒体から得られる再生信号より、同期信
   号を検出する同期信号検出回路と、前記同期信号
   検出回路の出力信号周波数を電圧変換する−Ｖ
   変換回路と、前記同期信号検出回路の出力信号と
   基準信号発生回路の出力信号の２信号を入力とす
   る位相検波回路と、前記−Ｖ変換回路の出力信
   号と前記位相検波回路の出力信号をそれぞれ入力
   とする駆動回路で、前記記録媒体の走行速度を制
   御するサーボ回路において、前記同期信号検出回
   路の信号出力を調歩信号入力とする調歩式基準信
   号発生回路を有し、前記調歩信号入力の遮断と同
   期して前記位相検波回路の入力信号を、前記同期
   信号検出回路の出力信号から前記調歩式基準信号
   発生回路の出力信号に切り替えることを特徴とす
   るサーボ回路。 ２ 前記−Ｖ変換回路出力信号が外部制御信号
   によつて固定出力信号を出力する特許請求範囲第
   １項記載のサーボ回路。