JPH0429425Y2 - - Google Patents
Info
- Publication number
- JPH0429425Y2 JPH0429425Y2 JP1982026903U JP2690382U JPH0429425Y2 JP H0429425 Y2 JPH0429425 Y2 JP H0429425Y2 JP 1982026903 U JP1982026903 U JP 1982026903U JP 2690382 U JP2690382 U JP 2690382U JP H0429425 Y2 JPH0429425 Y2 JP H0429425Y2
- Authority
- JP
- Japan
- Prior art keywords
- list
- custom
- lsi
- state
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920000747 poly(lactic acid) Polymers 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 7
- 238000004088 simulation Methods 0.000 description 7
- 101100075513 Oryza sativa subsp. japonica LSI3 gene Proteins 0.000 description 6
- 101150046174 NIP2-1 gene Proteins 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
【考案の詳細な説明】
本考案は１つ又は複数個のカスタムLSIにより
構成される論理装置の設計上の誤りを発見するた
めのハードウエアシミユレータに関するものであ
る。
構成される論理装置の設計上の誤りを発見するた
めのハードウエアシミユレータに関するものであ
る。
論理装置の大規模化に伴なつて高速な論理シミ
ユレータが求められてきている。従来は論理シミ
ユレータのほとんど多くのものがソフトウエアに
よつて行なわれていた。しかし、大規模なシステ
ムにおいては、ソフトウエアシミユレーシヨンで
は、そのシミユレーシヨンのために多大な時間を
要するばかりか、その論理について全てのものを
検査することができ、実際に装置ができ上つてく
るのを持ち、その上でデバツグを行なうというこ
とが行なわれていた。特開昭51−85344号公報は、
装置で使用するICを実際に使つた論理シミユレ
ータを提案したもので、その目的は、ICのソフ
トウエア上での記述の不明確さと入出力関係の記
述の複雑さをさけることにあるが、一方でシミユ
レーシヨン時間の短縮を狙えるものである。しか
し、この論理シミユレータも現在の技術の中では
使用できるものではない。というのは、この論理
シミユレータは論理装置で実際に使用されるIC
を前提にしているが、今日の大規模な論理装置
は、その装置に特有なカスタムLSIによつて作ら
れる。このカスタムLSIが使用できるような状態
になるのは装置を実際に組立てる段階であり、設
計時においてではない。即ち、実際に使用する
ICの製作完了を待つて、初めてシミユレーシヨ
ンを行なうものである。従つて、提案されている
論理シミユレータにおいては設計時において論理
シミユレータを行なうことができない。
ユレータが求められてきている。従来は論理シミ
ユレータのほとんど多くのものがソフトウエアに
よつて行なわれていた。しかし、大規模なシステ
ムにおいては、ソフトウエアシミユレーシヨンで
は、そのシミユレーシヨンのために多大な時間を
要するばかりか、その論理について全てのものを
検査することができ、実際に装置ができ上つてく
るのを持ち、その上でデバツグを行なうというこ
とが行なわれていた。特開昭51−85344号公報は、
装置で使用するICを実際に使つた論理シミユレ
ータを提案したもので、その目的は、ICのソフ
トウエア上での記述の不明確さと入出力関係の記
述の複雑さをさけることにあるが、一方でシミユ
レーシヨン時間の短縮を狙えるものである。しか
し、この論理シミユレータも現在の技術の中では
使用できるものではない。というのは、この論理
シミユレータは論理装置で実際に使用されるIC
を前提にしているが、今日の大規模な論理装置
は、その装置に特有なカスタムLSIによつて作ら
れる。このカスタムLSIが使用できるような状態
になるのは装置を実際に組立てる段階であり、設
計時においてではない。即ち、実際に使用する
ICの製作完了を待つて、初めてシミユレーシヨ
ンを行なうものである。従つて、提案されている
論理シミユレータにおいては設計時において論理
シミユレータを行なうことができない。
カスタムLSIを用いた論理装置においては設計
時にこそ論理シミユレータを要求している。とい
うのは、一度カスタムLSI化を行なうと、そのカ
スタムLSIに誤りが発見されたといてもそのカス
タムLSIの修正を行なうことは不可能である。そ
のため、論理設計が正しいものとなるまで設計変
更、LSI製作を繰り返すこととなり、この間の工
数、費用、期間等効率的な作業を進める上で大き
な障害となつていた。
時にこそ論理シミユレータを要求している。とい
うのは、一度カスタムLSI化を行なうと、そのカ
スタムLSIに誤りが発見されたといてもそのカス
タムLSIの修正を行なうことは不可能である。そ
のため、論理設計が正しいものとなるまで設計変
更、LSI製作を繰り返すこととなり、この間の工
数、費用、期間等効率的な作業を進める上で大き
な障害となつていた。
本考案の目的は、このような従来の欠点を除去
せしめたカスタムLSIを用いた大規模な論理装置
の設計上の誤りを発見するためのハードウエアシ
ミユレータを提供することにある。
せしめたカスタムLSIを用いた大規模な論理装置
の設計上の誤りを発見するためのハードウエアシ
ミユレータを提供することにある。
本考案は、カスタムLSIと同一の機能を１つ又
は複数個のPLAで実現したハードウエアノード
と、カスタムLSI間の接続関係を表わした接続リ
ストを記憶するための接続リスト用メモリとカス
タムLSIの入出力の状態を表わした状態リストを
記憶するための状態リスト用メモリとカスタム
LSIの入力変化を表わしたイベントリストを記憶
するためのイベントリスト用メモリと、イベント
リストからイベントの発生を知りそのイベントに
対応するカスタムLSIの入力の状態を状態リスト
用メモリ内の状態リストより得て、それを前記ハ
ードウエアノードに入力し、前記ハードウエアノ
ードより出力を得てそれを状態リストの出力状態
と比較し、もし異なつているならば、接続リスト
用メモリ内の接続リストよりこの出力の入力先の
カスタムLSI名とそのピンを得て、状態リスト用
メモリ内の状態リストに新たな入力値を書込むと
ともにイベントリストにこのカスタムLSI名を記
す制御部と、状態リスト用メモリ、接続リスト用
メモリ、イベントリスト用メモリへの書込みとそ
の内容表示を行なう操作盤とで構成される。
は複数個のPLAで実現したハードウエアノード
と、カスタムLSI間の接続関係を表わした接続リ
ストを記憶するための接続リスト用メモリとカス
タムLSIの入出力の状態を表わした状態リストを
記憶するための状態リスト用メモリとカスタム
LSIの入力変化を表わしたイベントリストを記憶
するためのイベントリスト用メモリと、イベント
リストからイベントの発生を知りそのイベントに
対応するカスタムLSIの入力の状態を状態リスト
用メモリ内の状態リストより得て、それを前記ハ
ードウエアノードに入力し、前記ハードウエアノ
ードより出力を得てそれを状態リストの出力状態
と比較し、もし異なつているならば、接続リスト
用メモリ内の接続リストよりこの出力の入力先の
カスタムLSI名とそのピンを得て、状態リスト用
メモリ内の状態リストに新たな入力値を書込むと
ともにイベントリストにこのカスタムLSI名を記
す制御部と、状態リスト用メモリ、接続リスト用
メモリ、イベントリスト用メモリへの書込みとそ
の内容表示を行なう操作盤とで構成される。
PLAは、カスタムLSIを製造する前に、それと
同一の論理機能を実現することができる。これ
は、カスタムLSIの論理機能を論理式に展開し、
そのビツトパターン表現をPLAの中に書込むこ
とによつて実現できる。従つて、カスタムLSIを
用いた論理装置においては、カスタムLSIの種類
毎に論理式を作り、それをビツトパターンに落と
したPLAを作ることにより、カスタムLSIでの接
続関係にもとづいてその動作をシミユレートする
ことができる。もし、シミユレーシヨンの過程
で、その動作が期待していた動作と異なるのは、
カスタムLSIの論理の内に誤りがある場合であ
る。この場合、カスタムLSIの論理設計を再度行
ない、論理誤りを正した後で、この論理を実現し
たPLAを再度作り、これによりシミユレーシヨ
ンを再度行なう。このようにして、シミユレーシ
ヨンでの動作が、仕様の動作と同一になるところ
まで繰り返す。これが終了したところで、カスタ
ムLSIの製送を初めて行なうことによつて工数、
費用、期間等を非常に短縮することができる。
同一の論理機能を実現することができる。これ
は、カスタムLSIの論理機能を論理式に展開し、
そのビツトパターン表現をPLAの中に書込むこ
とによつて実現できる。従つて、カスタムLSIを
用いた論理装置においては、カスタムLSIの種類
毎に論理式を作り、それをビツトパターンに落と
したPLAを作ることにより、カスタムLSIでの接
続関係にもとづいてその動作をシミユレートする
ことができる。もし、シミユレーシヨンの過程
で、その動作が期待していた動作と異なるのは、
カスタムLSIの論理の内に誤りがある場合であ
る。この場合、カスタムLSIの論理設計を再度行
ない、論理誤りを正した後で、この論理を実現し
たPLAを再度作り、これによりシミユレーシヨ
ンを再度行なう。このようにして、シミユレーシ
ヨンでの動作が、仕様の動作と同一になるところ
まで繰り返す。これが終了したところで、カスタ
ムLSIの製送を初めて行なうことによつて工数、
費用、期間等を非常に短縮することができる。
以下、本考案について図面を用いて説明する。
第１図は、本考案のハードウエアシミユレータ
の実施例を示すブロツク図で、接続リスト用メモ
リ１には、カスタムLSI間の接続リストが記憶さ
れ、状態リスト用メモリ２には、カスタムLSIの
各入力と出力の状態を表わした状態リストが記憶
され、イベントリスト用メモリ３には、入力に変
化のあつたカスタムLSIを表わしたイベントリス
トが記憶される。又、制御部４はハードウエアシ
ミユレータの全体制御をするものであり、ハード
ウエアノード５は複数個のPLAで構成される。
この図では５ａから５ｃのPLAで構成されてい
るとする。操作盤６は状態リスト用メモリ、接続
リスト用メモリ、イベントリスト用メモリへの書
込みとその内容表示を行なう。例えば、第２図に
示すように４ケのカスタムLSIにより設計された
論理装置をシミユレートすることを考える。な
お、カスタムLSI２とカスタムLSI３は同一品種
であるとする。このとき、接続リストメモリ１に
は第３図のような状態リストが操作盤６を介して
書込まれる。又、状態リスト用メモリ２には第４
図のように入力と出力の状態が操作盤６を介して
与えらえていたとする。このとき、LSI１の５番
ピンへの入力が変化し、０から１へ変わつたと仮
定して、操作盤６よりイベント用メモリ３にLSI
１を登録するとともに状態リスト用メモリ２の
LSI１の５番ピンの状態が１へ変えたとする。
の実施例を示すブロツク図で、接続リスト用メモ
リ１には、カスタムLSI間の接続リストが記憶さ
れ、状態リスト用メモリ２には、カスタムLSIの
各入力と出力の状態を表わした状態リストが記憶
され、イベントリスト用メモリ３には、入力に変
化のあつたカスタムLSIを表わしたイベントリス
トが記憶される。又、制御部４はハードウエアシ
ミユレータの全体制御をするものであり、ハード
ウエアノード５は複数個のPLAで構成される。
この図では５ａから５ｃのPLAで構成されてい
るとする。操作盤６は状態リスト用メモリ、接続
リスト用メモリ、イベントリスト用メモリへの書
込みとその内容表示を行なう。例えば、第２図に
示すように４ケのカスタムLSIにより設計された
論理装置をシミユレートすることを考える。な
お、カスタムLSI２とカスタムLSI３は同一品種
であるとする。このとき、接続リストメモリ１に
は第３図のような状態リストが操作盤６を介して
書込まれる。又、状態リスト用メモリ２には第４
図のように入力と出力の状態が操作盤６を介して
与えらえていたとする。このとき、LSI１の５番
ピンへの入力が変化し、０から１へ変わつたと仮
定して、操作盤６よりイベント用メモリ３にLSI
１を登録するとともに状態リスト用メモリ２の
LSI１の５番ピンの状態が１へ変えたとする。
制御部４は常にイベントリスト用メモリ３を見
にゆき、そこにLSI名が登録されているかどうか
を調べる。操作盤６よりLSI１が登録されている
ので、LSI１を得て、それをイベントリストより
抹消する。そして、制御部４は状態リスト用メモ
リよりLSIのピンの入力と出力の状態を得る。次
に制御部４は、LSI１に対応したハードウエアノ
ードへアクセスを行なう。第１図においてハード
ウエアノードは３種類のPLA５ａ〜５ｃで構成
されているとする。このうち、PLA５ａはLSI１
の、PLA５ｂはLSI２とLSI３の、PLA５ｃは
LSI４の論理式にもとずき作成されたもので、そ
れぞれのカスタムLSIの動作をシミユレートする
ものとする。このとき、制御部４はハードウエア
ノードのPLA５ａに対して、状態リスト用メモ
リ２より得た入力の状態を与える。そして、制御
部４はハードウエアノードのPLA５ａより出力
をもらい、それを状態リスト用メモリより得た出
力の状態と比較する。今、ピン１の出力の状態は
１であり、ピン３の出力の状態は１であつたとす
る。比較の結果、ピン３の出力の状態に変化が認
められるので、このピンに接続されているカスタ
ムLSIを接続リスト用メモリ１より求める。接続
リスト用メモリよりLSI３とLSI４を得るのでこ
れをイベントリスト用メモリ３に書込む。さら
に、LSI１のピン３に接続されているLSI３と
LSI４側の入力側のピンを接続リスト用メモリよ
り得る。この場合は、LSI３に対して３番目のピ
ンであり、LSI４に対しても３番目のピンであ
る。そこで、今得た出力の値１を状態リスト用メ
モリのLSI３とLSI４の３番目のピンの所に制御
部４は書込む。これによつて、LSI１に対するイ
ベントの処理を終了したので制御部４は再び、イ
ベントリスト用メモリを調べに行く。そこには、
LSI３とLSI４が記憶されているので、どちらか
をとり、今と同じような手順でイベントに対する
処理を行なう。
にゆき、そこにLSI名が登録されているかどうか
を調べる。操作盤６よりLSI１が登録されている
ので、LSI１を得て、それをイベントリストより
抹消する。そして、制御部４は状態リスト用メモ
リよりLSIのピンの入力と出力の状態を得る。次
に制御部４は、LSI１に対応したハードウエアノ
ードへアクセスを行なう。第１図においてハード
ウエアノードは３種類のPLA５ａ〜５ｃで構成
されているとする。このうち、PLA５ａはLSI１
の、PLA５ｂはLSI２とLSI３の、PLA５ｃは
LSI４の論理式にもとずき作成されたもので、そ
れぞれのカスタムLSIの動作をシミユレートする
ものとする。このとき、制御部４はハードウエア
ノードのPLA５ａに対して、状態リスト用メモ
リ２より得た入力の状態を与える。そして、制御
部４はハードウエアノードのPLA５ａより出力
をもらい、それを状態リスト用メモリより得た出
力の状態と比較する。今、ピン１の出力の状態は
１であり、ピン３の出力の状態は１であつたとす
る。比較の結果、ピン３の出力の状態に変化が認
められるので、このピンに接続されているカスタ
ムLSIを接続リスト用メモリ１より求める。接続
リスト用メモリよりLSI３とLSI４を得るのでこ
れをイベントリスト用メモリ３に書込む。さら
に、LSI１のピン３に接続されているLSI３と
LSI４側の入力側のピンを接続リスト用メモリよ
り得る。この場合は、LSI３に対して３番目のピ
ンであり、LSI４に対しても３番目のピンであ
る。そこで、今得た出力の値１を状態リスト用メ
モリのLSI３とLSI４の３番目のピンの所に制御
部４は書込む。これによつて、LSI１に対するイ
ベントの処理を終了したので制御部４は再び、イ
ベントリスト用メモリを調べに行く。そこには、
LSI３とLSI４が記憶されているので、どちらか
をとり、今と同じような手順でイベントに対する
処理を行なう。
一方、操作盤６より状態リスト用メモリの中に
記憶されている各カスタムLSIの出力状態をみ
る。この出力状態が検査仕様書の出力状態と同じ
ときは、カスタムLSIの論理機能は仕様書を満た
していることになるが、もし、検査仕様書の出力
状態と異なるときは、カスタムLSIの論理機能は
仕様書を満たしていないことになる。この場合に
は、カスタムLSIの論理回路を見直し、その誤り
を正し、その論理式にもとずいて再度PLAを作
成し、前のPLAと置きかえることによつて、シ
ミユレーシヨンを繰り返す。
記憶されている各カスタムLSIの出力状態をみ
る。この出力状態が検査仕様書の出力状態と同じ
ときは、カスタムLSIの論理機能は仕様書を満た
していることになるが、もし、検査仕様書の出力
状態と異なるときは、カスタムLSIの論理機能は
仕様書を満たしていないことになる。この場合に
は、カスタムLSIの論理回路を見直し、その誤り
を正し、その論理式にもとずいて再度PLAを作
成し、前のPLAと置きかえることによつて、シ
ミユレーシヨンを繰り返す。
本考案により、論理装置で使用されるカスタム
LSIのシミユレーシヨンを同一機能を有するPLA
で置きかえることによつて、論理誤りを短期にし
て少ない費用、即ち、LSIの修正製作という期
間、費用のかかる工程を取り除き、シミユレーシ
ヨン結果に修正があれば、新たにPLAへのその
結果の適用を繰り返し、誤りを無くした上で最終
結果をカスタムLSI製作に用いることを可能にし
たハードウエアシミユレータを提供することがで
き、多大な結果がある。今日まで実際に使用され
るカスタムLSIを用いること、あるいはソフトウ
エア以外でこのような効果を上げられたことを示
唆する提案がなかつたことから今後の論理設計に
貢献するところが非常に大きいものと考えられ
る。
LSIのシミユレーシヨンを同一機能を有するPLA
で置きかえることによつて、論理誤りを短期にし
て少ない費用、即ち、LSIの修正製作という期
間、費用のかかる工程を取り除き、シミユレーシ
ヨン結果に修正があれば、新たにPLAへのその
結果の適用を繰り返し、誤りを無くした上で最終
結果をカスタムLSI製作に用いることを可能にし
たハードウエアシミユレータを提供することがで
き、多大な結果がある。今日まで実際に使用され
るカスタムLSIを用いること、あるいはソフトウ
エア以外でこのような効果を上げられたことを示
唆する提案がなかつたことから今後の論理設計に
貢献するところが非常に大きいものと考えられ
る。
第１図は、本考案の一実施例を示すブロツク
図、第２図は、論理装置をカスタムLSIにより実
現した例を示したブロツク図、第３図は、第２図
に示すLSI間の接続を表わした接続リストを示す
図、第４図は、第２図の各LSIの状態を表わした
状態リストの例を示した図である。 図において、１は接続リスト用メモリ、２は状
態リスト用メモリ、３はイベントリスト用メモ
リ、４は制御部、５ａ〜５ｃはPLAをそれぞれ
示す。
図、第２図は、論理装置をカスタムLSIにより実
現した例を示したブロツク図、第３図は、第２図
に示すLSI間の接続を表わした接続リストを示す
図、第４図は、第２図の各LSIの状態を表わした
状態リストの例を示した図である。 図において、１は接続リスト用メモリ、２は状
態リスト用メモリ、３はイベントリスト用メモ
リ、４は制御部、５ａ〜５ｃはPLAをそれぞれ
示す。
Claims (1)
- １つ又は複数個のカスタムLSIにより構成され
る論理装置の設計上の誤りを発見するためのハー
ドウエアシミユレータにおいて、カスタムLSIと
同一の機能を１つ又は複数個のPLAで実現した
ハードウエアノードと、カスタムLSI間の接続関
係を表わした接続リストを記憶するための接続リ
スト用メモリと、カスタムLSIの入力、出力の状
態を表わした状態リストを記憶するための状態リ
スト用メモリと、カスタムLSIの入力変化を表わ
したイベントリストを記憶するためのイベントリ
スト用メモリと、イベントリストからイベントの
発生を知りそのイベントに対応するカスタムLSI
の入力状態を状態リスト用メモリ内の状態リスト
より得てそれを前記ハードウエアノードに入力
し、前記ハードウエアノードより出力を得てそれ
を状態リスト用メモリ内の状態リストの出力状態
と比較し、もし異なつているならば接続リスト用
メモリ内の接続リストよりこの出力先のカスタム
LSI名とそのピンを得て状態リスト用メモリ内の
状態リストに新たな入力値を書込むとともにイベ
ントリストにこのカスタムLSI名を記す制御部
と、状態リスト用メモリ、接続リスト用メモリ、
イベントリスト用メモリへの書込みとその内容表
示を行なう操作盤とで構成されることを特徴とす
るハードウエアシミユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982026903U JPS58130273U (ja) | 1982-02-26 | 1982-02-26 | ハ−ドウエアシミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982026903U JPS58130273U (ja) | 1982-02-26 | 1982-02-26 | ハ−ドウエアシミユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130273U JPS58130273U (ja) | 1983-09-02 |
| JPH0429425Y2 true JPH0429425Y2 (ja) | 1992-07-16 |
Family
ID=30038830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982026903U Granted JPS58130273U (ja) | 1982-02-26 | 1982-02-26 | ハ−ドウエアシミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130273U (ja) |
-
1982
- 1982-02-26 JP JP1982026903U patent/JPS58130273U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130273U (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9881119B1 (en) | Methods, systems, and computer program product for constructing a simulation schematic of an electronic design across multiple design fabrics | |
| US7444257B2 (en) | Generation of a testbench for a representation of a device | |
| EP0217922B1 (en) | An array for simulating computer functions for large computer systems | |
| JPH03257671A (ja) | 設計取り込みシステム | |
| JPH02252066A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPH05256901A (ja) | 回路の論理機能の判定方法 | |
| JPH0230056B2 (ja) | ||
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JP2788820B2 (ja) | シミュレーション装置 | |
| JPH03118488A (ja) | 故障シミュレーション方式 | |
| US5613062A (en) | Logic simulator | |
| JPH0432348B2 (ja) | ||
| Kamath et al. | A comprehensive multi-voltage design platform for system-level validation of standard cell library | |
| US8869080B2 (en) | Automatically identifying resettable flops for digital designs | |
| JPH06260557A (ja) | 半導体設計支援装置 | |
| CN117150987B (zh) | 一种寄存器模型初值配置方法 | |
| JP3002066B2 (ja) | 機能図と回路図との対応関係保存方法 | |
| JPH1063704A (ja) | 半導体試験装置 | |
| JP4182279B2 (ja) | 論理検証方法及びプログラム | |
| JP2009140028A (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
| US7072816B1 (en) | Method and system for providing hierarchical self-checking in ASIC simulation | |
| JP3004670B2 (ja) | 論理シミュレータ | |
| JPH01201765A (ja) | 論理シミュレータ装置 | |
| JPS58146948A (ja) | フアンクシヨンマクロ | |
| JP2797127B2 (ja) | 論理シミュレータ |