JPH0429429A - 時分割多重伝送装置のチャンネル識別方法 - Google Patents
時分割多重伝送装置のチャンネル識別方法Info
- Publication number
- JPH0429429A JPH0429429A JP2133373A JP13337390A JPH0429429A JP H0429429 A JPH0429429 A JP H0429429A JP 2133373 A JP2133373 A JP 2133373A JP 13337390 A JP13337390 A JP 13337390A JP H0429429 A JPH0429429 A JP H0429429A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- channel
- frame synchronization
- pattern
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、時分割多重伝送装置のチャンネル識別方法に
関する。
関する。
従来の技術
第３図は、従来の１６チヤンネル時分割多重伝送装置の
構成を示している。各チャンネルは、第４図に示すよう
なマルチフレーム１００で構成されている。このマルチ
フレーム１００は、４８ワード（１ワードは８ビツト）
からなる３つのフレーム１１１，１１２，１１３により
構成されている。各フレーム１１１，１１２．１１３に
おいては、第１，２チヤンネルのフレーム同期パターン
Ｆｏ、ｐ＋として“０″、“１″を、第３，４チヤンネ
ルのフレーム同期パターンＦｏ、Ｆ１として“１″、０
″を挿入し、シリアル信号としたときＦＯ（第１チヤン
ネル）、ＦＤ（第２チヤンネル）、Ｆ＋（第３チヤンネ
ル）、 Ｆｌ（第４チヤンネル）のフレーム同期パター
ン“Ｏ”、“Ｏ”“１”、“１”の交番パターンにより
フレーム同期が確立できるようになっている。第５〜８
チヤンネル、第９〜１２チヤンネル、第１３〜１６チヤ
ンネルも同様の構成になっている。一方、マルチフレー
ム同期パターンＳＦｏ、ＳＦＩ、ＳＦ＋として“Ｏ”、
“０”、“１”を挿入する。
構成を示している。各チャンネルは、第４図に示すよう
なマルチフレーム１００で構成されている。このマルチ
フレーム１００は、４８ワード（１ワードは８ビツト）
からなる３つのフレーム１１１，１１２，１１３により
構成されている。各フレーム１１１，１１２．１１３に
おいては、第１，２チヤンネルのフレーム同期パターン
Ｆｏ、ｐ＋として“０″、“１″を、第３，４チヤンネ
ルのフレーム同期パターンＦｏ、Ｆ１として“１″、０
″を挿入し、シリアル信号としたときＦＯ（第１チヤン
ネル）、ＦＤ（第２チヤンネル）、Ｆ＋（第３チヤンネ
ル）、 Ｆｌ（第４チヤンネル）のフレーム同期パター
ン“Ｏ”、“Ｏ”“１”、“１”の交番パターンにより
フレーム同期が確立できるようになっている。第５〜８
チヤンネル、第９〜１２チヤンネル、第１３〜１６チヤ
ンネルも同様の構成になっている。一方、マルチフレー
ム同期パターンＳＦｏ、ＳＦＩ、ＳＦ＋として“Ｏ”、
“０”、“１”を挿入する。
第３図において、１は高速直並列変換部であり、１００
Ｍｂｐｓのデータ１６チヤンネルからなる１、５Ｇｂｐ
ｓのシリアルデータを入力し、４分岐した４００Ｍｂ
ｐ ｓデータ１１，１２．１３．１４を４つのフレーム
同期部（１０１，１０２，１０３，１０４）へ出力する
。２は直並列変換部であり、４００Ｍｂｐ Ｓデータ１
１をさらに４分岐し、１００Ｍｂｐｓデータ２１，２２
．２３．２４を出力する。３はフレームパターン検出部
であり、１００Ｍｂ ｐ Ｓデータ２１，２２，２３．
２４を入力してフレームパターンを検出し、同期パター
ン不一致の場合は位相シフト信号３１を出力する。他の
フレーム同期部１０２，１０３．１０４においても、上
記したフレーム同期部１０１と同じ構成を備え、同様の
動作をする。すなわち、同期パターン不一致の場合は、
位相シフト信号３２，３３．３４がフレーム同期部１０
２．１０３．１０４から出力される。５１はフレーム同
期引き込みの際、位相シフト信号３１゜３２．３３．３
４の論理和をとる論理和素子である。６１は論理和素子
５１からの信号により１．６ＧＨｚクロツクを１クロツ
ク禁止する論理和素子である。
Ｍｂｐｓのデータ１６チヤンネルからなる１、５Ｇｂｐ
ｓのシリアルデータを入力し、４分岐した４００Ｍｂ
ｐ ｓデータ１１，１２．１３．１４を４つのフレーム
同期部（１０１，１０２，１０３，１０４）へ出力する
。２は直並列変換部であり、４００Ｍｂｐ Ｓデータ１
１をさらに４分岐し、１００Ｍｂｐｓデータ２１，２２
．２３．２４を出力する。３はフレームパターン検出部
であり、１００Ｍｂ ｐ Ｓデータ２１，２２，２３．
２４を入力してフレームパターンを検出し、同期パター
ン不一致の場合は位相シフト信号３１を出力する。他の
フレーム同期部１０２，１０３．１０４においても、上
記したフレーム同期部１０１と同じ構成を備え、同様の
動作をする。すなわち、同期パターン不一致の場合は、
位相シフト信号３２，３３．３４がフレーム同期部１０
２．１０３．１０４から出力される。５１はフレーム同
期引き込みの際、位相シフト信号３１゜３２．３３．３
４の論理和をとる論理和素子である。６１は論理和素子
５１からの信号により１．６ＧＨｚクロツクを１クロツ
ク禁止する論理和素子である。
次に上記従来例の動作について説明する。第３図におい
て、伝送されてきたｌ、６Ｇｂｐｓデータは、高速直並
列変換部１および直並列変換部２によりフレーム同期部
１０１内で４分岐され、１００Ｍｂ ｐ Ｓデータ２１
．２２，２３．２４として出力される。他のフレーム同
期部１０２，１０３．１０４においても同様の動作をす
る。
て、伝送されてきたｌ、６Ｇｂｐｓデータは、高速直並
列変換部１および直並列変換部２によりフレーム同期部
１０１内で４分岐され、１００Ｍｂ ｐ Ｓデータ２１
．２２，２３．２４として出力される。他のフレーム同
期部１０２，１０３．１０４においても同様の動作をす
る。
フレームパターン検出部３におけるフレーム同期パター
ンＦＯ（第１チヤンネル）、Ｆｏ（第２チヤンネル）、
Ｆｌ（第３チヤンネル）、Ｆ＋（第４チヤンネル）の“
０”、“Ｏ”、“１”、“ｌ”の引き込み動作を第５図
を参照して説明する。第５図では、フレーム同期パター
ンを１．６ＧｂｐＳデータでの状態で説明する。フレー
ムパターン検出部３のパターン検出タイミングｔ１では
、第１チヤンネルの１００Ｍｂｐｓデータ２１．第２チ
ャンネルの１００Ｍｂ ｐ Ｓデータ２２．第３チヤン
ネルの１００Ｍｂ ｐ Ｓデータ２３．第４チヤンネル
の１００Ｍｂｏｓデータ２４のパターンがフレーム同期
パターン“Ｏ”、“０”、“１″“１”とは異なるため
、位相シフト信号３１を出力する。フレーム同期部１０
２におけるパターン検出位置は、フレーム同期部１０１
の検出位置の１ビツト後であり、他のフレーム同期部１
０３゜１０４における検出位置がそれに続く。フレーム
同期部１０２，１０３においてもフレーム同期部１０１
と同様に同期パターン不一致となるため、位相シフト信
号３２．３３を出力するが、フレーム同期パターン１０
４においてはパターン一致となるため、位相シフト信号
３４は出力されない。
ンＦＯ（第１チヤンネル）、Ｆｏ（第２チヤンネル）、
Ｆｌ（第３チヤンネル）、Ｆ＋（第４チヤンネル）の“
０”、“Ｏ”、“１”、“ｌ”の引き込み動作を第５図
を参照して説明する。第５図では、フレーム同期パター
ンを１．６ＧｂｐＳデータでの状態で説明する。フレー
ムパターン検出部３のパターン検出タイミングｔ１では
、第１チヤンネルの１００Ｍｂｐｓデータ２１．第２チ
ャンネルの１００Ｍｂ ｐ Ｓデータ２２．第３チヤン
ネルの１００Ｍｂ ｐ Ｓデータ２３．第４チヤンネル
の１００Ｍｂｏｓデータ２４のパターンがフレーム同期
パターン“Ｏ”、“０”、“１″“１”とは異なるため
、位相シフト信号３１を出力する。フレーム同期部１０
２におけるパターン検出位置は、フレーム同期部１０１
の検出位置の１ビツト後であり、他のフレーム同期部１
０３゜１０４における検出位置がそれに続く。フレーム
同期部１０２，１０３においてもフレーム同期部１０１
と同様に同期パターン不一致となるため、位相シフト信
号３２．３３を出力するが、フレーム同期パターン１０
４においてはパターン一致となるため、位相シフト信号
３４は出力されない。
これらの位相シフト信号３１．３２，３３．３４は、論
理和素子５１．６１で１．６ＧＨｚクロツクを１クロツ
ク禁止する。これにより１．６Ｇｂｐｓデータが１ビツ
トシフトする。次のフレーム同期パターンの検出タイミ
ングｔ２においては、フレーム同期部１０１，１０２か
らの位相シフト信号３１．３２が出力される。この動作
の繰り返しによりタイミングｔ４において同期の確立か
行なわれ、タイミングｔ５以後は同期状態を保持し続け
る。
理和素子５１．６１で１．６ＧＨｚクロツクを１クロツ
ク禁止する。これにより１．６Ｇｂｐｓデータが１ビツ
トシフトする。次のフレーム同期パターンの検出タイミ
ングｔ２においては、フレーム同期部１０１，１０２か
らの位相シフト信号３１．３２が出力される。この動作
の繰り返しによりタイミングｔ４において同期の確立か
行なわれ、タイミングｔ５以後は同期状態を保持し続け
る。
このように、従来の時分割多重伝送装置のチャンネル識
別方法では、第５図に示すような連続なフレーム同期パ
ターンを検出して同期確立することによりチャンネル識
別を行ない、時分割多重伝送を行なっていた。
別方法では、第５図に示すような連続なフレーム同期パ
ターンを検出して同期確立することによりチャンネル識
別を行ない、時分割多重伝送を行なっていた。
発明が解決しようとする課題
しかしながら、上記従来例におけるチャンネル識別方法
では、１．５’Ｇｂｐｓデータにおいて、第５図に示す
ように１００Ｍｂｐｓデータのフレーム同期パターンが
チャンネル順に連続して並ぶように、送信側の全チャン
ネル間でのタイミング合わせが必要であり、また受信側
においては、同じタイミングでフレーム同期パターンを
検出して位相シフト信号を出力するためのフレーム同期
部間でのタイミング合わせが必要であり、ハートの実現
が困難であるという問題があった。
では、１．５’Ｇｂｐｓデータにおいて、第５図に示す
ように１００Ｍｂｐｓデータのフレーム同期パターンが
チャンネル順に連続して並ぶように、送信側の全チャン
ネル間でのタイミング合わせが必要であり、また受信側
においては、同じタイミングでフレーム同期パターンを
検出して位相シフト信号を出力するためのフレーム同期
部間でのタイミング合わせが必要であり、ハートの実現
が困難であるという問題があった。
本発明は、このような従来の問題を解決するものであり
、各フレーム同期部内のタイミング合わせて時分割多重
伝送装置のチャンネル識別が可能となる優れたチャンネ
ル識別方法を提供することを目的とする。
、各フレーム同期部内のタイミング合わせて時分割多重
伝送装置のチャンネル識別が可能となる優れたチャンネ
ル識別方法を提供することを目的とする。
課題を解決するための手段
本発明は、上記目的を達成するために、各マルチフレー
ムを構成する際に、マルチフレーム同期パルスをチャン
ネル識別が可能なパターン構成とすることにより、チャ
ンネル識別を行なうようにしたものである。
ムを構成する際に、マルチフレーム同期パルスをチャン
ネル識別が可能なパターン構成とすることにより、チャ
ンネル識別を行なうようにしたものである。
作用
本発明は、上記のような方法により、次のような作用を
有する。すなわち、マルチフレーム同期パルスをチャン
ネル識別が可能なパターン構成とすることにより、各フ
レーム同期部毎にフレーム同期およびチャンネル識別が
でき、各フレーム同期部内のタイミング合わせたけて時
分割多重伝送装置のチャンネル識別が容易に行なえると
いう効果を有する。
有する。すなわち、マルチフレーム同期パルスをチャン
ネル識別が可能なパターン構成とすることにより、各フ
レーム同期部毎にフレーム同期およびチャンネル識別が
でき、各フレーム同期部内のタイミング合わせたけて時
分割多重伝送装置のチャンネル識別が容易に行なえると
いう効果を有する。
実施例
第１図は本発明の一実施例の構成を示しており、第３図
に示した従来例と同様な構成を有するので、同様な要素
には同様な符号を符しである。
に示した従来例と同様な構成を有するので、同様な要素
には同様な符号を符しである。
第２図はチャンネル識別パターンを挿入したマルチフレ
ーム２００の構成を示しており、第４図に示した従来例
と異なる点は、マルチフレーム２゜Ｏをそれぞれ４８ワ
ードからなる６つのフレーム２０１〜２０６で構成し、
マルチフレーム同期パ９−ンＳＦＧとして“０″をフレ
ーム２ｏ１に、ＳＦＩとして“１″をフレーム２０４に
挿入していることである。また、チャンネル識別パター
ンＣＨＤをフレーム２０２および２０５に、ＣＨＩをフ
レーム２０３および２０６に挿入し、ＣＨｏ。
ーム２００の構成を示しており、第４図に示した従来例
と異なる点は、マルチフレーム２゜Ｏをそれぞれ４８ワ
ードからなる６つのフレーム２０１〜２０６で構成し、
マルチフレーム同期パ９−ンＳＦＧとして“０″をフレ
ーム２ｏ１に、ＳＦＩとして“１″をフレーム２０４に
挿入していることである。また、チャンネル識別パター
ンＣＨＤをフレーム２０２および２０５に、ＣＨＩをフ
レーム２０３および２０６に挿入し、ＣＨｏ。
ＣＨＩとしてフレームパターン検出部１０１の場合は“
０″、４０″を、１０２の場合は“Ｏ”“１″を、１０
３の場合は“１”、“Ｏ”を、ｌＯ４の場合は“１”、
“１”をそれぞれ挿入している。
０″、４０″を、１０２の場合は“Ｏ”“１″を、１０
３の場合は“１”、“Ｏ”を、ｌＯ４の場合は“１”、
“１”をそれぞれ挿入している。
第１図において、１は高速直並列変換部であり、１００
Ｍｂｐｓのデータ１６チヤンネルからなる１、６Ｇｂｐ
Ｓのシリアルデータを入力し、４分岐した４００Ｍｂ
ｐ ｓデータ１１．１２．１３．１４および４００ＭＨ
ｚクロック１５，１６．１７．１８をそれぞれ４つのフ
レーム同期部１０１．１０２，１０３．１０４へ出力す
る。２は直並列変換部であり、４００Ｍｂ ｐ ｓデー
タ１１を４分岐し、１００Ｍｂｐｓデータ２１，２２．
２３．２４を出力する。３はフレームパターン検出部で
あり、１００Ｍｂｏｓ２１，２２，２３．２４を入力し
てフレームパターン検出を行ない、同期パターン不一致
の場合は位相シフト信号３１を出力する。他のフレーム
同期部１０２，１０３．１０４においても、上記したフ
レーム同期部１０１と同じ構成を備え、同様に同期パタ
ーン不一致の場合に位相シフト信号３２，３３．３４を
出力する。４はチャンネル識別部であり、チャンネル識
別パターンを検出し、他チャンネルの識別パターンであ
った場合、１．６Ｇｂｐｓデータを１ビツトシフトさせ
る高速シフト信号４１を出力する。５はフレーム同期引
き込みの際に、４０ＱＭｂｐｓクロックを１ビツト禁止
する論理和素子である。６はチャンネル識別の際に、高
速シフト信号４１により１．６Ｇｂｐｓクロツクを１ビ
ツト禁止する論理和素子である。
Ｍｂｐｓのデータ１６チヤンネルからなる１、６Ｇｂｐ
Ｓのシリアルデータを入力し、４分岐した４００Ｍｂ
ｐ ｓデータ１１．１２．１３．１４および４００ＭＨ
ｚクロック１５，１６．１７．１８をそれぞれ４つのフ
レーム同期部１０１．１０２，１０３．１０４へ出力す
る。２は直並列変換部であり、４００Ｍｂ ｐ ｓデー
タ１１を４分岐し、１００Ｍｂｐｓデータ２１，２２．
２３．２４を出力する。３はフレームパターン検出部で
あり、１００Ｍｂｏｓ２１，２２，２３．２４を入力し
てフレームパターン検出を行ない、同期パターン不一致
の場合は位相シフト信号３１を出力する。他のフレーム
同期部１０２，１０３．１０４においても、上記したフ
レーム同期部１０１と同じ構成を備え、同様に同期パタ
ーン不一致の場合に位相シフト信号３２，３３．３４を
出力する。４はチャンネル識別部であり、チャンネル識
別パターンを検出し、他チャンネルの識別パターンであ
った場合、１．６Ｇｂｐｓデータを１ビツトシフトさせ
る高速シフト信号４１を出力する。５はフレーム同期引
き込みの際に、４０ＱＭｂｐｓクロックを１ビツト禁止
する論理和素子である。６はチャンネル識別の際に、高
速シフト信号４１により１．６Ｇｂｐｓクロツクを１ビ
ツト禁止する論理和素子である。
次に上記実施例の動作について説明する。第１図におい
て、伝送されてきた１、６Ｇｂｐｓデータは、高速直並
列変換部１および直並列変換部２によりフレーム同期部
１０１内で４分岐され、ＩＱＱＭｂ ｐ ｓデータ２１
，２２，２３．２４として出力される。フレームパター
ン検出部３におけるフレーム同期パターン“Ｏ”、“０
″、“１”“１”の検出は、同期パターン不一致の場合
の位相シフト信号３１からの出力と、論理和素子５にお
ける４００ＭＨｚクロック１５の１クロツク禁止による
４０ＱＭｂｐｓデータ１１の１ビツトシフトの繰り返し
により、“Ｏ″、“Ｏ”１”、“１”が検出されるまで
行なわれる。
て、伝送されてきた１、６Ｇｂｐｓデータは、高速直並
列変換部１および直並列変換部２によりフレーム同期部
１０１内で４分岐され、ＩＱＱＭｂ ｐ ｓデータ２１
，２２，２３．２４として出力される。フレームパター
ン検出部３におけるフレーム同期パターン“Ｏ”、“０
″、“１”“１”の検出は、同期パターン不一致の場合
の位相シフト信号３１からの出力と、論理和素子５にお
ける４００ＭＨｚクロック１５の１クロツク禁止による
４０ＱＭｂｐｓデータ１１の１ビツトシフトの繰り返し
により、“Ｏ″、“Ｏ”１”、“１”が検出されるまで
行なわれる。
フレーム同期部１０１内において、チャンネル識別部４
は、１００Ｍｂｐｓデータ２１のチャンネル識別パター
ンを検出し、自分のチャンネルの識別パターンでなかっ
た場合、高速シフト信号４１を出力する。高速シフト信
号４１は、論理和素子６において１．６ＧＨｚクロツク
を１クロツク禁止させ、４００Ｍｂ ｐ ｓデータ１１
，１２．１３．１４を１つシフトさせる。この動作によ
り各フレーム同期部１０１，１０２，１０３．１０４に
入る４０ｏＭｂｐｓデータが入れ替わる。この状態で再
びチャンネル識別部４でチャンネル識別パターンを検出
し、他チャンネルの識別パターンであった場合、高速シ
フト信号４１を再出力する。この動作の繰り返しにより
チャンネルの同期確立が終了する。 このように上記実
施例によれば、フレーム同期を各フレーム同期部１０１
，１０２．１０３，１０４それぞれ個別に行ない、ひと
つのフレーム同期部でチャンネル識別を行なっているた
め、フレーム同期部間でのタイミング合わせが必要でな
く、各フレーム同期部内のタイミング合わせたけて時分
割多重伝送装置のチャンネル識別を行なうことができる
。
は、１００Ｍｂｐｓデータ２１のチャンネル識別パター
ンを検出し、自分のチャンネルの識別パターンでなかっ
た場合、高速シフト信号４１を出力する。高速シフト信
号４１は、論理和素子６において１．６ＧＨｚクロツク
を１クロツク禁止させ、４００Ｍｂ ｐ ｓデータ１１
，１２．１３．１４を１つシフトさせる。この動作によ
り各フレーム同期部１０１，１０２，１０３．１０４に
入る４０ｏＭｂｐｓデータが入れ替わる。この状態で再
びチャンネル識別部４でチャンネル識別パターンを検出
し、他チャンネルの識別パターンであった場合、高速シ
フト信号４１を再出力する。この動作の繰り返しにより
チャンネルの同期確立が終了する。 このように上記実
施例によれば、フレーム同期を各フレーム同期部１０１
，１０２．１０３，１０４それぞれ個別に行ない、ひと
つのフレーム同期部でチャンネル識別を行なっているた
め、フレーム同期部間でのタイミング合わせが必要でな
く、各フレーム同期部内のタイミング合わせたけて時分
割多重伝送装置のチャンネル識別を行なうことができる
。
発明の効果
本発明は、上記実施例から明らかなように、各マルチフ
レームを構成する際、マルチフレーム同期パルスをチャ
ンネル識別が可能なパターン構成とすることにより、各
フレーム同期部毎にチャンネル識別ができ、各フレーム
同期部内のタイミング合わせたけて時分割多重伝送装置
のチャンネル識別が容易に行なえるという効果を有する
。
レームを構成する際、マルチフレーム同期パルスをチャ
ンネル識別が可能なパターン構成とすることにより、各
フレーム同期部毎にチャンネル識別ができ、各フレーム
同期部内のタイミング合わせたけて時分割多重伝送装置
のチャンネル識別が容易に行なえるという効果を有する
。
第１図は本発明の一実施例における時分割多重伝送装置
のブロック図、第２図は本発明の一実施例におけるマル
チフレームの構成図、第３図は従来の時分割多重伝送装
置のブロック図、第４図は従来のマルチフレームの構成
図、第５図は従来の時分割多重伝送装置におけるチャン
ネル識別方法の説明図である。 １・・・高速直並列変換部、２・・・直並列変換部、３
・・・フレームパターン検出部、４・・・チャンネル識
別部、５，６・・・論理和素子、１１，１２，１３．１
４・・・４００Ｍｂｐｓデータ、１５，１６．１７゜１
８・・・４００ＭＨｚクロック、２１，２２，２３．２
４＝４００Ｍｂ Ｉ）Ｓ７”−９，３１，３２゜３３．
３４・・・位相シフト信号、６１・・・高速シフト信号
、１０１，１０２，１０３，１０４・・・フレーム同期
部、２０ｏ・・・マルチフレーム。
のブロック図、第２図は本発明の一実施例におけるマル
チフレームの構成図、第３図は従来の時分割多重伝送装
置のブロック図、第４図は従来のマルチフレームの構成
図、第５図は従来の時分割多重伝送装置におけるチャン
ネル識別方法の説明図である。 １・・・高速直並列変換部、２・・・直並列変換部、３
・・・フレームパターン検出部、４・・・チャンネル識
別部、５，６・・・論理和素子、１１，１２，１３．１
４・・・４００Ｍｂｐｓデータ、１５，１６．１７゜１
８・・・４００ＭＨｚクロック、２１，２２，２３．２
４＝４００Ｍｂ Ｉ）Ｓ７”−９，３１，３２゜３３．
３４・・・位相シフト信号、６１・・・高速シフト信号
、１０１，１０２，１０３，１０４・・・フレーム同期
部、２０ｏ・・・マルチフレーム。
Claims (1)
- 複数チャンネルのデジタル信号を時分割多重伝送する際
に、各チャンネルを複数のフレームからなるマルチフレ
ームで構成し、前記マルチフレーム内で、マルチフレー
ム同期パルスをチャンネル識別が可能なパターン構成と
することにより、チャンネル識別を行なうようにした時
分割多重伝送装置のチャンネル識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133373A JPH0429429A (ja) | 1990-05-23 | 1990-05-23 | 時分割多重伝送装置のチャンネル識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133373A JPH0429429A (ja) | 1990-05-23 | 1990-05-23 | 時分割多重伝送装置のチャンネル識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429429A true JPH0429429A (ja) | 1992-01-31 |
Family
ID=15103214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133373A Pending JPH0429429A (ja) | 1990-05-23 | 1990-05-23 | 時分割多重伝送装置のチャンネル識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429429A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677919A (ja) * | 1992-08-26 | 1994-03-18 | Nec Corp | 通信システム |
| JPH06112892A (ja) * | 1990-08-31 | 1994-04-22 | Telefon Ab L M Ericsson | 無線チャンネルフレームのタイムスロットを利用するシステム及び方法 |
| JP2008184125A (ja) * | 2007-01-31 | 2008-08-14 | Toyota Motor Corp | 車体床部構造 |
-
1990
- 1990-05-23 JP JP2133373A patent/JPH0429429A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112892A (ja) * | 1990-08-31 | 1994-04-22 | Telefon Ab L M Ericsson | 無線チャンネルフレームのタイムスロットを利用するシステム及び方法 |
| JPH0677919A (ja) * | 1992-08-26 | 1994-03-18 | Nec Corp | 通信システム |
| JP2008184125A (ja) * | 2007-01-31 | 2008-08-14 | Toyota Motor Corp | 車体床部構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107469A (en) | Multiplex/demultiplex apparatus | |
| US4727541A (en) | Hierarchical data transmission system | |
| JPH08163116A (ja) | フレーム同期装置 | |
| US5014271A (en) | Pulse insertion circuit | |
| US11695398B2 (en) | Fixed time-delay circuit of high-speed interface | |
| JPS59131236A (ja) | 時分割多重装置に対する同期装置 | |
| EP0114702B1 (en) | Higher-order multiplex digital communication system with identification patterns specific to lower-order multiplex signals | |
| JPH0429429A (ja) | 時分割多重伝送装置のチャンネル識別方法 | |
| CA2056046A1 (en) | Interface circuit between a plurality of transmission line and a high bit rate data terminal equipment | |
| US4602367A (en) | Method and apparatus for framing and demultiplexing multiplexed digital data | |
| US3480734A (en) | Speed conversion systems for pulse signals in a pcm system | |
| JPH0748725B2 (ja) | フレーム同期回路 | |
| JPS5950636A (ja) | 時分割多重信号をビツト同期して多重分離するための装置 | |
| US4010325A (en) | Framing circuit for digital signals using evenly spaced alternating framing bits | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 | |
| JPS63207235A (ja) | フレ−ムアライナ回路 | |
| JP2507514B2 (ja) | ディジタル位相比較器 | |
| JPS6310833A (ja) | 時分割多重分離装置 | |
| JPH0630480B2 (ja) | 速度変換回路 | |
| JPH0350467B2 (ja) | ||
| JPS61192140A (ja) | 光時分割多重通信方式 | |
| JPH0993214A (ja) | 多チャネルデコーダデータの多重同期処理方式 | |
| JPH0286343A (ja) | 時分割多重化装置 | |
| KR20010061624A (ko) | 동기식 디지털 계위 전송장치의 채널간 프레임 위상정렬장치 |