JPH04294533A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04294533A JPH04294533A JP5927891A JP5927891A JPH04294533A JP H04294533 A JPH04294533 A JP H04294533A JP 5927891 A JP5927891 A JP 5927891A JP 5927891 A JP5927891 A JP 5927891A JP H04294533 A JPH04294533 A JP H04294533A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- poly
- selectivity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特にポリシリコン層或いはポリサイド層のドライ
エッチング方法に関する。
係り，特にポリシリコン層或いはポリサイド層のドライ
エッチング方法に関する。
【０００２】近年，半導体デバイスの高速化，高集積化
に伴い，その構造はますます複雑になってきており，そ
の構造を実現するための工程にも，より精度の高い加工
技術が要求されている。ドライエッチング加工工程にお
いては下地膜とのエッチレート比（選択比）が特に重要
になっている。中でも，シリコン酸化膜上のポリシリコ
ン層或いはポリサイド層のドライエッチングにおいては
下地のシリコン酸化膜に対する選択比の向上が望まれ，
さらに寸法精度や形状の垂直性も望まれる。
に伴い，その構造はますます複雑になってきており，そ
の構造を実現するための工程にも，より精度の高い加工
技術が要求されている。ドライエッチング加工工程にお
いては下地膜とのエッチレート比（選択比）が特に重要
になっている。中でも，シリコン酸化膜上のポリシリコ
ン層或いはポリサイド層のドライエッチングにおいては
下地のシリコン酸化膜に対する選択比の向上が望まれ，
さらに寸法精度や形状の垂直性も望まれる。
【０００３】
【従来の技術】従来，シリコン系膜のドライエッチング
は，ＨＢｒに酸素を添加したガスまたは塩素に酸素を添
加したガスをエッチングガスとして行われている。それ
はこれらのガスが下地酸化膜（ＳｉＯ２ 膜）に対して
選択比が大きくとれるのと，容易に垂直形状が得られる
ためである。
は，ＨＢｒに酸素を添加したガスまたは塩素に酸素を添
加したガスをエッチングガスとして行われている。それ
はこれらのガスが下地酸化膜（ＳｉＯ２ 膜）に対して
選択比が大きくとれるのと，容易に垂直形状が得られる
ためである。
【０００４】図９（ａ） 〜（ｃ） はエッチングの従
来例を説明するための断面図であり， １はＳｉ基板，
２はＳｉＯ２ 膜，３はポリＳｉ層，４はＷＳｉ層，５
はレジストマスク，５ａはエッチング後のレジストマス
ク， １５は側壁付着膜，１６はアンダーカットを表す
。図１０は（ＨＢｒ＋Ｏ２ ）によるポリＳｉのエッチ
レートと選択比を示す図であり，図１１は（Ｃｌ２ ＋
Ｏ２ ）によるポリＳｉの対レジスト選択比を示す図で
ある。以下，これらの図を参照しながら，ポリサイドゲ
ート電極をエッチング加工する従来例について説明する
。
来例を説明するための断面図であり， １はＳｉ基板，
２はＳｉＯ２ 膜，３はポリＳｉ層，４はＷＳｉ層，５
はレジストマスク，５ａはエッチング後のレジストマス
ク， １５は側壁付着膜，１６はアンダーカットを表す
。図１０は（ＨＢｒ＋Ｏ２ ）によるポリＳｉのエッチ
レートと選択比を示す図であり，図１１は（Ｃｌ２ ＋
Ｏ２ ）によるポリＳｉの対レジスト選択比を示す図で
ある。以下，これらの図を参照しながら，ポリサイドゲ
ート電極をエッチング加工する従来例について説明する
。
【０００５】図９（ａ） 参照
Ｓｉ基板１に熱酸化によりＳｉＯ２ 膜２を形成し，そ
の上に，例えばＣＶＤ法によりポリＳｉ層３とタングス
テンシリサイド（ＷＳｉ）層４を連続して堆積する。Ｗ
Ｓｉ層４の上にそのＷＳｉ層４とポリＳｉ層３をエッチ
ングしてゲート電極を形成するためのレジストマスク５
を形成する。
の上に，例えばＣＶＤ法によりポリＳｉ層３とタングス
テンシリサイド（ＷＳｉ）層４を連続して堆積する。Ｗ
Ｓｉ層４の上にそのＷＳｉ層４とポリＳｉ層３をエッチ
ングしてゲート電極を形成するためのレジストマスク５
を形成する。
【０００６】図９（ｂ） 参照
この後，このようなウエハー６を，例えば平行平板型反
応性イオンエッチング装置に配置して，（ＨＢｒ＋Ｏ２
）ガス或いは（Ｃｌ２ ＋Ｏ２ ）ガスを供給し，レ
ジストマスク５をマスクにしてＷＳｉ層４とポリＳｉ層
３のドライエッチングを行う。この時エッチング途中に
おいて側壁に（ＨＢｒ＋Ｏ２ ）ではＳｉＢｒＯ系の付
着膜が，（Ｃｌ２ ＋Ｏ２ ）ではＳｉＣｌＯ系の付着
膜が形成され，これらの側壁付着膜１５が保護膜になっ
て垂直形状が保たれる。しかし，エッチング側壁に無視
し得ないエッチングシフトが生じる，また，下地酸化膜
（ＳｉＯ２ 膜）に若干のオーバーエッチが生じる。
応性イオンエッチング装置に配置して，（ＨＢｒ＋Ｏ２
）ガス或いは（Ｃｌ２ ＋Ｏ２ ）ガスを供給し，レ
ジストマスク５をマスクにしてＷＳｉ層４とポリＳｉ層
３のドライエッチングを行う。この時エッチング途中に
おいて側壁に（ＨＢｒ＋Ｏ２ ）ではＳｉＢｒＯ系の付
着膜が，（Ｃｌ２ ＋Ｏ２ ）ではＳｉＣｌＯ系の付着
膜が形成され，これらの側壁付着膜１５が保護膜になっ
て垂直形状が保たれる。しかし，エッチング側壁に無視
し得ないエッチングシフトが生じる，また，下地酸化膜
（ＳｉＯ２ 膜）に若干のオーバーエッチが生じる。
【０００７】図１０は（ＨＢｒ＋Ｏ２ ）によるポリＳ
ｉのエッチレートと選択比を示す図である。この図に見
るように，Ｏ２ を添加して行くと対ＳｉＯ２ 選択比
は向上するからオーバーエッチは実用上問題とならない
。しかし，Ｏ２ を添加して行くと対レジスト選択比が
急激に低下し，そのため，図９（ｂ） に見るようにレ
ジストマスク５はエッチング後のレジストマスク５ａに
示すような膜減りを生じ，エッチングシフトが大きくな
る。
ｉのエッチレートと選択比を示す図である。この図に見
るように，Ｏ２ を添加して行くと対ＳｉＯ２ 選択比
は向上するからオーバーエッチは実用上問題とならない
。しかし，Ｏ２ を添加して行くと対レジスト選択比が
急激に低下し，そのため，図９（ｂ） に見るようにレ
ジストマスク５はエッチング後のレジストマスク５ａに
示すような膜減りを生じ，エッチングシフトが大きくな
る。
【０００８】図１１は（Ｃｌ２ ＋Ｏ２ ）によるポリ
Ｓｉの対レジスト選択比を示す図である。この場合もＯ
２ を添加して行くと対レジスト選択比が急激に低下し
，エッチング後のレジストマスクに膜減りを生じ，エッ
チングシフトが大きくなる。
Ｓｉの対レジスト選択比を示す図である。この場合もＯ
２ を添加して行くと対レジスト選択比が急激に低下し
，エッチング後のレジストマスクに膜減りを生じ，エッ
チングシフトが大きくなる。
【０００９】図９（ｃ） 参照
この後レジストマスクを剥離し，側壁付着膜１５をエッ
チングして除去する。ところが，ＳｉＢｒＯ系の付着膜
やＳｉＣｌＯ系の付着膜は大変強固なため，濃度の高い
フッ酸でないと除去できない。完全に除去する時には下
地のＳｉＯ２ 膜が大きくえぐられてアンダーカット１
６を生じる。
チングして除去する。ところが，ＳｉＢｒＯ系の付着膜
やＳｉＣｌＯ系の付着膜は大変強固なため，濃度の高い
フッ酸でないと除去できない。完全に除去する時には下
地のＳｉＯ２ 膜が大きくえぐられてアンダーカット１
６を生じる。
【００１０】したがって，従来の方法ではシリコン系膜
のエッチングにおいて，エッチングシフトとアンダーカ
ットが生じて微細加工に支障を来たし，デバイスの高集
積化，高速化の妨げとなっていた。
のエッチングにおいて，エッチングシフトとアンダーカ
ットが生じて微細加工に支障を来たし，デバイスの高集
積化，高速化の妨げとなっていた。
【００１１】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み，ポリシリコン層或いはポリサイド層のエッチング
において，下地酸化膜及びレジストに対する選択比が高
く，かつパターン幅の精度もよいドライエッチングを行
い，下地酸化膜にアンダーカットの生じるようなウエッ
トエッチングは不要とする方法を提供することを目的と
する。
鑑み，ポリシリコン層或いはポリサイド層のエッチング
において，下地酸化膜及びレジストに対する選択比が高
く，かつパターン幅の精度もよいドライエッチングを行
い，下地酸化膜にアンダーカットの生じるようなウエッ
トエッチングは不要とする方法を提供することを目的と
する。
【００１２】
【課題を解決するための手段】図１（ａ）， （ｂ）は
エッチングの実施例を説明するための断面図である。上
記課題は，半導体基板１上にシリコン酸化膜２を介して
形成されたポリシリコン層３或いはポリサイド層３，４
をマスク５を用いてエッチングするに際し，臭化水素と
窒素の混合ガスをエッチングガスとして用い，異方性エ
ッチングを行う半導体装置の製造方法によって解決され
る。
エッチングの実施例を説明するための断面図である。上
記課題は，半導体基板１上にシリコン酸化膜２を介して
形成されたポリシリコン層３或いはポリサイド層３，４
をマスク５を用いてエッチングするに際し，臭化水素と
窒素の混合ガスをエッチングガスとして用い，異方性エ
ッチングを行う半導体装置の製造方法によって解決され
る。
【００１３】また，臭化水素と亜酸化窒素の混合ガスを
エッチングガスとして用い，異方性エッチングを行う半
導体装置の製造方法によって解決される。また，塩素と
亜酸化窒素の混合ガスをエッチングガスとして用い，異
方性エッチングを行う半導体装置の製造方法によって解
決される。
エッチングガスとして用い，異方性エッチングを行う半
導体装置の製造方法によって解決される。また，塩素と
亜酸化窒素の混合ガスをエッチングガスとして用い，異
方性エッチングを行う半導体装置の製造方法によって解
決される。
【００１４】
【作用】本発明をなすにあたっての異方性ドライエッチ
ングの実験結果によれば，臭化水素に窒素を混合してい
くと，シリコン酸化膜に対するポリシリコン層３或いは
ポリサイド層３，４のエッチングの選択比が大きくなる
。一方，レジストに対する選択比は大きな変化はないが
５０以上を保っている。それゆえ，レジストマスク５に
膜減りが生ぜず，エッチングシフトは無視できる。
ングの実験結果によれば，臭化水素に窒素を混合してい
くと，シリコン酸化膜に対するポリシリコン層３或いは
ポリサイド層３，４のエッチングの選択比が大きくなる
。一方，レジストに対する選択比は大きな変化はないが
５０以上を保っている。それゆえ，レジストマスク５に
膜減りが生ぜず，エッチングシフトは無視できる。
【００１５】臭化水素に窒素を混合していくと，エッチ
ング途中において側壁にＳｉＢｒＮ系の付着膜が形成さ
れ，これが保護膜になって垂直形状が保たれる。しかし
，この付着膜は減圧中では安定であるが，エッチング終
了後大気にさらすと蒸発して消失する。そのため，従来
例のようなフッ酸による除去は必要とせず，アンダーカ
ットの生じることもない。
ング途中において側壁にＳｉＢｒＮ系の付着膜が形成さ
れ，これが保護膜になって垂直形状が保たれる。しかし
，この付着膜は減圧中では安定であるが，エッチング終
了後大気にさらすと蒸発して消失する。そのため，従来
例のようなフッ酸による除去は必要とせず，アンダーカ
ットの生じることもない。
【００１６】また，臭化水素と亜酸化窒素の混合ガスも
，臭化水素と窒素の混合ガスに類似する効果を示す。 また，塩素に亜酸化窒素を混合していくと，シリコン酸
化膜に対するポリシリコン層３或いはポリサイド層３，
４のエッチングの選択比が大きくなる。一方，レジスト
に対する選択比は大きな変化はないが５０以上を保って
いる。それゆえレジストマスク５に膜減りが生ぜず，エ
ッチングシフトは無視できる。
，臭化水素と窒素の混合ガスに類似する効果を示す。 また，塩素に亜酸化窒素を混合していくと，シリコン酸
化膜に対するポリシリコン層３或いはポリサイド層３，
４のエッチングの選択比が大きくなる。一方，レジスト
に対する選択比は大きな変化はないが５０以上を保って
いる。それゆえレジストマスク５に膜減りが生ぜず，エ
ッチングシフトは無視できる。
【００１７】また，エッチング途中において側壁にＳｉ
ＣｌＮ系の付着膜が形成され，これが保護膜になって垂
直形状が保たれる。しかし，この付着膜は減圧中では安
定であるが，エッチング終了後大気にさらすと蒸発して
消失する。そのため，従来例のようなフッ酸による除去
は必要とせず，アンダーカットの生じることもない。
ＣｌＮ系の付着膜が形成され，これが保護膜になって垂
直形状が保たれる。しかし，この付着膜は減圧中では安
定であるが，エッチング終了後大気にさらすと蒸発して
消失する。そのため，従来例のようなフッ酸による除去
は必要とせず，アンダーカットの生じることもない。
【００１８】
【実施例】図７は通常用いられている平行平板型反応性
イオンエッチング（ＲＩＥ）装置の概念図，図８は電子
サイクロトロン共鳴（ＥＣＲ）プラズマエッチング装置
の概念図であり，６はウエハー，７はステージ，８はヒ
ータ，９は真空チャンバ，１０はシャワーヘッド， １
１はガス供給口， １２はＲＦ電源，１３はマイクロ波
発振器，１４はコイルを表す。
イオンエッチング（ＲＩＥ）装置の概念図，図８は電子
サイクロトロン共鳴（ＥＣＲ）プラズマエッチング装置
の概念図であり，６はウエハー，７はステージ，８はヒ
ータ，９は真空チャンバ，１０はシャワーヘッド， １
１はガス供給口， １２はＲＦ電源，１３はマイクロ波
発振器，１４はコイルを表す。
【００１９】このような異方性ドライエッチング装置を
用いて，ポリサイド層をドライエッチングし，ゲート電
極を形成する実施例について説明する。 図１（ａ） 参照 Ｓｉ基板１に熱酸化により厚さ２００ ÅのＳｉＯ２
膜２を形成し，その上に例えばＣＶＤ法により厚さ１５
００ÅのポリＳｉ層３，厚さ１５００Åのタングステン
シリサイド（ＷＳｉ）層４を連続して堆積する。ＷＳｉ
層４の上にそのＷＳｉ層４とポリＳｉ層３をエッチング
してゲート電極を形成するための幅０．６ μｍのレジ
ストマスク５を形成する。
用いて，ポリサイド層をドライエッチングし，ゲート電
極を形成する実施例について説明する。 図１（ａ） 参照 Ｓｉ基板１に熱酸化により厚さ２００ ÅのＳｉＯ２
膜２を形成し，その上に例えばＣＶＤ法により厚さ１５
００ÅのポリＳｉ層３，厚さ１５００Åのタングステン
シリサイド（ＷＳｉ）層４を連続して堆積する。ＷＳｉ
層４の上にそのＷＳｉ層４とポリＳｉ層３をエッチング
してゲート電極を形成するための幅０．６ μｍのレジ
ストマスク５を形成する。
【００２０】図１（ｂ） 参照
この後，このようなウエハー６を図７に示したＲＩＥ装
置或いは図８に示したＥＣＲプラズマエッチング装置に
配置してエッチングガスを供給し，レジストマスク５を
マスクにしてＷＳｉ層４とポリＳｉ層３のドライエッチ
ングを行う。
置或いは図８に示したＥＣＲプラズマエッチング装置に
配置してエッチングガスを供給し，レジストマスク５を
マスクにしてＷＳｉ層４とポリＳｉ層３のドライエッチ
ングを行う。
【００２１】第１の実施例
ＲＩＥ装置により，ドライエッチング条件を次の如く設
定した。 ＨＢｒ＋Ｎ２ ９５ ＳＣＣＭ
＋ ５ ＳＣＣＭ圧力
０．１ ＴｏｒｒＲＦパワー
３００ Ｗ （１３．５６ＭＨｚ）ステージ温
度 ４０℃ポリＳｉ層３のエッチレ
ートは３００ ｎｍ／ｍｉｎであり， ＷＳｉ層４のエ
ッチレートもほぼ同等であった。ＳｉＯ２ 膜２に対す
る選択比は約１００ ，レジストマスク５に対する選択
比は５０以上であった。
定した。 ＨＢｒ＋Ｎ２ ９５ ＳＣＣＭ
＋ ５ ＳＣＣＭ圧力
０．１ ＴｏｒｒＲＦパワー
３００ Ｗ （１３．５６ＭＨｚ）ステージ温
度 ４０℃ポリＳｉ層３のエッチレ
ートは３００ ｎｍ／ｍｉｎであり， ＷＳｉ層４のエ
ッチレートもほぼ同等であった。ＳｉＯ２ 膜２に対す
る選択比は約１００ ，レジストマスク５に対する選択
比は５０以上であった。
【００２２】ポリサイド層６にジャストエッチの１００
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は３０Å程度で，実用上全く問題とはならない。
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は３０Å程度で，実用上全く問題とはならない。
【００２３】レジストマスク５の膜減りは１６０ Å程
度であったが，ポリサイドゲート電極の幅は０．６ μ
ｍで，その側壁形状は１００ ％オーバーエッチにもか
かわらず垂直であり，エッチングシフト量もほとんどゼ
ロであった。 大気開放後，ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるＳｉＢｒＮ系の保護膜は
なくなっていた。
度であったが，ポリサイドゲート電極の幅は０．６ μ
ｍで，その側壁形状は１００ ％オーバーエッチにもか
かわらず垂直であり，エッチングシフト量もほとんどゼ
ロであった。 大気開放後，ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるＳｉＢｒＮ系の保護膜は
なくなっていた。
【００２４】次に，エッチングガスＨＢｒとＮ２ の混
合比がポリＳｉ層３のエッチレート，ポリＳｉ層３のＳ
ｉＯ２ 膜２とレジストマスク５に対する選択比にあた
える影響について詳細に調べた結果を説明する。
合比がポリＳｉ層３のエッチレート，ポリＳｉ層３のＳ
ｉＯ２ 膜２とレジストマスク５に対する選択比にあた
える影響について詳細に調べた結果を説明する。
【００２５】ＨＢｒ＋Ｎ２ 総流量を１００ ＳＣＣＭ
とし， Ｎ２ ／（ＨＢｒ＋Ｎ２ ）の流量体積比を０
〜２０％の間で変化させ，その他の条件は前述と同様に
してＷＳｉ層４とポリＳｉ層３のドライエッチングを行
った。
とし， Ｎ２ ／（ＨＢｒ＋Ｎ２ ）の流量体積比を０
〜２０％の間で変化させ，その他の条件は前述と同様に
してＷＳｉ層４とポリＳｉ層３のドライエッチングを行
った。
【００２６】図２は（ＨＢｒ＋Ｎ２ ）によるポリＳｉ
のエッチレートと選択比を示す図である。図２によれば
，ＨＢｒにＮ２ を添加していくと，ポリＳｉのエッチ
レートもポリＳｉのＳｉＯ２ に対する選択比も顕著に
増大し，５〜１０％のＮ２ を含む混合ガスでピークと
なり，それ以上の添加では減少して行く。一方，レジス
トに対する選択比は添加によりほとんど変化しないが，
５０以上を保っている。ＨＢｒに対するＮ２ の添加は
，流量体積比で１５％以下が望ましい。
のエッチレートと選択比を示す図である。図２によれば
，ＨＢｒにＮ２ を添加していくと，ポリＳｉのエッチ
レートもポリＳｉのＳｉＯ２ に対する選択比も顕著に
増大し，５〜１０％のＮ２ を含む混合ガスでピークと
なり，それ以上の添加では減少して行く。一方，レジス
トに対する選択比は添加によりほとんど変化しないが，
５０以上を保っている。ＨＢｒに対するＮ２ の添加は
，流量体積比で１５％以下が望ましい。
【００２７】第２の実施例
ＲＩＥ装置により，ドライエッチング条件を次の如く設
定した。 ＨＢｒ＋Ｎ２ Ｏ ９５ ＳＣＣＭ ＋
５ ＳＣＣＭ圧力
０．２ ＴｏｒｒＲＦパワー
３００ Ｗ （１３．５６ＭＨｚ）ステージ温度
４０℃ポリＳｉ層３のエッチレー
トは４００ ｎｍ／ｍｉｎであり， ＷＳｉ層４のエッ
チレートもほぼ同等であった。ＳｉＯ２ 膜２に対する
選択比は約１００ ，レジストマスク５に対する選択比
は７０程度であった。
定した。 ＨＢｒ＋Ｎ２ Ｏ ９５ ＳＣＣＭ ＋
５ ＳＣＣＭ圧力
０．２ ＴｏｒｒＲＦパワー
３００ Ｗ （１３．５６ＭＨｚ）ステージ温度
４０℃ポリＳｉ層３のエッチレー
トは４００ ｎｍ／ｍｉｎであり， ＷＳｉ層４のエッ
チレートもほぼ同等であった。ＳｉＯ２ 膜２に対する
選択比は約１００ ，レジストマスク５に対する選択比
は７０程度であった。
【００２８】ポリサイド層６にジャストエッチの１００
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は４０Å程度で，実用上全く問題とはならない。
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は４０Å程度で，実用上全く問題とはならない。
【００２９】レジストマスク５の膜減りは１６０ Å程
度であったが，ポリサイドゲート電極の幅は０．６ μ
ｍで，その側壁形状は１００ ％オーバーエッチにもか
かわらず垂直であり，エッチングシフト量もほとんどゼ
ロであった。 大気開放後，ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるＳｉＢｒＮ系の保護膜は
なくなっていた。
度であったが，ポリサイドゲート電極の幅は０．６ μ
ｍで，その側壁形状は１００ ％オーバーエッチにもか
かわらず垂直であり，エッチングシフト量もほとんどゼ
ロであった。 大気開放後，ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるＳｉＢｒＮ系の保護膜は
なくなっていた。
【００３０】次に，エッチングガスＨＢｒとＮ２ Ｏの
混合比がポリＳｉ層３のエッチレート，ポリＳｉ層３の
ＳｉＯ２ 膜２とレジストマスク５に対する選択比にあ
たえる影響について詳細に調べた結果を説明する。
混合比がポリＳｉ層３のエッチレート，ポリＳｉ層３の
ＳｉＯ２ 膜２とレジストマスク５に対する選択比にあ
たえる影響について詳細に調べた結果を説明する。
【００３１】ＨＢｒ＋Ｎ２ Ｏ総流量を１００ ＳＣＣ
Ｍとし，Ｎ２ Ｏ／（ＨＢｒ＋Ｎ２ Ｏ）の流量体積比
を０〜２０％の間で変化させ，その他の条件は前述と同
様にしてＷＳｉ層４とポリＳｉ層３のドライエッチング
を行った。
Ｍとし，Ｎ２ Ｏ／（ＨＢｒ＋Ｎ２ Ｏ）の流量体積比
を０〜２０％の間で変化させ，その他の条件は前述と同
様にしてＷＳｉ層４とポリＳｉ層３のドライエッチング
を行った。
【００３２】図３は（ＨＢｒ＋Ｎ２ Ｏ）によるポリＳ
ｉのエッチレートと選択比を示す図である。図３によれ
ば，ＨＢｒにＮ２ Ｏを添加していくと，ポリＳｉのエ
ッチレートもポリＳｉのＳｉＯ２ に対する選択比も顕
著に増大し，５〜１０％のＮ２ Ｏを含む混合ガスでピ
ークとなり，それ以上の添加では減少して行く。一方，
レジストに対する選択比は添加によりほとんど変化しな
いが，７０程度を保っている。
ｉのエッチレートと選択比を示す図である。図３によれ
ば，ＨＢｒにＮ２ Ｏを添加していくと，ポリＳｉのエ
ッチレートもポリＳｉのＳｉＯ２ に対する選択比も顕
著に増大し，５〜１０％のＮ２ Ｏを含む混合ガスでピ
ークとなり，それ以上の添加では減少して行く。一方，
レジストに対する選択比は添加によりほとんど変化しな
いが，７０程度を保っている。
【００３３】ＨＢｒへのＮ２ Ｏの添加は，流量体積比
で１５％以下が望ましい。 第３の実施例 ＲＩＥ装置により，ドライエッチング条件を次の如く設
定した。
で１５％以下が望ましい。 第３の実施例 ＲＩＥ装置により，ドライエッチング条件を次の如く設
定した。
【００３４】Ｃｌ２ ＋Ｎ２ Ｏ ９５
ＳＣＣＭ ＋ ５ ＳＣＣＭ 圧力 ０．１ Ｔ
ｏｒｒＲＦパワー ３００ Ｗ
（１３．５６ＭＨｚ）ステージ温度
４０℃ポリＳｉ層３のエッチレートは４５０ ｎ
ｍ／ｍｉｎであり， ＷＳｉ層４のエッチレートもほぼ
同等であった。ＳｉＯ２ 膜２に対する選択比は約１５
０ ，レジストマスク５に対する選択比は７０程度であ
った。
ＳＣＣＭ ＋ ５ ＳＣＣＭ 圧力 ０．１ Ｔ
ｏｒｒＲＦパワー ３００ Ｗ
（１３．５６ＭＨｚ）ステージ温度
４０℃ポリＳｉ層３のエッチレートは４５０ ｎ
ｍ／ｍｉｎであり， ＷＳｉ層４のエッチレートもほぼ
同等であった。ＳｉＯ２ 膜２に対する選択比は約１５
０ ，レジストマスク５に対する選択比は７０程度であ
った。
【００３５】ポリサイド層６にジャストエッチの１００
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は３０Å程度で，実用上全く問題とはならない。
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は３０Å程度で，実用上全く問題とはならない。
【００３６】レジストマスク５の膜減りは１８０ Å程
度であったが，ポリサイドゲート電極の幅は０．６ μ
ｍで，その側壁形状は１００ ％オーバーエッチにもか
かわらず垂直であり，エッチングシフト量もほとんどゼ
ロであった。 大気開放後，ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるＳｉＣｌＮ系の保護膜は
なくなっていた。
度であったが，ポリサイドゲート電極の幅は０．６ μ
ｍで，その側壁形状は１００ ％オーバーエッチにもか
かわらず垂直であり，エッチングシフト量もほとんどゼ
ロであった。 大気開放後，ポリサイドゲート電極の側壁にエッチング
中形成されていたと予想されるＳｉＣｌＮ系の保護膜は
なくなっていた。
【００３７】次に，エッチングガスＣｌ２ とＮ２ Ｏ
の混合比がポリＳｉ層３のエッチレート，ポリＳｉ層３
のＳｉＯ２ 膜２とレジストマスク５に対する選択比に
あたえる影響について詳細に調べた結果を説明する。
の混合比がポリＳｉ層３のエッチレート，ポリＳｉ層３
のＳｉＯ２ 膜２とレジストマスク５に対する選択比に
あたえる影響について詳細に調べた結果を説明する。
【００３８】Ｃｌ２ ＋Ｎ２ Ｏ総流量を１００ ＳＣ
ＣＭとし， Ｎ２ Ｏ／（Ｃｌ２ ＋Ｎ２ Ｏ）の流量
体積比を０〜３０％の間で変化させ，その他の条件は前
述と同様にしてＷＳｉ層４とポリＳｉ層３のドライエッ
チングを行った。
ＣＭとし， Ｎ２ Ｏ／（Ｃｌ２ ＋Ｎ２ Ｏ）の流量
体積比を０〜３０％の間で変化させ，その他の条件は前
述と同様にしてＷＳｉ層４とポリＳｉ層３のドライエッ
チングを行った。
【００３９】図４はＲＩＥ（Ｃｌ２ ＋Ｎ２ Ｏ）によ
るポリＳｉのエッチレートと選択比を示す図である。図
４によれば，Ｃｌ２ にＮ２ Ｏを添加していくと，ポ
リＳｉのエッチレートもポリＳｉのＳｉＯ２ に対する
選択比も顕著に増大し，５〜１０％のＮ２ Ｏを含む混
合ガスでピークとなり，それ以上の添加では減少して行
く。一方，レジストに対する選択比は添加によりほとん
ど変化しないが，６０程度を保っている。
るポリＳｉのエッチレートと選択比を示す図である。図
４によれば，Ｃｌ２ にＮ２ Ｏを添加していくと，ポ
リＳｉのエッチレートもポリＳｉのＳｉＯ２ に対する
選択比も顕著に増大し，５〜１０％のＮ２ Ｏを含む混
合ガスでピークとなり，それ以上の添加では減少して行
く。一方，レジストに対する選択比は添加によりほとん
ど変化しないが，６０程度を保っている。
【００４０】Ｃｌ２ へのＮ２ Ｏの添加は，流量体積
比で１５％以下が望ましい。 第４の実施例 ＥＣＲプラズマエッチング装置により，ドライエッチン
グ条件を次の如く設定した。
比で１５％以下が望ましい。 第４の実施例 ＥＣＲプラズマエッチング装置により，ドライエッチン
グ条件を次の如く設定した。
【００４１】Ｃｌ２ ＋Ｎ２ Ｏ ４５
ＳＣＣＭ ＋ ５ ＳＣＣＭ 圧力 ０．００２
Ｔｏｒｒマイクロ波パワー １．５ ｋＷ
ステージ温度 常温ポリＳｉ層３の
エッチレートは３００ ｎｍ／ｍｉｎであり， ＷＳｉ
層４のエッチレートもほぼ同等であった。ＳｉＯ２ 膜
２に対する選択比は約５０であった。
ＳＣＣＭ ＋ ５ ＳＣＣＭ 圧力 ０．００２
Ｔｏｒｒマイクロ波パワー １．５ ｋＷ
ステージ温度 常温ポリＳｉ層３の
エッチレートは３００ ｎｍ／ｍｉｎであり， ＷＳｉ
層４のエッチレートもほぼ同等であった。ＳｉＯ２ 膜
２に対する選択比は約５０であった。
【００４２】ポリサイド層６にジャストエッチの１００
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は６０Å程度で，実用上全く問題とはならない。
％オーバーエッチをかけ，ポリサイド層６を完全に除
去した。ＳｉＯ２ 膜２の膜減り（オーバーエッチ量）
は６０Å程度で，実用上全く問題とはならない。
【００４３】ポリサイドゲート電極の幅は０．６ μｍ
で，その側壁形状は１００ ％オーバーエッチにもかか
わらず垂直であり，エッチングシフト量もほとんどゼロ
であった。大気開放後，ポリサイドゲート電極の側壁に
エッチング中形成されていたと予想されるＳｉＣｌＮ系
の保護膜はなくなっていた。
で，その側壁形状は１００ ％オーバーエッチにもかか
わらず垂直であり，エッチングシフト量もほとんどゼロ
であった。大気開放後，ポリサイドゲート電極の側壁に
エッチング中形成されていたと予想されるＳｉＣｌＮ系
の保護膜はなくなっていた。
【００４４】次に，エッチングガスＣｌ２ とＮ２ Ｏ
の混合比がポリＳｉ層３のエッチレート，ポリＳｉ層３
のＳｉＯ２ 膜２に対する選択比にあたえる影響につい
て詳細に調べた結果を説明する。
の混合比がポリＳｉ層３のエッチレート，ポリＳｉ層３
のＳｉＯ２ 膜２に対する選択比にあたえる影響につい
て詳細に調べた結果を説明する。
【００４５】Ｃｌ２ ＋Ｎ２ Ｏ総流量を５０ＳＣＣＭ
とし， Ｎ２ Ｏ／（Ｃｌ２ ＋Ｎ２ Ｏ）の流量体積
比を０〜４０％の間で変化させ，その他の条件は前述と
同様にしてＷＳｉ層４とポリＳｉ層３のドライエッチン
グを行った。
とし， Ｎ２ Ｏ／（Ｃｌ２ ＋Ｎ２ Ｏ）の流量体積
比を０〜４０％の間で変化させ，その他の条件は前述と
同様にしてＷＳｉ層４とポリＳｉ層３のドライエッチン
グを行った。
【００４６】図５はＥＣＲ（Ｃｌ２ ＋Ｎ２ Ｏ）によ
るポリＳｉのエッチレートと選択比を示す図である。図
５によれば，Ｃｌ２ にＮ２ Ｏを添加していくと，ポ
リＳｉのエッチレートもポリＳｉのＳｉＯ２ に対する
選択比も顕著に増大し，１０〜２０％のＮ２ Ｏを含む
混合ガスでピークとなり，それ以上の添加では減少して
行く。
るポリＳｉのエッチレートと選択比を示す図である。図
５によれば，Ｃｌ２ にＮ２ Ｏを添加していくと，ポ
リＳｉのエッチレートもポリＳｉのＳｉＯ２ に対する
選択比も顕著に増大し，１０〜２０％のＮ２ Ｏを含む
混合ガスでピークとなり，それ以上の添加では減少して
行く。
【００４７】Ｃｌ２ へのＮ２ Ｏの添加は，流量体積
比で２５％以下が望ましい。図６はＥＣＲプラズマエッ
チングにおけるオーバーエッチとエッチングシフト量の
関係を示す図である。
比で２５％以下が望ましい。図６はＥＣＲプラズマエッ
チングにおけるオーバーエッチとエッチングシフト量の
関係を示す図である。
【００４８】この図にみるように，１０％のＮ２ Ｏを
含む（Ｃｌ２ ＋Ｎ２ Ｏ）混合ガスではオーバーエッ
チを８０％かけても，エッチングシフト量はほとんどゼ
ロである。一方，Ｎ２ Ｏを含まないＣｌ２ のみのガ
スでは，オーバーエッチが２０％を越えるとエッチング
シフト量は直線的にプラス側へ増加して行く。
含む（Ｃｌ２ ＋Ｎ２ Ｏ）混合ガスではオーバーエッ
チを８０％かけても，エッチングシフト量はほとんどゼ
ロである。一方，Ｎ２ Ｏを含まないＣｌ２ のみのガ
スでは，オーバーエッチが２０％を越えるとエッチング
シフト量は直線的にプラス側へ増加して行く。
【００４９】上記の実施例はポリＳｉとＷＳｉのポリサ
イドの異方性ドライエッチングについて説明したが，本
発明の方法を用いればその他の高融点金属，例えば，Ｍ
ｏ，ＴｉのシリサイドとポリＳｉのポリサイドゲート電
極を高選択比をもって垂直にドライエッチングすること
ができる。
イドの異方性ドライエッチングについて説明したが，本
発明の方法を用いればその他の高融点金属，例えば，Ｍ
ｏ，ＴｉのシリサイドとポリＳｉのポリサイドゲート電
極を高選択比をもって垂直にドライエッチングすること
ができる。
【００５０】
【発明の効果】以上説明したように，本発明によれば，
異方性ドライエッチングにおけるポリシリコン層或いは
ポリサイド層のシリコン酸化膜及びレジストに対する選
択比を大きくすることができ，かつ基板面に対して垂直
に精度よく形状を保つことができ，さらにエッチングシ
フトも小さくできる。
異方性ドライエッチングにおけるポリシリコン層或いは
ポリサイド層のシリコン酸化膜及びレジストに対する選
択比を大きくすることができ，かつ基板面に対して垂直
に精度よく形状を保つことができ，さらにエッチングシ
フトも小さくできる。
【００５１】本発明によれば，シリコン系導電膜の加工
を精度よく行い微細な配線パターンを得ることができる
。本発明はポリサイドゲート電極の形成に，特に大きな
効果を奏するもので，デバイスの高集積化，高速化に寄
与するものである。
を精度よく行い微細な配線パターンを得ることができる
。本発明はポリサイドゲート電極の形成に，特に大きな
効果を奏するもので，デバイスの高集積化，高速化に寄
与するものである。
【図１】（ａ）， （ｂ）はエッチングの実施例を説明
するための断面図である。
するための断面図である。
【図２】（ＨＢｒ＋Ｎ２）によるポリＳｉのエッチレー
トと選択比を示す図である。
トと選択比を示す図である。
【図３】（ＨＢｒ＋Ｎ２Ｏ） によるポリＳｉのエッチ
レートと選択比を示す図である。
レートと選択比を示す図である。
【図４】ＲＩＥ（Ｃｌ２＋Ｎ２Ｏ） によるポリＳｉの
エッチレートと選択比を示す図である。
エッチレートと選択比を示す図である。
【図５】ＥＣＲ（Ｃｌ２＋Ｎ２Ｏ） によるポリＳｉの
エッチレートと選択比を示す図である。
エッチレートと選択比を示す図である。
【図６】オーバーエッチとエッチングシフト量の関係を
示す図である。
示す図である。
【図７】平行平板型反応性イオンエッチング装置の概念
図である。
図である。
【図８】電子サイクロトロン共鳴プラズマエッチング装
置の概念図である。
置の概念図である。
【図９】（ａ） 〜（ｃ） はエッチングの従来例を説
明するための断面図である。
明するための断面図である。
【図１０】（ＨＢｒ＋Ｏ２）によるポリＳｉのエッチレ
ートと選択比を示す図である。
ートと選択比を示す図である。
【図１１】（Ｃｌ２＋Ｏ２）によるポリＳｉの対レジス
ト選択比を示す図である。
ト選択比を示す図である。
１は半導体基板であってＳｉ基板
２はシリコン酸化膜であってＳｉＯ２ 膜３はポリＳｉ
層 ４はＷＳｉ層 ５はマスクであってレジストマスク ５ａはエッチング後のレジストマスク ６はウエハー ７はステージ ８はヒータ ９は真空チャンバ １０はシャワーヘッド １１はガス供給口 １２はＲＦ電源 １３はマイクロ波発振器 １４はコイル １５は側壁付着膜 １６はアンダーカット
層 ４はＷＳｉ層 ５はマスクであってレジストマスク ５ａはエッチング後のレジストマスク ６はウエハー ７はステージ ８はヒータ ９は真空チャンバ １０はシャワーヘッド １１はガス供給口 １２はＲＦ電源 １３はマイクロ波発振器 １４はコイル １５は側壁付着膜 １６はアンダーカット
Claims (3)
- 【請求項１】 半導体基板（１） 上にシリコン酸化
膜（２） を介して形成されたポリシリコン層（３）
或いはポリサイド層（３， ４）をマスク（５） を用
いてエッチングするに際し，臭化水素と窒素の混合ガス
をエッチングガスとして用い，異方性エッチングを行う
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板（１） 上にシリコン酸化
膜（２） を介して形成されたポリシリコン層（３）
或いはポリサイド層（３， ４）をマスク（５） を用
いてエッチングするに際し，臭化水素と亜酸化窒素の混
合ガスをエッチングガスとして用い，異方性エッチング
を行うことを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板（１） 上にシリコン酸化
膜（２） を介して形成されたポリシリコン層（３）
或いはポリサイド層（３， ４）をマスク（５） を用
いてエッチングするに際し，塩素と亜酸化窒素の混合ガ
スをエッチングガスとして用い，異方性エッチングを行
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5927891A JPH04294533A (ja) | 1991-03-25 | 1991-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5927891A JPH04294533A (ja) | 1991-03-25 | 1991-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04294533A true JPH04294533A (ja) | 1992-10-19 |
Family
ID=13108760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5927891A Withdrawn JPH04294533A (ja) | 1991-03-25 | 1991-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04294533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103631A (en) * | 1997-12-15 | 2000-08-15 | Nec Corporation | Method of manufacturing semiconductor device |
| US6544887B1 (en) | 2000-03-31 | 2003-04-08 | Lam Research Corporation | Polycide etch process |
-
1991
- 1991-03-25 JP JP5927891A patent/JPH04294533A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103631A (en) * | 1997-12-15 | 2000-08-15 | Nec Corporation | Method of manufacturing semiconductor device |
| US6544887B1 (en) | 2000-03-31 | 2003-04-08 | Lam Research Corporation | Polycide etch process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368392B2 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
| JPH05247673A (ja) | 酸化物部分および窒化物部分を含む被処理体のエッチング方法 | |
| JP2004519838A (ja) | 窒化チタンをエッチングする方法 | |
| JPH10135194A (ja) | ハードマスクを用いてトランジスタゲートをエッチングする方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JPH05136105A (ja) | 構造面を選択的にエツチングする方法 | |
| JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
| JP2991177B2 (ja) | 半導体装置の製造方法 | |
| KR100489599B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0969511A (ja) | 半導体装置の製造方法 | |
| JPH09116149A (ja) | 半導体装置のポリサイドゲート形成方法 | |
| JP4282391B2 (ja) | 半導体装置の製造方法 | |
| JPH04294533A (ja) | 半導体装置の製造方法 | |
| JPH03286578A (ja) | ニオブ膜エッチング用アルミニウムマスクの加工方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH06283477A (ja) | 半導体装置の製造方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JP3297939B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |