JPH10135194A - ハードマスクを用いてトランジスタゲートをエッチングする方法 - Google Patents
ハードマスクを用いてトランジスタゲートをエッチングする方法Info
- Publication number
- JPH10135194A JPH10135194A JP9284693A JP28469397A JPH10135194A JP H10135194 A JPH10135194 A JP H10135194A JP 9284693 A JP9284693 A JP 9284693A JP 28469397 A JP28469397 A JP 28469397A JP H10135194 A JPH10135194 A JP H10135194A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- gate
- polysilicon
- tungsten silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ゲート酸化膜を覆うケイ化タングステンおよ
びポリシリコンを選択的にエッチングするのに好適なエ
ッチング方法を提供する。 【解決手段】 三フッ化窒素および塩素からなるエッチ
ャント組成物は、薄い下層シリコン酸化物ゲート酸化膜
に対して高い選択比を示しながら、ケイ化タングステン
−ポリシリコンゲートをエッチングする。これにより、
まっすぐな側壁、垂直なプロファイルが、低いマイクロ
ローディングと優れたプロファイル制御で形成される。
びポリシリコンを選択的にエッチングするのに好適なエ
ッチング方法を提供する。 【解決手段】 三フッ化窒素および塩素からなるエッチ
ャント組成物は、薄い下層シリコン酸化物ゲート酸化膜
に対して高い選択比を示しながら、ケイ化タングステン
−ポリシリコンゲートをエッチングする。これにより、
まっすぐな側壁、垂直なプロファイルが、低いマイクロ
ローディングと優れたプロファイル制御で形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタゲー
トの作製に用いられるケイ化タングステンおよびポリシ
リコンの二重層をエッチングするための改良を加えたエ
ッチング化学に関する。本発明は、特に、ゲート酸化膜
を覆うケイ化タングステンおよびポリシリコンを選択的
にエッチングする改良エッチング組成物に関する。
トの作製に用いられるケイ化タングステンおよびポリシ
リコンの二重層をエッチングするための改良を加えたエ
ッチング化学に関する。本発明は、特に、ゲート酸化膜
を覆うケイ化タングステンおよびポリシリコンを選択的
にエッチングする改良エッチング組成物に関する。
【０００２】
【従来の技術】集積回路用トランジスタの製造では、導
電性のゲート層がゲート酸化膜を覆うように積層され
る。ここで述べる特定のトランジスタゲートでは、ポリ
シリコンからなる第１の層およびケイ化タングステンか
らなる第２の層がゲート酸化膜上に順次に積層される。
従来のゲート製造法では、これらの層を覆うようにフォ
トレジスト層を積層し、このフォトレジスト層をパター
ニングしてから、ケイ化タングステン層およびポリシリ
コン層をゲート酸化膜に向かって下方に選択的にエッチ
ングする。
電性のゲート層がゲート酸化膜を覆うように積層され
る。ここで述べる特定のトランジスタゲートでは、ポリ
シリコンからなる第１の層およびケイ化タングステンか
らなる第２の層がゲート酸化膜上に順次に積層される。
従来のゲート製造法では、これらの層を覆うようにフォ
トレジスト層を積層し、このフォトレジスト層をパター
ニングしてから、ケイ化タングステン層およびポリシリ
コン層をゲート酸化膜に向かって下方に選択的にエッチ
ングする。
【０００３】図１は、このトランジスタゲートを形成す
るために用いられる最初の一連の層を示している。図１
では、基板１０上にゲート酸化膜１２が載っており、こ
の上にポリシリコン層１４、ケイ化タングステン層１６
およびフォトレジスト層１８が順次に積層されている。
るために用いられる最初の一連の層を示している。図１
では、基板１０上にゲート酸化膜１２が載っており、こ
の上にポリシリコン層１４、ケイ化タングステン層１６
およびフォトレジスト層１８が順次に積層されている。
【０００４】フォトレジスト層をパターニングした後、
シリコン酸化膜１２に向かって下方にゲート構造をエッ
チング形成する。この結果得られるパターニング済みゲ
ート１を図２に示す。この後、従来の方法によりフォト
レジスト層１８を除去する。
シリコン酸化膜１２に向かって下方にゲート構造をエッ
チング形成する。この結果得られるパターニング済みゲ
ート１を図２に示す。この後、従来の方法によりフォト
レジスト層１８を除去する。
【０００５】図２のゲート構造が、ケイ化タングステン
とポリシリコンとの間か、あるいはポリシリコン−シリ
コン酸化物間の境界においてアンダカットを生じずに、
なめらかで垂直な側壁を有することが望ましい。
とポリシリコンとの間か、あるいはポリシリコン−シリ
コン酸化物間の境界においてアンダカットを生じずに、
なめらかで垂直な側壁を有することが望ましい。
【０００６】しかしながら、デバイスが小型化し、ゲー
トの断面が０．５ミクロン以下となると、フォトレジス
トは、エッチング中に寸法制御を維持するには不適切で
あることが分かった。特に、フォトレジストを用いる
と、幾つかのゲート構造について特にゲート列の終端に
おいて、あるいはより多くの絶縁ゲート構造について、
寸法制御は許容できるものではなく、側壁プロファイル
は不均一である。これは、マイクロローディングまたは
プロファイルマイクロローディングとして知られてい
る。
トの断面が０．５ミクロン以下となると、フォトレジス
トは、エッチング中に寸法制御を維持するには不適切で
あることが分かった。特に、フォトレジストを用いる
と、幾つかのゲート構造について特にゲート列の終端に
おいて、あるいはより多くの絶縁ゲート構造について、
寸法制御は許容できるものではなく、側壁プロファイル
は不均一である。これは、マイクロローディングまたは
プロファイルマイクロローディングとして知られてい
る。
【０００７】このため、シリコン酸化物（酸化ケイ素）
のハードマスクがフォトレジストの代わりに用いられ
る。このような場合、ケイ化タングステン層の上にシリ
コン酸化物層が積層され、これに続いてフォトレジスト
が積層される。このフォトレジストを従来の方法により
パターニングし、酸化物層を選択的にエッチングしてハ
ードマスクを形成する。酸化物ハードマスク層の好適な
寸法制御を得ることができ、０．５ミクロン以下、例え
ば０．２５〜０．３５ミクロン、の断面を有するゲート
を形成することができる。フォトレジスト層を除去し、
パターニングされた酸化物層をマスク層として用いるこ
とでゲートをエッチングすることができる。この結果得
られる構造は、フォトレジスト層１８の代わりにハード
マスク層を用いたことを除いて、図２に示されるものと
同じである。エッチング形成された側壁２０は、側壁間
に形成された開口２２とともにまっすぐになるはずであ
る。
のハードマスクがフォトレジストの代わりに用いられ
る。このような場合、ケイ化タングステン層の上にシリ
コン酸化物層が積層され、これに続いてフォトレジスト
が積層される。このフォトレジストを従来の方法により
パターニングし、酸化物層を選択的にエッチングしてハ
ードマスクを形成する。酸化物ハードマスク層の好適な
寸法制御を得ることができ、０．５ミクロン以下、例え
ば０．２５〜０．３５ミクロン、の断面を有するゲート
を形成することができる。フォトレジスト層を除去し、
パターニングされた酸化物層をマスク層として用いるこ
とでゲートをエッチングすることができる。この結果得
られる構造は、フォトレジスト層１８の代わりにハード
マスク層を用いたことを除いて、図２に示されるものと
同じである。エッチング形成された側壁２０は、側壁間
に形成された開口２２とともにまっすぐになるはずであ
る。
【０００８】ゲート酸化膜１２の厚さは非常に重要であ
り、デバイス設計に応じてゲート長とともに変化する。
しかしながら、高速、小型のデバイスに関しては、ゲー
ト酸化膜１２の厚さは、９０オングストローム厚のオー
ダであるのが好ましい。ゲート酸化膜が厚すぎると、デ
バイスの速度が低下する。ゲート酸化膜が薄すぎる場合
は、ゲート酸化膜を貫通して下の基板までエッチングが
行われデバイスが短縮化される危険がある。
り、デバイス設計に応じてゲート長とともに変化する。
しかしながら、高速、小型のデバイスに関しては、ゲー
ト酸化膜１２の厚さは、９０オングストローム厚のオー
ダであるのが好ましい。ゲート酸化膜が厚すぎると、デ
バイスの速度が低下する。ゲート酸化膜が薄すぎる場合
は、ゲート酸化膜を貫通して下の基板までエッチングが
行われデバイスが短縮化される危険がある。
【０００９】ゲート酸化膜１２はゲート層の厚さに比べ
て薄いので、この薄いゲート酸化膜１２を貫通してエッ
チングが行われることを避けるために、ポリシリコン層
１４とゲート酸化膜１２との間には高い選択比が必要と
される。
て薄いので、この薄いゲート酸化膜１２を貫通してエッ
チングが行われることを避けるために、ポリシリコン層
１４とゲート酸化膜１２との間には高い選択比が必要と
される。
【００１０】通常、ここで述べるトランジスタゲート
は、約１０００オングストローム厚のポリシリコン層１
４と、約１５００オングストローム厚のケイ化タングス
テン層１６と、約５０００オングストローム厚のハード
マスクシリコン酸化物層と、を備えている。シリコン酸
化物ハードマスクを用いると、マイクロローディングが
改善され、選択比も向上し、クリティカルディメンショ
ンが高くなる。
は、約１０００オングストローム厚のポリシリコン層１
４と、約１５００オングストローム厚のケイ化タングス
テン層１６と、約５０００オングストローム厚のハード
マスクシリコン酸化物層と、を備えている。シリコン酸
化物ハードマスクを用いると、マイクロローディングが
改善され、選択比も向上し、クリティカルディメンショ
ンが高くなる。
【００１１】
【発明が解決しようとする課題】しかしながら、本発明
者は、ＳＦ6およびＨＢｒを含むエッチャントの化学的
性質が、均一なエッチング速度でゲートを形成するのに
不適切であり、アンダカットが問題になることを見出し
た。マイクロローディングは高く、基板内で１０〜１２
％のばらつきが生じる。このため、ＨＢｒの代わりに塩
素を用いた別のエッチャント組成物を試した。ＨＣｌ、
Ｃｌ2およびＮ2という組成も試した。しかし、これらの
エッチング組成物は、どれもこのエッチング処理に対す
る全要求（低マイクロローディング、まっすぐなエッチ
ング側壁を形成するために必要な良好な側壁パシベーシ
ョン、ポリシリコンおよびゲート酸化膜間の高い選択
比、ならびに高エッチング速度を含む）を満足していな
い。
者は、ＳＦ6およびＨＢｒを含むエッチャントの化学的
性質が、均一なエッチング速度でゲートを形成するのに
不適切であり、アンダカットが問題になることを見出し
た。マイクロローディングは高く、基板内で１０〜１２
％のばらつきが生じる。このため、ＨＢｒの代わりに塩
素を用いた別のエッチャント組成物を試した。ＨＣｌ、
Ｃｌ2およびＮ2という組成も試した。しかし、これらの
エッチング組成物は、どれもこのエッチング処理に対す
る全要求（低マイクロローディング、まっすぐなエッチ
ング側壁を形成するために必要な良好な側壁パシベーシ
ョン、ポリシリコンおよびゲート酸化膜間の高い選択
比、ならびに高エッチング速度を含む）を満足していな
い。
【００１２】このように、対象のゲート積層体に対する
良好なエッチング組成物の探求は、依然として続いてい
る。
良好なエッチング組成物の探求は、依然として続いてい
る。
【００１３】
【課題を解決するための手段】ケイ化タングステンおよ
びポリシリコンを含むトランジスタゲートをエッチング
するためにＮＦ3およびＣｌ2を含むエッチング組成物を
用いることで、ハードマスクに対する低マイクロローデ
ィング、ゲート酸化物に対する高いエッチ選択比、およ
び優れたプロファイル制御を、許容できるエッチング速
度とともに達成することができる。さらに、このエッチ
ャント組成物は、臭化水素（ＨＢｒ）等の側壁パッシバ
ント（sidewall passivant）を含んでいると好ましい。
窒素および／または酸素等の他のパシベーション材料も
使用することができる。
びポリシリコンを含むトランジスタゲートをエッチング
するためにＮＦ3およびＣｌ2を含むエッチング組成物を
用いることで、ハードマスクに対する低マイクロローデ
ィング、ゲート酸化物に対する高いエッチ選択比、およ
び優れたプロファイル制御を、許容できるエッチング速
度とともに達成することができる。さらに、このエッチ
ャント組成物は、臭化水素（ＨＢｒ）等の側壁パッシバ
ント（sidewall passivant）を含んでいると好ましい。
窒素および／または酸素等の他のパシベーション材料も
使用することができる。
【００１４】
【発明の実施の形態】本発明のゲート構造をエッチング
するために必要とされる最適な基準は、次の通りであ
る。まず、ケイ化タングステン層とポリシリコン層との
間で選択比が１：１に近く、ポリシリコンとハードマス
クゲート酸化膜との間でより高い選択比、すなわち約
５：１の選択比を有するという条件で、ポリシリコンお
よびケイ化タングステンの双方に対して毎分約２０００
〜３０００オングストロームという高いエッチング速度
を有することである。次に、基板に対して９０°に近い
壁プロファイル角度を有すること、続いて、ウェハ内で
エッチング均一性のばらつきが３％以内であること、最
後に、マイクロローディングが低く、ゲート酸化膜のエ
ッチングが最小限に抑えられることである。
するために必要とされる最適な基準は、次の通りであ
る。まず、ケイ化タングステン層とポリシリコン層との
間で選択比が１：１に近く、ポリシリコンとハードマス
クゲート酸化膜との間でより高い選択比、すなわち約
５：１の選択比を有するという条件で、ポリシリコンお
よびケイ化タングステンの双方に対して毎分約２０００
〜３０００オングストロームという高いエッチング速度
を有することである。次に、基板に対して９０°に近い
壁プロファイル角度を有すること、続いて、ウェハ内で
エッチング均一性のばらつきが３％以内であること、最
後に、マイクロローディングが低く、ゲート酸化膜のエ
ッチングが最小限に抑えられることである。
【００１５】本エッチング組成物は、０．７５：１とい
うケイ化タングステン：ポリシリコンの選択比と、２．
８：１というポリシリコン対ハードマスクゲート酸化物
の選択比を有している。全体エッチング速度は、ケイ化
タングステンに対して約２０００〜２２００オングスト
ローム／minであり、ポリシリコンに対しては約３００
０オングストローム／minである。
うケイ化タングステン：ポリシリコンの選択比と、２．
８：１というポリシリコン対ハードマスクゲート酸化物
の選択比を有している。全体エッチング速度は、ケイ化
タングステンに対して約２０００〜２２００オングスト
ローム／minであり、ポリシリコンに対しては約３００
０オングストローム／minである。
【００１６】終点に達したことが指示された後は、ゲー
ト酸化膜に隣接する開口の底部から全ての材料を取り除
くために「オーバエッチング」を行うのが標準的な手法
である。本エッチング組成物についてのオーバエッチン
グ速度は２５００オングストローム／minと大きく、均
一性は約５％と良好であり、ゲート酸化物に対する選択
比は８５：１と高い。
ト酸化膜に隣接する開口の底部から全ての材料を取り除
くために「オーバエッチング」を行うのが標準的な手法
である。本エッチング組成物についてのオーバエッチン
グ速度は２５００オングストローム／minと大きく、均
一性は約５％と良好であり、ゲート酸化物に対する選択
比は８５：１と高い。
【００１７】本エッチングプロセスは、図３（ａ）に示
されるエッチングチャンバ内で好適に実行することがで
きる。このチャンバ３０は、反応室３２を取り囲む壁３
１を備えている。プロセスガスは、ノズル３３を介して
反応室３２に導入される。ノズル３３は、配線３４を介
して接地された壁３１に接続されている。陰極支持電極
３５は、扱うべきウェハ３８を支持する。ウェハ３８
は、スリットバルブ３６を介してチャンバ内に受け渡さ
れる。陰極支持電極３５は、電源３９に接続されてお
り、また、チャンバの内外にウェハ３８を移動させると
きに支持部材３５を昇降する昇降機構（図示せず）にも
接続されている。ウェハ３８は、ウェハ３８の裏側にヘ
リウム流が流れることによって冷却することができる。
支持電極３５に接続された一般的なクランプまたはフィ
ンガ（図示せず）は、処理の間、ウェハ３８をアライメ
ント状態に維持する。チャンバ内は、排気システム（図
示せず）によって適切な圧力に維持される。陽極および
支持電極間の領域では、プロセスガスからプラズマが形
成される。
されるエッチングチャンバ内で好適に実行することがで
きる。このチャンバ３０は、反応室３２を取り囲む壁３
１を備えている。プロセスガスは、ノズル３３を介して
反応室３２に導入される。ノズル３３は、配線３４を介
して接地された壁３１に接続されている。陰極支持電極
３５は、扱うべきウェハ３８を支持する。ウェハ３８
は、スリットバルブ３６を介してチャンバ内に受け渡さ
れる。陰極支持電極３５は、電源３９に接続されてお
り、また、チャンバの内外にウェハ３８を移動させると
きに支持部材３５を昇降する昇降機構（図示せず）にも
接続されている。ウェハ３８は、ウェハ３８の裏側にヘ
リウム流が流れることによって冷却することができる。
支持電極３５に接続された一般的なクランプまたはフィ
ンガ（図示せず）は、処理の間、ウェハ３８をアライメ
ント状態に維持する。チャンバ内は、排気システム（図
示せず）によって適切な圧力に維持される。陽極および
支持電極間の領域では、プロセスガスからプラズマが形
成される。
【００１８】一対のヘルムホルツ型電磁コイル３９、４
０は、直交磁場（transverse magnetic field）の左右
に北極および南極を与える。これらの極は、ウェハ３８
の表面に平行な水平磁場（horizontal magnetic fiel
d）の軸を形成する。この直交磁場は、プラズマ中の電
子の垂直方向の速度を低下させるように印加される。こ
の電子は、ウェハ３８に向かって移動するにつれて磁場
により径方向に加速される。したがって、プラズマ中の
電子の量がこの直交磁場によって増大し、プラズマが強
化される。こうして、陰極外装（cathode sheath）の両
端における電圧降下を低減して、ウェハ表面上に存在す
るイオン電流束を大きくすることができ、より高いイオ
ンエネルギーを必要とすることなくエッチング速度を高
めることができる。図３（ｂ）に示されるように、磁場
のベクトルは、コイル３９、４０を流れる電流の位相を
０．０１〜１Ｈｚという通常の回転周波数で変化させる
ことにより電場の中心軸のまわりを回転し、コイルに供
給される電流によって形成される磁束の可変強さを作り
出す。この可変強さは、通常、０〜１５０ガウスであ
る。
０は、直交磁場（transverse magnetic field）の左右
に北極および南極を与える。これらの極は、ウェハ３８
の表面に平行な水平磁場（horizontal magnetic fiel
d）の軸を形成する。この直交磁場は、プラズマ中の電
子の垂直方向の速度を低下させるように印加される。こ
の電子は、ウェハ３８に向かって移動するにつれて磁場
により径方向に加速される。したがって、プラズマ中の
電子の量がこの直交磁場によって増大し、プラズマが強
化される。こうして、陰極外装（cathode sheath）の両
端における電圧降下を低減して、ウェハ表面上に存在す
るイオン電流束を大きくすることができ、より高いイオ
ンエネルギーを必要とすることなくエッチング速度を高
めることができる。図３（ｂ）に示されるように、磁場
のベクトルは、コイル３９、４０を流れる電流の位相を
０．０１〜１Ｈｚという通常の回転周波数で変化させる
ことにより電場の中心軸のまわりを回転し、コイルに供
給される電流によって形成される磁束の可変強さを作り
出す。この可変強さは、通常、０〜１５０ガウスであ
る。
【００１９】適切なチャンバは、ＭｘＰチャンバまたは
ＭｘＰプラスチャンバとしてアプライドマテリアルズ社
から市販されている。
ＭｘＰプラスチャンバとしてアプライドマテリアルズ社
から市販されている。
【００２０】チャンバに加わるパワーは、一般に１００
〜５００ワットに設定される。パワーが低すぎると、特
に開口２２が充填されることになっている場合に望まし
くない逆テーパが開口に形成される可能性がある。
〜５００ワットに設定される。パワーが低すぎると、特
に開口２２が充填されることになっている場合に望まし
くない逆テーパが開口に形成される可能性がある。
【００２１】エッチング形成されたプロファイルを有す
るまっすぐな側壁を維持するため、エッチング中の圧力
は、一般に約２０〜２５mTorrに維持される。
るまっすぐな側壁を維持するため、エッチング中の圧力
は、一般に約２０〜２５mTorrに維持される。
【００２２】本発明のエッチャントの組成には、７５〜
８５体積％の塩素と１５〜２５体積％のＮＦ3とが含ま
れていると好適である。ＨＢｒも使用する場合は、好適
なエッチャントの組成は、７５〜８０体積％の塩素、１
０〜１５体積％のＮＦ3および５〜１０体積％のＨＢｒ
である。
８５体積％の塩素と１５〜２５体積％のＮＦ3とが含ま
れていると好適である。ＨＢｒも使用する場合は、好適
なエッチャントの組成は、７５〜８０体積％の塩素、１
０〜１５体積％のＮＦ3および５〜１０体積％のＨＢｒ
である。
【００２３】後でより詳細に述べるように、基板の温度
は側壁のテーパおよびエッチング速度に影響を与えるの
で、エッチング中の基板温度は、所期の側壁テーパおよ
びエッチング速度に応じて選択される。
は側壁のテーパおよびエッチング速度に影響を与えるの
で、エッチング中の基板温度は、所期の側壁テーパおよ
びエッチング速度に応じて選択される。
【００２４】本発明は、以下の例の中でより詳細に説明
される。但し、本発明を以下の詳細に限定するものでは
ない。
される。但し、本発明を以下の詳細に限定するものでは
ない。
【００２５】（例１）図３に示されるエッチングチャン
バ内で、シリコンウェハを、０．３ミクロン寸法を有す
る複数の開口のアレイとしてパターニングした。このシ
リコンウェハは、表面に約９０オングストローム厚のゲ
ート酸化物の層を有し、その上に１０００オングストロ
ーム厚のポリシリコンの層を有し、その上に１５００オ
ングストローム厚のケイ化タングステン（ＷＳｉx）の
層を有し、さらにその上に１５００オングストローム厚
のパターニング済みシリコン酸化物ハードマスク層を有
している。チャンバの圧力は、２０mTorrとした。
バ内で、シリコンウェハを、０．３ミクロン寸法を有す
る複数の開口のアレイとしてパターニングした。このシ
リコンウェハは、表面に約９０オングストローム厚のゲ
ート酸化物の層を有し、その上に１０００オングストロ
ーム厚のポリシリコンの層を有し、その上に１５００オ
ングストローム厚のケイ化タングステン（ＷＳｉx）の
層を有し、さらにその上に１５００オングストローム厚
のパターニング済みシリコン酸化物ハードマスク層を有
している。チャンバの圧力は、２０mTorrとした。
【００２６】チャンバ内には、２０sccmのＮＦ3、１５s
ccmのＨＢｒおよび９０sccmの塩素からなるガスフロー
を送り込んだ。パワーは５００ワットに設定し、磁場は
３０ガウスに設定した。また、基板温度は８０℃とし
た。エッチングは、ケイ化タングステンに対する約２２
００オングストローム／minのエッチング速度で４７秒
間継続した。
ccmのＨＢｒおよび９０sccmの塩素からなるガスフロー
を送り込んだ。パワーは５００ワットに設定し、磁場は
３０ガウスに設定した。また、基板温度は８０℃とし
た。エッチングは、ケイ化タングステンに対する約２２
００オングストローム／minのエッチング速度で４７秒
間継続した。
【００２７】オーバエッチングは、５０sccmのＨＢｒ、
１０sccmの塩素および３sccmのヘリウム／酸素混合気か
らなるエッチング組成物を用いて、圧力８０mTorr、パ
ワー１５０ワット、磁場３０ガウスで３０秒間実行し
た。エッチング速度は、２５００オングストローム／mi
nであり、エッチング速度均一性は５％であり、ゲート
酸化物に対する選択比は約８５：１であった。
１０sccmの塩素および３sccmのヘリウム／酸素混合気か
らなるエッチング組成物を用いて、圧力８０mTorr、パ
ワー１５０ワット、磁場３０ガウスで３０秒間実行し
た。エッチング速度は、２５００オングストローム／mi
nであり、エッチング速度均一性は５％であり、ゲート
酸化物に対する選択比は約８５：１であった。
【００２８】図４（ａ）、（ｂ）、（ｃ）および（ｄ）
は、ウェハの中心（（ａ）および（ｂ））および縁部
（（ｃ）および（ｄ））における、得られた複数の開口
の一連の断面図である。これらの開口がアンダカットを
持たないまっすぐな側壁を有していることは、明らかで
ある。
は、ウェハの中心（（ａ）および（ｂ））および縁部
（（ｃ）および（ｄ））における、得られた複数の開口
の一連の断面図である。これらの開口がアンダカットを
持たないまっすぐな側壁を有していることは、明らかで
ある。
【００２９】エッチング速度は２２００オングストロー
ム／minであり、ウェハ内のエッチング速度均一性は
５．１％であった。また、ＷＳｉxのポリシリコンに対
する選択比は０．７５：１であり、ゲート酸化物に対す
る選択比は２．８：１であった。エッチング速度マイク
ロローディングは３％未満であった。また、プロファイ
ルマイクロローディングのばらつきは１°未満であっ
た。つまり、基板に対する側壁の角度はウェハの中心の
開口に関して８９°であり、ウェハの縁部の開口に関し
て９０°であった。開口の上縁部には、切り子面がわず
かに形成されているのを見ることができる。
ム／minであり、ウェハ内のエッチング速度均一性は
５．１％であった。また、ＷＳｉxのポリシリコンに対
する選択比は０．７５：１であり、ゲート酸化物に対す
る選択比は２．８：１であった。エッチング速度マイク
ロローディングは３％未満であった。また、プロファイ
ルマイクロローディングのばらつきは１°未満であっ
た。つまり、基板に対する側壁の角度はウェハの中心の
開口に関して８９°であり、ウェハの縁部の開口に関し
て９０°であった。開口の上縁部には、切り子面がわず
かに形成されているのを見ることができる。
【００３０】（制御１）２５sccmのＳＦ6のガスフロー
および３５sccmの塩素のガスフローを代わりに用いるこ
とを除いて、例１の手順に従う。圧力は２５mTorrに保
持し、パワーは２７５ワットに設定し、磁場は３０ガウ
スに設定した。また、基板温度は４０℃であった。エッ
チングは、５０秒間継続した。
および３５sccmの塩素のガスフローを代わりに用いるこ
とを除いて、例１の手順に従う。圧力は２５mTorrに保
持し、パワーは２７５ワットに設定し、磁場は３０ガウ
スに設定した。また、基板温度は４０℃であった。エッ
チングは、５０秒間継続した。
【００３１】オーバエッチングは、例１と同様に行っ
た。オーバエッチング速度は１２５０オングストローム
／minであり、オーバエッチング均一性は３％であり、
ポリシリコンのゲート酸化物に対する選択比は約１０
０：１であった。
た。オーバエッチング速度は１２５０オングストローム
／minであり、オーバエッチング均一性は３％であり、
ポリシリコンのゲート酸化物に対する選択比は約１０
０：１であった。
【００３２】エッチング速度は２４００オングストロー
ム／minであり、エッチング速度均一性は６〜８％であ
った。また、マイクロローディングは６〜７％であり、
プロファイルマイクロローディングは５〜７％であっ
た。側壁と基板との間の角度は、ウェハの中心で８７°
であり、ウェハの縁部で９２°であった。また、図５
（ａ）および（ｂ）に示されるように、側壁は、例１で
形成されたものよりもさらにテーパ化されていた。アン
ダカットも見られる。
ム／minであり、エッチング速度均一性は６〜８％であ
った。また、マイクロローディングは６〜７％であり、
プロファイルマイクロローディングは５〜７％であっ
た。側壁と基板との間の角度は、ウェハの中心で８７°
であり、ウェハの縁部で９２°であった。また、図５
（ａ）および（ｂ）に示されるように、側壁は、例１で
形成されたものよりもさらにテーパ化されていた。アン
ダカットも見られる。
【００３３】（制御２）６０sccmのＳＦ6のガスフロー
および２０sccmのＨＢｒのガスフローを代わりに用いる
ことを除いて、例１の手順に従う。圧力は２０mTorrに
保持し、パワーは２５０ワットに設定し、磁場は３０ガ
ウスに設定した。また、基板温度は８０℃であった。オ
ーバエッチングは、例１と同様に行った。
および２０sccmのＨＢｒのガスフローを代わりに用いる
ことを除いて、例１の手順に従う。圧力は２０mTorrに
保持し、パワーは２５０ワットに設定し、磁場は３０ガ
ウスに設定した。また、基板温度は８０℃であった。オ
ーバエッチングは、例１と同様に行った。
【００３４】エッチング速度均一性は１０〜１３％でし
かなく、エッチング速度マイクロローディングは１０〜
１２％であり、プロファイルマイクロローディングは１
°未満であった。図６（ａ）および（ｂ）に示されるよ
うに、ポリシリコンとゲート酸化物との界面にはアンダ
カットが見られる。エッチング形成されたプロファイル
に対してテーパが顕著に現れている。
かなく、エッチング速度マイクロローディングは１０〜
１２％であり、プロファイルマイクロローディングは１
°未満であった。図６（ａ）および（ｂ）に示されるよ
うに、ポリシリコンとゲート酸化物との界面にはアンダ
カットが見られる。エッチング形成されたプロファイル
に対してテーパが顕著に現れている。
【００３５】（制御３）例１の手順に従って０．２５ミ
クロンの開口をエッチング形成した。エッチャント混合
気は、２６sccmの塩素および５２sccmのＳＦ6である。
チャンバ圧力は２５mTorrであり、パワーは２００ワッ
トに設定し、磁場は３０ガウスに設定した。
クロンの開口をエッチング形成した。エッチャント混合
気は、２６sccmの塩素および５２sccmのＳＦ6である。
チャンバ圧力は２５mTorrであり、パワーは２００ワッ
トに設定し、磁場は３０ガウスに設定した。
【００３６】オーバエッチングは、例１と同様に行っ
た。
た。
【００３７】エッチング形成されたプロファイルは、ウ
ェハの中心および縁部に関して図７（ａ）および（ｂ）
にそれぞれ示されている。わずかにテーパ化された側壁
が得られている。
ェハの中心および縁部に関して図７（ａ）および（ｂ）
にそれぞれ示されている。わずかにテーパ化された側壁
が得られている。
【００３８】エッチング速度均一性は６〜８％であり、
エッチング速度マイクロローディングは５〜７％であ
り、プロファイルマイクロローディングは６〜７％であ
った。
エッチング速度マイクロローディングは５〜７％であ
り、プロファイルマイクロローディングは６〜７％であ
った。
【００３９】（例２）この例は、エッチング中の基板温
度に対するプロファイル制御の変化を示している。
度に対するプロファイル制御の変化を示している。
【００４０】９０sccmの塩素、１０sccmのＮＦ3および
１５sccmのＨＢｒというエッチャントガスフローを用い
て例１の手順に従った。エッチングは、２０mTorrのチ
ャンバ圧力、４５０ワットに設定されたパワー、３０ガ
ウスの磁場および温度４０℃のもとで行った。試料に
は、オーバエッチングを行わなかった。
１５sccmのＨＢｒというエッチャントガスフローを用い
て例１の手順に従った。エッチングは、２０mTorrのチ
ャンバ圧力、４５０ワットに設定されたパワー、３０ガ
ウスの磁場および温度４０℃のもとで行った。試料に
は、オーバエッチングを行わなかった。
【００４１】図８（ａ）は、４０℃で得られたプロファ
イルを示している。側壁は、幾分テーパ化されている。
終点には８７秒で達し、ポリシリコンは１４％残ってい
た。
イルを示している。側壁は、幾分テーパ化されている。
終点には８７秒で達し、ポリシリコンは１４％残ってい
た。
【００４２】図８（ｂ）は、基板温度６５℃で得られた
プロファイルを示している。側壁は、図８（ａ）の側壁
よりもテーパ化の度合いが少なく、アンダカットは見ら
れなかった。終点には６４秒で達し、ポリシリコンは１
１％残っていた。このように、エッチングはより完璧に
近く、エッチング速度もより高かった。
プロファイルを示している。側壁は、図８（ａ）の側壁
よりもテーパ化の度合いが少なく、アンダカットは見ら
れなかった。終点には６４秒で達し、ポリシリコンは１
１％残っていた。このように、エッチングはより完璧に
近く、エッチング速度もより高かった。
【００４３】次に、基板温度８０℃では、パワーを５０
０ワットに上げ、ガスフローを９０sccmの塩素、２０sc
cmのＮＦ3および１０sccmのＨＢｒに調整すると、終点
には４０秒で達し、ポリシリコンは１０％しか残らなか
った。このように、ここでのエッチング速度は、低温度
でのエッチング速度よりも極めて高くなっている。
０ワットに上げ、ガスフローを９０sccmの塩素、２０sc
cmのＮＦ3および１０sccmのＨＢｒに調整すると、終点
には４０秒で達し、ポリシリコンは１０％しか残らなか
った。このように、ここでのエッチング速度は、低温度
でのエッチング速度よりも極めて高くなっている。
【００４４】図８（ｃ）は、得られたプロファイルを示
している。アンダカットのない、まっすぐな側壁プロフ
ァイルが得られている。
している。アンダカットのない、まっすぐな側壁プロフ
ァイルが得られている。
【００４５】ここまで特定の実施形態に関して本発明を
詳細に説明してきたが、当業者であれば反応条件やガス
フローに対して種々の変更を加えることができ、このよ
うな変更も本願に含まれる。様々なエッチングチャンバ
が市販されており、これらを用いて本エッチングを行う
ことが可能である。本発明は、特許請求の範囲によって
のみ制限されるべきである。
詳細に説明してきたが、当業者であれば反応条件やガス
フローに対して種々の変更を加えることができ、このよ
うな変更も本願に含まれる。様々なエッチングチャンバ
が市販されており、これらを用いて本エッチングを行う
ことが可能である。本発明は、特許請求の範囲によって
のみ制限されるべきである。
【図１】ケイ化タングステン−ポリシリコンゲート用の
エッチング前のゲート構造を示す断面図である。
エッチング前のゲート構造を示す断面図である。
【図２】エッチング後における図１のゲート構造の断面
図である。
図である。
【図３】本発明のエッチング処理を実行可能なエッチン
グチャンバの断面図である。
グチャンバの断面図である。
【図４】本発明のエッチャント組成物を用いてエッチン
グされたゲート構造の断面を示す顕微鏡写真である。
グされたゲート構造の断面を示す顕微鏡写真である。
【図５】従来のエッチャント組成物を用いてエッチング
されたゲート構造の断面を示す顕微鏡写真である。
されたゲート構造の断面を示す顕微鏡写真である。
【図６】従来の他のエッチャント組成物を用いてエッチ
ングされたゲート構造の断面を示す顕微鏡写真である。
ングされたゲート構造の断面を示す顕微鏡写真である。
【図７】従来のさらに別のエッチャント組成物を用いて
エッチングされたゲート構造の断面を示す顕微鏡写真で
ある。
エッチングされたゲート構造の断面を示す顕微鏡写真で
ある。
【図８】種々の基板温度のもとで本発明によりエッチン
グされたゲート構造の断面を示す顕微鏡写真である。
グされたゲート構造の断面を示す顕微鏡写真である。
１０…基板、１２…ゲート酸化膜、１４…ポリシリコン
層、１６…ケイ化タングステン層、１８…フォトレジス
ト層、２０…側壁、２２…開口、３０…チャンバ、３２
…反応室、３３…ノズル、３４…配線、３５…陰極支持
電極、３６…スリットバルブ、３８…ウェハ、３９およ
び４０…ヘルムホルツ型電磁コイル。
層、１６…ケイ化タングステン層、１８…フォトレジス
ト層、２０…側壁、２２…開口、３０…チャンバ、３２
…反応室、３３…ノズル、３４…配線、３５…陰極支持
電極、３６…スリットバルブ、３８…ウェハ、３９およ
び４０…ヘルムホルツ型電磁コイル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリー チン アメリカ合衆国， カリフォルニア州， フォースター シティー， セイント ク ロワ レーン 605 (72)発明者 シャシェインク シー． デッシュムック アメリカ合衆国， カリフォルニア州， サニーヴェイル， リード テラス 1054， ナンバー３ (72)発明者 ウィーナン ジャン アメリカ合衆国， カリフォルニア州， サンタ クララ， ボウイ アヴェニュー 1400， ナンバー1709 (72)発明者 ロルフ アドルフ ギュンター アメリカ合衆国， カリフォルニア州， モンテ セレノ， ヴァインランド アヴ ェニュー 17801 (72)発明者 ブルース ミナイ アメリカ合衆国， カリフォルニア州， キャンプベル， トゥワラ レーン 3920 (72)発明者 マーク ウィルツ アメリカ合衆国， カリフォルニア州， サニーヴェイル， オスプリー コート 503
Claims (6)
- 【請求項１】 シリコン酸化物ハードマスクを用いてシ
リコン酸化膜上のトランジスタゲートをエッチングする
ためのエッチング組成物であって、前記シリコン酸化膜
は、前記シリコン酸化膜に隣接するポリシリコンの層を
覆うケイ化タングステンの層を備えており、三フッ化窒
素と塩素の混合物を含んでいるエッチング組成物。 - 【請求項２】 臭化水素、窒素、酸素およびキャリア
ガスからなる群から選択された一つ以上をさらに含んで
いる請求項１記載のエッチング組成物。 - 【請求項３】 基板上のゲート酸化膜、ポリシリコン層
およびケイ化タングステン層からなる積層体を備えたト
ランジスタゲートをエッチングし、かつ、パターニング
されたシリコン酸化物層をハードマスクとして用いる方
法であって、三フッ化窒素および塩素を含むエッチャン
ト組成物を用いて前記ケイ化タングステン層および前記
ポリシリコン層をエッチングする工程を備える方法。 - 【請求項４】 前記エッチャント組成物は、臭化水素を
さらに含んでいる、請求項３記載の方法。 - 【請求項５】 前記ケイ化タングステン層は約１５００
オングストローム厚であり、前記ポリシリコン層は約１
０００オングストローム厚であり、前記ゲート酸化膜は
約９０〜１００オングストローム厚である、請求項３記
載の方法。 - 【請求項６】 エッチングの温度が所期のプロファイル
を得るように選択される請求項３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/724,383 US5851926A (en) | 1996-10-01 | 1996-10-01 | Method for etching transistor gates using a hardmask |
| US08/724383 | 1996-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135194A true JPH10135194A (ja) | 1998-05-22 |
Family
ID=24910219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9284693A Withdrawn JPH10135194A (ja) | 1996-10-01 | 1997-10-01 | ハードマスクを用いてトランジスタゲートをエッチングする方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5851926A (ja) |
| EP (1) | EP0837497A3 (ja) |
| JP (1) | JPH10135194A (ja) |
| KR (1) | KR19980032466A (ja) |
| SG (1) | SG67421A1 (ja) |
| TW (1) | TW360921B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013104A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2013048140A (ja) * | 2011-08-29 | 2013-03-07 | Dainippon Printing Co Ltd | パターン成形用構造体および微細パターン形成方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797188B1 (en) | 1997-11-12 | 2004-09-28 | Meihua Shen | Self-cleaning process for etching silicon-containing material |
| US6322714B1 (en) | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| US6872322B1 (en) | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
| US6074956A (en) * | 1998-05-12 | 2000-06-13 | Advanced Micro Devices, Inc. | Method for preventing silicide residue formation in a semiconductor device |
| US6159863A (en) * | 1999-01-22 | 2000-12-12 | Advanced Micro Devices, Inc. | Insitu hardmask and metal etch in a single etcher |
| US6303513B1 (en) | 1999-06-07 | 2001-10-16 | Applied Materials, Inc. | Method for controlling a profile of a structure formed on a substrate |
| US6402974B1 (en) | 1999-07-27 | 2002-06-11 | Applied Materials, Inc. | Method for etching polysilicon to have a smooth surface |
| US6174818B1 (en) * | 1999-11-19 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Method of patterning narrow gate electrode |
| WO2001061740A1 (en) * | 2000-02-18 | 2001-08-23 | Applied Materials, Inc. | Self-cleaning process for etching silicon-containing material |
| US6544887B1 (en) | 2000-03-31 | 2003-04-08 | Lam Research Corporation | Polycide etch process |
| KR100593826B1 (ko) | 2001-04-19 | 2006-06-28 | 동경 엘렉트론 주식회사 | 드라이 에칭 방법 |
| US6551942B2 (en) | 2001-06-15 | 2003-04-22 | International Business Machines Corporation | Methods for etching tungsten stack structures |
| US20070066076A1 (en) * | 2005-09-19 | 2007-03-22 | Bailey Joel B | Substrate processing method and apparatus using a combustion flame |
| DE10358025A1 (de) * | 2003-12-11 | 2005-07-21 | Infineon Technologies Ag | Verfahren zum Ätzen von Wolfram mit einer kontrollierten Seitenwandpassivierung und mit hoher Selektivität zu Polysilizium |
| US7202170B2 (en) * | 2004-01-20 | 2007-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of improving etching profile of floating gates for flash memory devices |
| US7060628B2 (en) * | 2004-03-19 | 2006-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a hard mask polysilicon gate |
| TWI319204B (en) * | 2004-10-12 | 2010-01-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device using tungsten as sacrificial hard mask |
| US7413992B2 (en) * | 2005-06-01 | 2008-08-19 | Lam Research Corporation | Tungsten silicide etch process with reduced etch rate micro-loading |
| US7550381B2 (en) * | 2005-07-18 | 2009-06-23 | Applied Materials, Inc. | Contact clean by remote plasma and repair of silicide surface |
| US20070161246A1 (en) * | 2006-01-10 | 2007-07-12 | Texas Instruments Incorporated | Process For Selectively Removing Dielectric Material in the Presence of Metal Silicide |
| US20070184657A1 (en) * | 2006-02-09 | 2007-08-09 | Tokyo Electron Limited | Etching method |
| US8118946B2 (en) | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
| US9385003B1 (en) * | 2015-02-16 | 2016-07-05 | Lam Research Corporation | Residue free systems and methods for isotropically etching silicon in tight spaces |
| US20260032940A1 (en) * | 2024-07-23 | 2026-01-29 | Zinite Corporation | Thin-film transistors and related methods of manufacture with channel and hardmask materials |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5188704A (en) * | 1989-10-20 | 1993-02-23 | International Business Machines Corporation | Selective silicon nitride plasma etching |
| US5228950A (en) * | 1990-12-04 | 1993-07-20 | Applied Materials, Inc. | Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing |
| US5431772A (en) * | 1991-05-09 | 1995-07-11 | International Business Machines Corporation | Selective silicon nitride plasma etching process |
| US5358601A (en) * | 1991-09-24 | 1994-10-25 | Micron Technology, Inc. | Process for isotropically etching semiconductor devices |
| US5346586A (en) * | 1992-12-23 | 1994-09-13 | Micron Semiconductor, Inc. | Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip |
| US5438006A (en) * | 1994-01-03 | 1995-08-01 | At&T Corp. | Method of fabricating gate stack having a reduced height |
| JPH0982687A (ja) * | 1995-09-19 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1996
- 1996-10-01 US US08/724,383 patent/US5851926A/en not_active Expired - Fee Related
-
1997
- 1997-09-25 EP EP97307549A patent/EP0837497A3/en not_active Withdrawn
- 1997-09-26 SG SG1997003582A patent/SG67421A1/en unknown
- 1997-09-30 TW TW086114219A patent/TW360921B/zh active
- 1997-10-01 KR KR1019970050758A patent/KR19980032466A/ko not_active Ceased
- 1997-10-01 JP JP9284693A patent/JPH10135194A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013104A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2013048140A (ja) * | 2011-08-29 | 2013-03-07 | Dainippon Printing Co Ltd | パターン成形用構造体および微細パターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG67421A1 (en) | 1999-09-21 |
| EP0837497A2 (en) | 1998-04-22 |
| EP0837497A3 (en) | 1998-06-10 |
| TW360921B (en) | 1999-06-11 |
| KR19980032466A (ko) | 1998-07-25 |
| US5851926A (en) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135194A (ja) | ハードマスクを用いてトランジスタゲートをエッチングする方法 | |
| US6569773B1 (en) | Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine | |
| US6579806B2 (en) | Method of etching tungsten or tungsten nitride in semiconductor structures | |
| US7368392B2 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| EP0814500B1 (en) | Method for etching polycide structures | |
| US6037265A (en) | Etchant gas and a method for etching transistor gates | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| EP1208588A1 (en) | Sidewall polymer forming gas additives for etching processes | |
| US7273566B2 (en) | Gas compositions | |
| US8921189B2 (en) | Method for fabricating semiconductor device | |
| US6458648B1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| US20040038547A1 (en) | Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas | |
| US20030109138A1 (en) | Method of etching tantalum | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| US7217652B1 (en) | Method of forming highly conductive semiconductor structures via plasma etch | |
| WO2001035455A1 (en) | Etch process that resists notching at electrode bottom | |
| US20020090817A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| JPH04294533A (ja) | 半導体装置の製造方法 | |
| JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 | |
| JPH04127429A (ja) | 半導体装置の製造方法 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| US20080003832A1 (en) | Method for fabricating recess gate of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |