JPH04294573A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH04294573A JPH04294573A JP3083449A JP8344991A JPH04294573A JP H04294573 A JPH04294573 A JP H04294573A JP 3083449 A JP3083449 A JP 3083449A JP 8344991 A JP8344991 A JP 8344991A JP H04294573 A JPH04294573 A JP H04294573A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- semiconductor device
- grounding
- dielectric substrate
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は超高周波領域で使用する
高周波素子を有する高周波半導体装置に関し、特にその
パッケージ構造に関する。
高周波素子を有する高周波半導体装置に関し、特にその
パッケージ構造に関する。
【０００２】
【従来の技術】従来の超高周波用半導体装置は、図４に
示すように半導体素子（図示せず）を内装したパッケー
ジ本体２１の周囲に複数本の信号用端子２２と接地用端
子２３とを突出させている。通常では、これらの端子２
２，２３は平面配置が十字型をしており、各端子２２，
２３は同一平面上に配置されている。このような半導体
装置は、マイクロストリップラインを設けた誘電体基板
３０に実装する際には、図５に示すように、誘電体基板
３０の表面に形成された信号用配線面３１に信号用端子
２２を接続する。又、誘電体基板３０の表面の他部に形
成された接地用配線面３２に接地用端子２３を接続する
。そして、この接地用配線面３２はスルーホール３３を
通して誘電体基板３０の裏面側にまで延長させ、裏面に
設けた接地面に接続させている。
示すように半導体素子（図示せず）を内装したパッケー
ジ本体２１の周囲に複数本の信号用端子２２と接地用端
子２３とを突出させている。通常では、これらの端子２
２，２３は平面配置が十字型をしており、各端子２２，
２３は同一平面上に配置されている。このような半導体
装置は、マイクロストリップラインを設けた誘電体基板
３０に実装する際には、図５に示すように、誘電体基板
３０の表面に形成された信号用配線面３１に信号用端子
２２を接続する。又、誘電体基板３０の表面の他部に形
成された接地用配線面３２に接地用端子２３を接続する
。そして、この接地用配線面３２はスルーホール３３を
通して誘電体基板３０の裏面側にまで延長させ、裏面に
設けた接地面に接続させている。
【０００３】
【発明が解決しようとする課題】このような実装構造で
は、半導体装置の各端子２２，２３は同一平面上に配置
されているために、誘電体基板３０の表面側にのみ接続
されることになる。このため、誘電体基板３０の裏面に
形成した接地面と表面の接地用配線面３２とをスルーホ
ール３３で接続することになり、このスルーホール３３
に図６に示すようなインダクタンスが寄生する。図６で
は高周波ＦＥＴトランジスタの例を示しており、トラン
ジスタＴＲのソースを接地するために表面側の接地用配
線面３２と裏面の接地面とを接続するスルーホール３３
によってインダクタンスＬが生じ、このインダクタンス
はトランジスタのソースの共通インピーダンスとして働
いて高周波利得を減少させ、逆方向伝達利得（アイソレ
ーション）をも悪化させることになる。このため、従来
の半導体装置では、高周波特性がパッケージ構造によっ
て決定され易く、より高い周波数まで使用可能な半導体
装置を得ることが難しいという問題がある。本発明の目
的は寄生インダクタンスを防止して、高周波特性に優れ
たパッケージ構造の半導体装置を提供することにある。
は、半導体装置の各端子２２，２３は同一平面上に配置
されているために、誘電体基板３０の表面側にのみ接続
されることになる。このため、誘電体基板３０の裏面に
形成した接地面と表面の接地用配線面３２とをスルーホ
ール３３で接続することになり、このスルーホール３３
に図６に示すようなインダクタンスが寄生する。図６で
は高周波ＦＥＴトランジスタの例を示しており、トラン
ジスタＴＲのソースを接地するために表面側の接地用配
線面３２と裏面の接地面とを接続するスルーホール３３
によってインダクタンスＬが生じ、このインダクタンス
はトランジスタのソースの共通インピーダンスとして働
いて高周波利得を減少させ、逆方向伝達利得（アイソレ
ーション）をも悪化させることになる。このため、従来
の半導体装置では、高周波特性がパッケージ構造によっ
て決定され易く、より高い周波数まで使用可能な半導体
装置を得ることが難しいという問題がある。本発明の目
的は寄生インダクタンスを防止して、高周波特性に優れ
たパッケージ構造の半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の高周波半導体装
置は、パッケージ本体から突出される複数の信号用端子
を同一平面上に配置するとともに、これらの端子と対を
なす同数の接地用端子を前記信号用端子とは異なる同一
平面上に配置し、かつ信号用端子を誘電体基板の表面の
配線面に接続したときに、接地用端子が誘電体基板の裏
面の接地面に接続されるように構成する。この場合、対
をなす信号用端子と接地用端子は誘電体基板の厚さ寸法
の間隔で対向配置される。
置は、パッケージ本体から突出される複数の信号用端子
を同一平面上に配置するとともに、これらの端子と対を
なす同数の接地用端子を前記信号用端子とは異なる同一
平面上に配置し、かつ信号用端子を誘電体基板の表面の
配線面に接続したときに、接地用端子が誘電体基板の裏
面の接地面に接続されるように構成する。この場合、対
をなす信号用端子と接地用端子は誘電体基板の厚さ寸法
の間隔で対向配置される。
【０００５】
【作用】本発明によれば、信号用端子を誘電体基板表面
の配線面に接続したときには、接地用端子は誘電体基板
裏面の接地面に接続されるため、誘電体基板の表裏面を
相互接続するためのスルーホールが不要となり、寄生イ
ンダクタンスが抑制される。
の配線面に接続したときには、接地用端子は誘電体基板
裏面の接地面に接続されるため、誘電体基板の表裏面を
相互接続するためのスルーホールが不要となり、寄生イ
ンダクタンスが抑制される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の斜視図であり、図２（ａ
）及び（ｂ）はその平面図、正面図である。半導体装置
のパッケージ本体１は内部に高周波半導体装置（図示せ
ず）を内装しており、この高周波半導体装置に接続され
る複数の信号用端子２，３と接地用端子４，５をパッケ
ージ本体１の外部に突出させている。ここでは入力端子
及び出力端子としての２本の信号用端子２，３を１８０
度反対方向に突出させている。又、接地用端子４，５は
各信号用端子２，３と対をなすように夫々対向して突出
されている。前記信号用端子２，３は夫々同一平面上に
位置され、又各接地用端子４，５は信号用端子２，３と
は異なる平面上に位置されている。そして、ここでは接
地用端子４，５の外形寸法を信号用端子２，３よりも大
きくし、かつこれら信号用端子２，３と接地用端子４，
５との対向間隔は、実装する誘電体基板の厚さに略等し
い寸法に設定している。
る。図１は本発明の一実施例の斜視図であり、図２（ａ
）及び（ｂ）はその平面図、正面図である。半導体装置
のパッケージ本体１は内部に高周波半導体装置（図示せ
ず）を内装しており、この高周波半導体装置に接続され
る複数の信号用端子２，３と接地用端子４，５をパッケ
ージ本体１の外部に突出させている。ここでは入力端子
及び出力端子としての２本の信号用端子２，３を１８０
度反対方向に突出させている。又、接地用端子４，５は
各信号用端子２，３と対をなすように夫々対向して突出
されている。前記信号用端子２，３は夫々同一平面上に
位置され、又各接地用端子４，５は信号用端子２，３と
は異なる平面上に位置されている。そして、ここでは接
地用端子４，５の外形寸法を信号用端子２，３よりも大
きくし、かつこれら信号用端子２，３と接地用端子４，
５との対向間隔は、実装する誘電体基板の厚さに略等し
い寸法に設定している。
【０００７】この構成の高周波半導体装置をマイクロス
トリップ線路を形成した誘電体基板に実装する例を図３
に示す。同図（ａ）のように、誘電体基板１０には高周
波半導体装置のパッケージ本体及び少なくとも信号用端
子が挿通可能な角型の穴１１をあけてあり、この穴１１
に臨む表面側には信号ライン用の配線面１２を形成し、
裏面には接地面１３を形成している。そして、高周波半
導体装置のパッケージ本体１及び信号用端子２，３を誘
電体基板１０の下側から穴１１内に挿入させる。次いで
、同図（ｂ）のように、信号用端子２，３が誘電体基板
１０の表面側に位置されたところで、パッケージ本体１
を約９０度水平方向に回動させ、同図（ｃ）の状態とす
る。そして、この状態で誘電体基板１０の表面側では信
号用端子２，３を信号ライン用の配線面１２に半田等に
より接続し、同時に裏面側では接地用端子４，５を接地
面１３に半田付等により接続する。
トリップ線路を形成した誘電体基板に実装する例を図３
に示す。同図（ａ）のように、誘電体基板１０には高周
波半導体装置のパッケージ本体及び少なくとも信号用端
子が挿通可能な角型の穴１１をあけてあり、この穴１１
に臨む表面側には信号ライン用の配線面１２を形成し、
裏面には接地面１３を形成している。そして、高周波半
導体装置のパッケージ本体１及び信号用端子２，３を誘
電体基板１０の下側から穴１１内に挿入させる。次いで
、同図（ｂ）のように、信号用端子２，３が誘電体基板
１０の表面側に位置されたところで、パッケージ本体１
を約９０度水平方向に回動させ、同図（ｃ）の状態とす
る。そして、この状態で誘電体基板１０の表面側では信
号用端子２，３を信号ライン用の配線面１２に半田等に
より接続し、同時に裏面側では接地用端子４，５を接地
面１３に半田付等により接続する。
【０００８】したがって、高周波半導体装置は、特に接
地用端子４，５は誘電体基板１０の裏面の接地面に直接
接続されることになり、従来のようなスルーホールは不
要とされる。このため、スルーホールが原因となる寄生
インダクタンスが防止でき、高周波特性の劣化が防止で
き、超高周波での使用が可能となる。尚、信号用端子及
び接地用端子の数は前記実施例に限られるものではなく
、３本或いはそれ以上の数でもよい。又、各端子の突出
方向を工夫することで、誘電体基板に形成する穴を可及
的に小さくした上で半導体装置の挿入を可能とし、各端
子を誘電体基板の表面及び裏面に沿設させることが可能
である。
地用端子４，５は誘電体基板１０の裏面の接地面に直接
接続されることになり、従来のようなスルーホールは不
要とされる。このため、スルーホールが原因となる寄生
インダクタンスが防止でき、高周波特性の劣化が防止で
き、超高周波での使用が可能となる。尚、信号用端子及
び接地用端子の数は前記実施例に限られるものではなく
、３本或いはそれ以上の数でもよい。又、各端子の突出
方向を工夫することで、誘電体基板に形成する穴を可及
的に小さくした上で半導体装置の挿入を可能とし、各端
子を誘電体基板の表面及び裏面に沿設させることが可能
である。
【０００９】
【発明の効果】以上説明したように本発明は、パッケー
ジ本体から同一平面上に突出される複数の信号用端子と
対をなす接地用端子を異なる平面上に配置し、信号用端
子を誘電体基板表面の配線面に接続したときには、接地
用端子は誘電体基板裏面の接地面に接続されるように構
成しているので、誘電体基板の表裏面を相互接続するた
めのスルーホールが不要となり、寄生インダクタンスが
抑制され、高周波半導体素子の特性を劣化することなく
高周波まで使用できるという効果がある。
ジ本体から同一平面上に突出される複数の信号用端子と
対をなす接地用端子を異なる平面上に配置し、信号用端
子を誘電体基板表面の配線面に接続したときには、接地
用端子は誘電体基板裏面の接地面に接続されるように構
成しているので、誘電体基板の表裏面を相互接続するた
めのスルーホールが不要となり、寄生インダクタンスが
抑制され、高周波半導体素子の特性を劣化することなく
高周波まで使用できるという効果がある。
【図１】本発明の高周波半導体装置の一実施例の斜視図
である。
である。
【図２】（ａ）は図１の半導体装置の平面図、（ｂ）は
その正面図である。
その正面図である。
【図３】（ａ）乃至（ｃ）は図１の半導体装置を誘電体
基板に実装する状態を工程順に示す斜視図である。
基板に実装する状態を工程順に示す斜視図である。
【図４】従来の高周波半導体装置の斜視図である。
【図５】従来の半導体装置の実装状態の斜視図である。
【図６】寄生インダクタンスを説明するための回路図で
ある。
ある。
１ パッケージ本体
２，３ 信号用端子
４，５ 接地用端子
１０ 誘電体基板
１１ 穴
１２ 信号ライン用配線面
１３ 接地面
Claims (2)
- 【請求項１】 高周波半導体素子を内装し、複数の信
号用端子と接地用端子とをパッケージ本体から突出させ
た高周波半導体装置において、前記複数の信号用端子を
同一平面上に配置するとともに、これらの端子と対をな
す同数の接地用端子を前記信号用端子とは異なる同一平
面上に配置し、前記信号用端子を誘電体基板の表面の配
線面に接続したときに、接地用端子が前記誘電体基板の
裏面の接地面に接続されるように構成したことを特徴と
する高周波半導体装置。 - 【請求項２】 対をなす信号用端子と接地用端子は誘
電体基板の厚さ寸法の間隔で対向配置されてなる請求項
１の高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083449A JP2704055B2 (ja) | 1991-03-23 | 1991-03-23 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083449A JP2704055B2 (ja) | 1991-03-23 | 1991-03-23 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294573A true JPH04294573A (ja) | 1992-10-19 |
| JP2704055B2 JP2704055B2 (ja) | 1998-01-26 |
Family
ID=13802752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083449A Expired - Fee Related JP2704055B2 (ja) | 1991-03-23 | 1991-03-23 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704055B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104025292B (zh) * | 2011-12-22 | 2018-03-09 | 松下知识产权经营株式会社 | 半导体封装、其制造方法及模具、半导体封装的输入输出端子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5999447U (ja) * | 1982-12-24 | 1984-07-05 | 株式会社東芝 | 半導体用パツケ−ジ |
-
1991
- 1991-03-23 JP JP3083449A patent/JP2704055B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5999447U (ja) * | 1982-12-24 | 1984-07-05 | 株式会社東芝 | 半導体用パツケ−ジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104025292B (zh) * | 2011-12-22 | 2018-03-09 | 松下知识产权经营株式会社 | 半导体封装、其制造方法及模具、半导体封装的输入输出端子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2704055B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487639B2 (ja) | 半導体装置 | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| US20030123237A1 (en) | Jumper chip component and mounting structure therefor | |
| JP2611582B2 (ja) | 電子回路一体形平面アンテナ | |
| JPH04294573A (ja) | 高周波半導体装置 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JPS60192401A (ja) | マイクロ波回路装置 | |
| JPH02156702A (ja) | マイクロ波デバイス用パッケージ | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPH02913Y2 (ja) | ||
| JPH053402A (ja) | 混成集積回路装置 | |
| JP3176667B2 (ja) | マイクロ波回路 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPH0278165A (ja) | コネクタ | |
| JP2002246705A (ja) | 回路基板装置 | |
| JPH04160804A (ja) | モノリシックアンテナ | |
| JPS6218985Y2 (ja) | ||
| JP2001118981A (ja) | マルチチップモジュール | |
| JPH07263923A (ja) | ９０°分配器 | |
| JPH0447989Y2 (ja) | ||
| JP2024123796A (ja) | パッケージと伝送路の接続構造 | |
| JPS63285001A (ja) | モノリジックマイクロ波装置 | |
| JP2788938B2 (ja) | 高周波用フレキシブル配線板 | |
| JPH04348097A (ja) | 回路装置の製造方法 | |
| JPS6269523A (ja) | トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |