JPH04298048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04298048A JPH04298048A JP10632391A JP10632391A JPH04298048A JP H04298048 A JPH04298048 A JP H04298048A JP 10632391 A JP10632391 A JP 10632391A JP 10632391 A JP10632391 A JP 10632391A JP H04298048 A JPH04298048 A JP H04298048A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- semiconductor device
- exposure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にＴ型ゲート電極のレジストパターン形成に
関するものである。
に関し、特にＴ型ゲート電極のレジストパターン形成に
関するものである。
【０００２】
【従来の技術】図２（ａ） 〜（ｃ） 及び図３（ａ）
〜（ｂ） は従来のＧａＡｓＦＥＴ （Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈ
ｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａ
ｎｓｉｓｔｏｒ：高電子移動度トランジスタ）等のＴ型
ゲートの形成フローを示す断面図であり、図において、
１はＧａＡｓ半絶縁性基板、２はＧａＡｓ半絶縁性基板
１上の活性層、３はソース電極、４はドレイン電極、５
はＥＢ（Ｅｌｅｃｔｒｉｃ Ｂｅａｍ：電子ビーム）
用ポジ型フォトレジスト、７は光学用ポジレジストであ
る。
〜（ｂ） は従来のＧａＡｓＦＥＴ （Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈ
ｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａ
ｎｓｉｓｔｏｒ：高電子移動度トランジスタ）等のＴ型
ゲートの形成フローを示す断面図であり、図において、
１はＧａＡｓ半絶縁性基板、２はＧａＡｓ半絶縁性基板
１上の活性層、３はソース電極、４はドレイン電極、５
はＥＢ（Ｅｌｅｃｔｒｉｃ Ｂｅａｍ：電子ビーム）
用ポジ型フォトレジスト、７は光学用ポジレジストであ
る。
【０００３】まず同図（ａ） のように、ＧａＡｓ半絶
縁性基板１上に成長させた活性層２上に、写真製版及び
リフトオフ法にてオーミック性のソース電極３、ドレイ
ン電極４を形成する。続いて同図（ｂ） のように、そ
の上に１層目のＥＢ用ポジ型レジスト５を塗付してＥＢ
露光し、現像することによって１層目のレジストパター
ンを形成する。最後に同図（ｃ） のように、２層目の
光学用ポジレジスト７を塗付し、ＵＶ光等を用いて光学
露光後現像を行い２層目のレジストパターンを形成する
。
縁性基板１上に成長させた活性層２上に、写真製版及び
リフトオフ法にてオーミック性のソース電極３、ドレイ
ン電極４を形成する。続いて同図（ｂ） のように、そ
の上に１層目のＥＢ用ポジ型レジスト５を塗付してＥＢ
露光し、現像することによって１層目のレジストパター
ンを形成する。最後に同図（ｃ） のように、２層目の
光学用ポジレジスト７を塗付し、ＵＶ光等を用いて光学
露光後現像を行い２層目のレジストパターンを形成する
。
【０００４】また他の方法として図３（ａ） 〜（ｂ）
に示すように、図２（ｂ） と同様にＥＢ露光にて１
層目のレジストパターンを形成した後、再びＥＢ用ポジ
型フォトレジスト５を塗付してＥＢ露光・現像を行い２
層目のレジストパターンを形成するものもある。
に示すように、図２（ｂ） と同様にＥＢ露光にて１
層目のレジストパターンを形成した後、再びＥＢ用ポジ
型フォトレジスト５を塗付してＥＢ露光・現像を行い２
層目のレジストパターンを形成するものもある。
【０００５】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように構成されていたので、図２の例で
は、ＥＢ露光と光学露光との重ね合わせ精度が悪いため
に、同図（ｃ） のように１層目と２層目のレジストパ
ターンにずれが生じ、プロファイルの中心がずれること
になる。その結果、形成されるＴ型ゲート電極のバラン
スが悪くなり、２層目の光学用ポジレジスト７を除去す
る際にＴ型ゲート電極の頭頂部も一緒に剥離されてしま
うという問題点があった。また図３のように、２層目の
パターン形成にもＥＢ用ポジ型レジスト５を用いれば、
重ね合わせ精度が向上してパターンのずれはなくなるが
、ＥＢ用ポジ型レジスト５自体あまり感度が高くないこ
とに加えて、２層目のレジストは厚いためにＥＢ露光の
描画面積が大きくなり、時間がかかってスループットは
劣ってしまう。更に、同型のレジスト同士の場合接合部
分でミキシングし易く、２層目のＥＢ用ポジ型フォトレ
ジスト５を均一に塗布することは難しい。このようなミ
キシングを防ぐために、１層目のＥＢ用ポジ型フォトレ
ジスト５塗布後に行うプリベークの時間を長くすれば、
やはりＥＢ露光に時間がかかってスループットが劣ると
いう問題点があった。
造方法は以上のように構成されていたので、図２の例で
は、ＥＢ露光と光学露光との重ね合わせ精度が悪いため
に、同図（ｃ） のように１層目と２層目のレジストパ
ターンにずれが生じ、プロファイルの中心がずれること
になる。その結果、形成されるＴ型ゲート電極のバラン
スが悪くなり、２層目の光学用ポジレジスト７を除去す
る際にＴ型ゲート電極の頭頂部も一緒に剥離されてしま
うという問題点があった。また図３のように、２層目の
パターン形成にもＥＢ用ポジ型レジスト５を用いれば、
重ね合わせ精度が向上してパターンのずれはなくなるが
、ＥＢ用ポジ型レジスト５自体あまり感度が高くないこ
とに加えて、２層目のレジストは厚いためにＥＢ露光の
描画面積が大きくなり、時間がかかってスループットは
劣ってしまう。更に、同型のレジスト同士の場合接合部
分でミキシングし易く、２層目のＥＢ用ポジ型フォトレ
ジスト５を均一に塗布することは難しい。このようなミ
キシングを防ぐために、１層目のＥＢ用ポジ型フォトレ
ジスト５塗布後に行うプリベークの時間を長くすれば、
やはりＥＢ露光に時間がかかってスループットが劣ると
いう問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、Ｔ型ゲート電極プロファイルの
レジストパターンを精度よく，高いスループットで形成
できる半導体装置の製造方法を提供することを目的とす
る。
ためになされたもので、Ｔ型ゲート電極プロファイルの
レジストパターンを精度よく，高いスループットで形成
できる半導体装置の製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、活性層を成長させた基板上にソース電極
とドレイン電極とを形成する工程と、その基板上にポジ
レジストを塗布し、露光・現像することによって１層目
のレジストパターンを形成する工程と、更にネガ型レジ
ストを塗布して部分的に露光する工程と、前工程で露光
されなかった部分全てと露光された部分の一部とを重複
させて光学露光する工程と、最後に現像してＴ型ゲート
電極プロファイルのレジストパターンを形成するもので
ある。
の製造方法は、活性層を成長させた基板上にソース電極
とドレイン電極とを形成する工程と、その基板上にポジ
レジストを塗布し、露光・現像することによって１層目
のレジストパターンを形成する工程と、更にネガ型レジ
ストを塗布して部分的に露光する工程と、前工程で露光
されなかった部分全てと露光された部分の一部とを重複
させて光学露光する工程と、最後に現像してＴ型ゲート
電極プロファイルのレジストパターンを形成するもので
ある。
【０００８】
【作用】この発明における半導体装置の製造方法は上記
構成としたので、精度のよい，Ｔ型ゲート電極プロファ
イルのレジストパターンを高いスループットで形成でき
る。
構成としたので、精度のよい，Ｔ型ゲート電極プロファ
イルのレジストパターンを高いスループットで形成でき
る。
【０００９】
【実施例】図１（ａ） 〜（ｄ） はこの発明の一実施
例による半導体装置の製造方法におけるＴ型ゲート電極
用レジストパターン形成フローの主要断面図であり、図
において、図２及び図３と同一符号は同一部分を示し、
６はＥＢ用ネガ型フォトレジストである。
例による半導体装置の製造方法におけるＴ型ゲート電極
用レジストパターン形成フローの主要断面図であり、図
において、図２及び図３と同一符号は同一部分を示し、
６はＥＢ用ネガ型フォトレジストである。
【００１０】まず、同図（ａ） のようにＧａＡｓ半絶
縁性基板１上に活性層２を成長させ、その上に写真製版
及びリフトオフ法にてオーミック性のソース電極３，ド
レイン電極４を所定の位置に形成する。続いてその上に
１層目のＥＢ用ポジレジスト５を塗付し、ＥＢ露光及び
現像を行い１層目のレジストパターンを形成する（ＥＢ
露光した部分のポジレジスト５は現像後抜ける）。
縁性基板１上に活性層２を成長させ、その上に写真製版
及びリフトオフ法にてオーミック性のソース電極３，ド
レイン電極４を所定の位置に形成する。続いてその上に
１層目のＥＢ用ポジレジスト５を塗付し、ＥＢ露光及び
現像を行い１層目のレジストパターンを形成する（ＥＢ
露光した部分のポジレジスト５は現像後抜ける）。
【００１１】次に同図（ｂ） のように、２層目のＥＢ
用ネガ型レジスト６を塗布し、Ｔ型ゲート電極プロファ
イル頭頂部の側壁相当部分（図中斜線部）にＥＢ露光を
行う。次に同図（ｃ） のように、ＥＢ露光した部分と
一部重複するように、ＥＢ露光部分の外側の残滓パター
ンに光学露光を行う。最後に現像して、同図（ｄ） の
ようなＴ型ゲート電極のプロファイルのレジストパター
ンを形成する。
用ネガ型レジスト６を塗布し、Ｔ型ゲート電極プロファ
イル頭頂部の側壁相当部分（図中斜線部）にＥＢ露光を
行う。次に同図（ｃ） のように、ＥＢ露光した部分と
一部重複するように、ＥＢ露光部分の外側の残滓パター
ンに光学露光を行う。最後に現像して、同図（ｄ） の
ようなＴ型ゲート電極のプロファイルのレジストパター
ンを形成する。
【００１２】本実施例では上述のように、１層目にＥＢ
用ポジ型レジスト５を、２層目にＥＢ用ネガ型レジスト
６を用いるので、レジスト間のミキシングは発生せず、
２層目の露光時に１層目のレジストパターン形成部は露
光されないため、１層目に形成されたレジストパターン
に変形が生じることはなく、１層目と２層目共にレジス
トパターン形成部はＥＢ露光しているので、重ね合わせ
精度は０．１μｍ以下で制御が可能となり、安定したＴ
型ゲート電極プロファイルのレジストパターンを精度良
く形成することができる。
用ポジ型レジスト５を、２層目にＥＢ用ネガ型レジスト
６を用いるので、レジスト間のミキシングは発生せず、
２層目の露光時に１層目のレジストパターン形成部は露
光されないため、１層目に形成されたレジストパターン
に変形が生じることはなく、１層目と２層目共にレジス
トパターン形成部はＥＢ露光しているので、重ね合わせ
精度は０．１μｍ以下で制御が可能となり、安定したＴ
型ゲート電極プロファイルのレジストパターンを精度良
く形成することができる。
【００１３】また２層目ＥＢ用ネガ型レジスト６の露光
にＥＢを用いた場合、光学露光に比べ露光時間は増える
が、ネガ型レジスト６はポジ型レジスト５に比べ高感度
であり（ネガ型レジストで１０μｃ／ｃｍ２ 以下，ポ
ジ型レジストで約１００μｃ／ｃｍ２ ）、図３のよう
に２層目にＥＢ用ポジレジスト５を用いた場合に比べて
露光面積も小さいので、結果的に短時間で露光ができる
。
にＥＢを用いた場合、光学露光に比べ露光時間は増える
が、ネガ型レジスト６はポジ型レジスト５に比べ高感度
であり（ネガ型レジストで１０μｃ／ｃｍ２ 以下，ポ
ジ型レジストで約１００μｃ／ｃｍ２ ）、図３のよう
に２層目にＥＢ用ポジレジスト５を用いた場合に比べて
露光面積も小さいので、結果的に短時間で露光ができる
。
【００１４】なお、光学露光とＥＢ露光の重なった部分
は、光学露光の重ね合わせ精度に合わせ決定できる。
は、光学露光の重ね合わせ精度に合わせ決定できる。
【００１５】
【発明の効果】以上のようにこの発明によれば、ネガ型
，ポジ型のＥＢ用レジストを使い分けたので、安定した
２層レジストパターン構造からなるＴ型ゲート電極プロ
ファイルが形成できる効果がある。また、１層目，２層
目共レジストパターン形成部にはＥＢ露光を行うため、
優れた重ね合わせ精度が得られ、かつ高感度のネガ型レ
ジストに対しＥＢによる部分露光と光学露光とを行うの
で、２層目のレジストは短時間で露光ができるという効
果がある。
，ポジ型のＥＢ用レジストを使い分けたので、安定した
２層レジストパターン構造からなるＴ型ゲート電極プロ
ファイルが形成できる効果がある。また、１層目，２層
目共レジストパターン形成部にはＥＢ露光を行うため、
優れた重ね合わせ精度が得られ、かつ高感度のネガ型レ
ジストに対しＥＢによる部分露光と光学露光とを行うの
で、２層目のレジストは短時間で露光ができるという効
果がある。
【図１】この発明の一実施例による半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
【図２】従来の半導体装置の製造工程を示す断面図であ
る。
る。
【図３】従来の半導体装置の製造工程を示す断面図であ
る。
る。
１ ＧａＡｓ半絶縁性基板
２ 活性層
３ ソース電極
４ ドレイン電極
５ ＥＢ用ポジ型フォトレジスト
６ ＥＢ用ネガ型フォトレジスト
７ 光学用ポジレジスト
Claims (1)
- 【請求項１】 Ｔ型ゲート電極を有する半導体装置の
製造方法において、活性層を成長させた基板上にソース
電極とドレイン電極とを形成する工程と、前記基板上に
ポジレジストを塗布し、露光・現像することによって１
層目のレジストパターンを形成する工程と、前記基板上
にネガ型レジストを塗布し、部分的に露光する工程と、
前記ネガ型レジストの露光された部分の一部と、前記ネ
ガ型レジストの露光されなかった部分とを光学露光する
工程と、前記ネガ型レジストを現像して、前記Ｔ型ゲー
ト電極のレジストプロファイルを形成する工程とを有す
ることを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10632391A JPH04298048A (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10632391A JPH04298048A (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298048A true JPH04298048A (ja) | 1992-10-21 |
Family
ID=14430718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10632391A Pending JPH04298048A (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298048A (ja) |
-
1991
- 1991-03-26 JP JP10632391A patent/JPH04298048A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410617B2 (ja) | 薄膜のパターニング方法 | |
| US5543253A (en) | Photomask for t-gate formation and process for fabricating the same | |
| KR950000507B1 (ko) | 반도체장치의 제조방법 | |
| US6635404B1 (en) | Structure and process method of gamma gate for HEMT | |
| JPS6222463B2 (ja) | ||
| JPH04298048A (ja) | 半導体装置の製造方法 | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| TWI791990B (zh) | 光罩的形成方法及離子植入罩幕的製造方法 | |
| KR0155303B1 (ko) | 티-게이트 형성을 위한 투과율이 조절된 위상변환 마스크 및 그 제조방법 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| KR0135039B1 (ko) | T-게이트의 형성을 위한 포토마스크 | |
| JP3120132B2 (ja) | パターン形成方法 | |
| KR950012540B1 (ko) | 포토레지스트를 이용한 위상반전 마스크 결함 수정방법 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| JPH0228941A (ja) | 半導体装置の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| JP3024237B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6379379A (ja) | 自児整合型薄膜トランジスタの製造方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JPH06177068A (ja) | パターン形成方法、及び半導体装置の製造方法 | |
| JPS62274672A (ja) | 半導体装置の製造方法 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 |