JPH04291733A - ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 - Google Patents
ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法Info
- Publication number
- JPH04291733A JPH04291733A JP5650991A JP5650991A JPH04291733A JP H04291733 A JPH04291733 A JP H04291733A JP 5650991 A JP5650991 A JP 5650991A JP 5650991 A JP5650991 A JP 5650991A JP H04291733 A JPH04291733 A JP H04291733A
- Authority
- JP
- Japan
- Prior art keywords
- shaped gate
- gate electrode
- shaped
- resist
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
のゲート電極のように、Ｔ字型の足部の幅がＴ字型ゲー
トの上部はり出し部に比較して極めて狭いものであって
も構造上安定となるＧａＡｓデバイス及びＴ字型ゲート
電極の作成方法に関する。
のゲート電極のように、Ｔ字型の足部の幅がＴ字型ゲー
トの上部はり出し部に比較して極めて狭いものであって
も構造上安定となるＧａＡｓデバイス及びＴ字型ゲート
電極の作成方法に関する。
【０００２】
【従来の技術】化合物電界効果トランジスタの高周波化
、高性能化にはゲート長の短縮化とゲート抵抗の低減化
が有効であり、その両者を同時に改善する方法として、
Ｔ字型（マッシュルーム型）ゲート形成が各方面で取り
組まれている。
、高性能化にはゲート長の短縮化とゲート抵抗の低減化
が有効であり、その両者を同時に改善する方法として、
Ｔ字型（マッシュルーム型）ゲート形成が各方面で取り
組まれている。
【０００３】従来、Ｔ字型ゲートは、図２Ａに示すよう
に、まずＧａＡｓ基板１上に種類の異なるレジスト６，
７を重ねて塗布した後、図２Ｂに示すように上層レジス
ト７をパターニングし、その後図２Ｃに示すように下層
レジスト６をパターニングしてＴ字型の抜けパターンを
形成し、得られたパターンに図２Ｄに示すようにアルミ
ニウムからなる電極材料８を成膜し、その後図２Ｅに示
すように下層レジスト６及び上層レジスト７をリフトオ
フすることによって形成されている。
に、まずＧａＡｓ基板１上に種類の異なるレジスト６，
７を重ねて塗布した後、図２Ｂに示すように上層レジス
ト７をパターニングし、その後図２Ｃに示すように下層
レジスト６をパターニングしてＴ字型の抜けパターンを
形成し、得られたパターンに図２Ｄに示すようにアルミ
ニウムからなる電極材料８を成膜し、その後図２Ｅに示
すように下層レジスト６及び上層レジスト７をリフトオ
フすることによって形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、図３に
示すように、Ｔ字型ゲート９の足部１０幅Ｌｇ がゲー
ト上部のはり出し部分（ひさし部）１１に対して極度に
細くなると、ゲートが構造上不安定となり、その結果、
リフトオフ工程等でゲート上部と下部がちぎれたり、ゲ
ートが倒れてしまったり、ゲートと基板とが離れてしま
ったりして、電極としての機能が低下してしまうという
問題点があった。
示すように、Ｔ字型ゲート９の足部１０幅Ｌｇ がゲー
ト上部のはり出し部分（ひさし部）１１に対して極度に
細くなると、ゲートが構造上不安定となり、その結果、
リフトオフ工程等でゲート上部と下部がちぎれたり、ゲ
ートが倒れてしまったり、ゲートと基板とが離れてしま
ったりして、電極としての機能が低下してしまうという
問題点があった。
【０００５】これに対して特開昭６３−１９２２７７号
公報には図４に示すようにＴ字型ゲート電極９の足部１
０の両側に該足部を挟むようにゲート電極支持パターン
１２を設けることが提案されており、これによってＴ字
型ゲート電極の安定性を高めることができる。
公報には図４に示すようにＴ字型ゲート電極９の足部１
０の両側に該足部を挟むようにゲート電極支持パターン
１２を設けることが提案されており、これによってＴ字
型ゲート電極の安定性を高めることができる。
【０００６】本発明は図４に示す構造を更に発展させ、
Ｔ字型ゲート電極支持パターンを安定的に形成すること
ができるばかりでなく、不要なレジスト及びゲート電極
用金属を良好に除去することができるＧａＡｓデバイス
及びＴ字型ゲート電極の作成方法を提供することを目的
とするものである。
Ｔ字型ゲート電極支持パターンを安定的に形成すること
ができるばかりでなく、不要なレジスト及びゲート電極
用金属を良好に除去することができるＧａＡｓデバイス
及びＴ字型ゲート電極の作成方法を提供することを目的
とするものである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＧａＡｓデバイスは、Ｔ字型ゲート電極
足部の両側に該足部を挟むように絶縁性材料からなるゲ
ート電極支持パターンを備えたＧａＡｓデバイスにおい
て、前記ゲート電極支持パターンの両外端部の距離が前
記Ｔ字型ゲート電極の上部はり出し部分の長さより大き
いことを特徴とし、また本発明のＴ字型ゲート電極の作
成方法は、基板上にレジストによりＴ字型ゲート電極の
足部を挟むようにかつ、両外端部の距離が該Ｔ字型ゲー
トの上部はり出し部分よりも大きくなるようにＴ字型ゲ
ート電極支持パターンをパターニングする工程と、前記
Ｔ字型ゲート電極支持パターン上に別のレジストにより
該Ｔ字型ゲート電極の上部はり出し部のパターニングを
行う工程と、ゲート電極用金属を蒸着し、リフトオフを
行う工程とを有することを特徴とする。
めに、本発明のＧａＡｓデバイスは、Ｔ字型ゲート電極
足部の両側に該足部を挟むように絶縁性材料からなるゲ
ート電極支持パターンを備えたＧａＡｓデバイスにおい
て、前記ゲート電極支持パターンの両外端部の距離が前
記Ｔ字型ゲート電極の上部はり出し部分の長さより大き
いことを特徴とし、また本発明のＴ字型ゲート電極の作
成方法は、基板上にレジストによりＴ字型ゲート電極の
足部を挟むようにかつ、両外端部の距離が該Ｔ字型ゲー
トの上部はり出し部分よりも大きくなるようにＴ字型ゲ
ート電極支持パターンをパターニングする工程と、前記
Ｔ字型ゲート電極支持パターン上に別のレジストにより
該Ｔ字型ゲート電極の上部はり出し部のパターニングを
行う工程と、ゲート電極用金属を蒸着し、リフトオフを
行う工程とを有することを特徴とする。
【０００８】
【作用】本発明によれば、Ｔ字型ゲート電極の足部の両
側に該足部を挟むゲート支持パターンを安定的に形成す
ることができるので、リフトオフ等の工程においてレジ
スト及び不要な金属層を安定的に除去することができ、
以て構造上安定なＴ字型ゲート電極を作成することがで
きる。
側に該足部を挟むゲート支持パターンを安定的に形成す
ることができるので、リフトオフ等の工程においてレジ
スト及び不要な金属層を安定的に除去することができ、
以て構造上安定なＴ字型ゲート電極を作成することがで
きる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。
明する。
【００１０】ＧａＡｓウェーハ基板を用いたＨＥＭＴ（
高電子移動度トランジスタ：Ｈｉｇｈ Ｅｌｅｃｔｒｏ
ｎＭｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）デバイス
のＴ字型ゲート電極を以下の手順で作成した。
高電子移動度トランジスタ：Ｈｉｇｈ Ｅｌｅｃｔｒｏ
ｎＭｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）デバイス
のＴ字型ゲート電極を以下の手順で作成した。
【００１１】図１Ａ〜Ｆは本発明によるＨＥＭＴデバイ
スの製造工程を示す断面図であり、図中、１はＨＥＭＴ
用ＧａＡｓ基板、２はＴ字型ゲート下部形成用レジスト
、３は光または電離放射線、４はＴ字型ゲート上部形成
用レジスト、５はＴ字型ゲート用金属を示す。
スの製造工程を示す断面図であり、図中、１はＨＥＭＴ
用ＧａＡｓ基板、２はＴ字型ゲート下部形成用レジスト
、３は光または電離放射線、４はＴ字型ゲート上部形成
用レジスト、５はＴ字型ゲート用金属を示す。
【００１２】まず、図１Ａに示すように、ＨＥＭＴ用Ｇ
ａＡｓ基板１上にネガ型ＥＢレジストＳＡＬ−６０１−
ＥＲ７（シプレイ社製）をスピンナー塗布したものを９
０℃で３０分間プリベークし、厚さ ０．３μｍの均一
なレジスト膜２を形成し、電子線により０．２５μｍ幅
のＴ字型ゲート足部を挟むように ０．３μｍ幅のライ
ンパターン２本が残るように描画した後、１１０ ℃で
５分間露光後ベークを行い、アルカリ水溶液で２３℃
、２ 分間浸漬して現像し、純水で２３℃、３０秒間リ
ンスして、図１Ｂに示すような０．２５μｍ離れた ０
．３μｍ幅のラインパターンを得た。なお、図１Ｂにお
いて２本のラインパターンの両外端部の距離ＬはＴ字型
ゲートのひさし部よりも大きくなされている。
ａＡｓ基板１上にネガ型ＥＢレジストＳＡＬ−６０１−
ＥＲ７（シプレイ社製）をスピンナー塗布したものを９
０℃で３０分間プリベークし、厚さ ０．３μｍの均一
なレジスト膜２を形成し、電子線により０．２５μｍ幅
のＴ字型ゲート足部を挟むように ０．３μｍ幅のライ
ンパターン２本が残るように描画した後、１１０ ℃で
５分間露光後ベークを行い、アルカリ水溶液で２３℃
、２ 分間浸漬して現像し、純水で２３℃、３０秒間リ
ンスして、図１Ｂに示すような０．２５μｍ離れた ０
．３μｍ幅のラインパターンを得た。なお、図１Ｂにお
いて２本のラインパターンの両外端部の距離ＬはＴ字型
ゲートのひさし部よりも大きくなされている。
【００１３】次に、図１Ｃに示すように、ノボラック系
ポジ型フォトレジストＡＺ−１３５０（ヘキスト社製）
をスピンナー塗布したものを、９０℃で３０分間ベーキ
ングし、膜厚 ０．８μｍのＴ字型ゲート上部形成用レ
ジスト膜４を形成した後、紫外線３により ０．８μｍ
幅のゲートパターンを露光し、その後、テトラメチルア
ンモニウムハイドロオキサイドを主成分とするアルカリ
水溶液に２３℃で １分間浸漬して現像し、純水で １
分間リンスして図１Ｄに示すようなレジストパターンを
得た。
ポジ型フォトレジストＡＺ−１３５０（ヘキスト社製）
をスピンナー塗布したものを、９０℃で３０分間ベーキ
ングし、膜厚 ０．８μｍのＴ字型ゲート上部形成用レ
ジスト膜４を形成した後、紫外線３により ０．８μｍ
幅のゲートパターンを露光し、その後、テトラメチルア
ンモニウムハイドロオキサイドを主成分とするアルカリ
水溶液に２３℃で １分間浸漬して現像し、純水で １
分間リンスして図１Ｄに示すようなレジストパターンを
得た。
【００１４】次に、図１Ｄに示すようなレジストパター
ンに紫外線３を全面露光した後、図１Ｅに示すように、
蒸着法によりＡｌを ０．６μｍ堆積させ、Ｔ字型ゲー
ト形成用金属層５を成膜した後、テトラメチルアンモニ
ウムハイドロオキサイドを主成分とするアルカリ水溶液
を用いてレジスト４を溶解させると同時に、レジスト４
上のＴ字型ゲート形成用金属層５を除去し、図１Ｆに示
すような、足部をレジスト２で挟むように支持された０
．２５μｍのゲート長を有するＴ字型ゲート電極を作成
した。
ンに紫外線３を全面露光した後、図１Ｅに示すように、
蒸着法によりＡｌを ０．６μｍ堆積させ、Ｔ字型ゲー
ト形成用金属層５を成膜した後、テトラメチルアンモニ
ウムハイドロオキサイドを主成分とするアルカリ水溶液
を用いてレジスト４を溶解させると同時に、レジスト４
上のＴ字型ゲート形成用金属層５を除去し、図１Ｆに示
すような、足部をレジスト２で挟むように支持された０
．２５μｍのゲート長を有するＴ字型ゲート電極を作成
した。
【００１５】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の変形が可能であり、特に商品名をあげたレジストに
ついては、使用できるレジストの一例として挙げたもの
であって、これに限定されるものではないことは銘記さ
れるべきものである。現像液、リンス液についても同様
である。
が、本発明は上記実施例に限定されるものではなく、種
々の変形が可能であり、特に商品名をあげたレジストに
ついては、使用できるレジストの一例として挙げたもの
であって、これに限定されるものではないことは銘記さ
れるべきものである。現像液、リンス液についても同様
である。
【００１６】
【発明の効果】以上のように本発明によれば、Ｔ字型ゲ
ート下部に設ける２本のラインパターンからなる支持パ
ターンの両外端部の距離をＴ字型ゲートのひさし部より
も大きくしたので、Ｔ字型ゲート上部形成用レジスト膜
４及びＴ字型ゲート形成用金属層５を良好にリフトオフ
することができ、以て支持パターンによりゲート長が０
．１５μｍ以下のように小さくなった場合においてもＴ
字型ゲートの足部を安定的に支持することができるばか
りでなく、再現性よくＴ字型ゲートを作成できる効果が
ある。
ート下部に設ける２本のラインパターンからなる支持パ
ターンの両外端部の距離をＴ字型ゲートのひさし部より
も大きくしたので、Ｔ字型ゲート上部形成用レジスト膜
４及びＴ字型ゲート形成用金属層５を良好にリフトオフ
することができ、以て支持パターンによりゲート長が０
．１５μｍ以下のように小さくなった場合においてもＴ
字型ゲートの足部を安定的に支持することができるばか
りでなく、再現性よくＴ字型ゲートを作成できる効果が
ある。
【図１】 本発明の一実施例によるＨＥＭＴデバイス
用Ｔ字型ゲートの製造工程を示す断面図である。
用Ｔ字型ゲートの製造工程を示す断面図である。
【図２】 従来のＨＥＭＴデバイス用Ｔ字型ゲートの
製造工程を示す断面図である。
製造工程を示す断面図である。
【図３】 従来の方法で得られたＴ字型ゲートの断面
図である。
図である。
【図４】 ゲート電極支持パターンを示す図である。
１…ＨＥＭＴ用ＧａＡｓ基板、２…Ｔ字型ゲート下部形
成用レジスト、３…光または電離放射線、４…Ｔ字型ゲ
ート上部形成用レジスト、５…Ｔ字型ゲート用金属。
成用レジスト、３…光または電離放射線、４…Ｔ字型ゲ
ート上部形成用レジスト、５…Ｔ字型ゲート用金属。
Claims (2)
- 【請求項１】 Ｔ字型ゲート電極足部の両側に該足部
を挟むように絶縁性材料からなるゲート電極支持パター
ンを備えたＧａＡｓデバイスにおいて、前記ゲート電極
支持パターンの両外端部の距離が前記Ｔ字型ゲート電極
の上部はり出し部分の長さより大きいことを特徴とする
ＧａＡｓデバイス。 - 【請求項２】 基板上にレジストによりＴ字型ゲート
電極の足部を挟むようにかつ、両外端部の距離が該Ｔ字
型ゲートの上部はり出し部分よりも大きくなるようにＴ
字型ゲート電極支持パターンをパターニングする工程と
、前記Ｔ字型ゲート電極支持パターン上に別のレジスト
により該Ｔ字型ゲート電極の上部はり出し部のパターニ
ングを行う工程と、ゲート電極用金属を蒸着し、リフト
オフを行う工程とを有することを特徴とするＴ字型ゲー
ト電極の作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056509A JP3071481B2 (ja) | 1991-03-20 | 1991-03-20 | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056509A JP3071481B2 (ja) | 1991-03-20 | 1991-03-20 | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291733A true JPH04291733A (ja) | 1992-10-15 |
| JP3071481B2 JP3071481B2 (ja) | 2000-07-31 |
Family
ID=13029096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056509A Expired - Fee Related JP3071481B2 (ja) | 1991-03-20 | 1991-03-20 | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071481B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094726A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2014183094A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| CN117637456A (zh) * | 2024-01-26 | 2024-03-01 | 合肥欧益睿芯科技有限公司 | 半导体器件及其栅极制造方法、电子设备 |
-
1991
- 1991-03-20 JP JP3056509A patent/JP3071481B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094726A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2014183094A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| CN117637456A (zh) * | 2024-01-26 | 2024-03-01 | 合肥欧益睿芯科技有限公司 | 半导体器件及其栅极制造方法、电子设备 |
| CN117637456B (zh) * | 2024-01-26 | 2024-06-11 | 合肥欧益睿芯科技有限公司 | 半导体器件及其栅极制造方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3071481B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0801418B1 (en) | Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode | |
| JPS6355208B2 (ja) | ||
| JP3119957B2 (ja) | 半導体装置の製造方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPS6222463B2 (ja) | ||
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JPH04111422A (ja) | 半導体装置の製造方法 | |
| JPS616830A (ja) | パタ−ン形成方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH08220771A (ja) | パターン形成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPH05335339A (ja) | Ｔ字型ゲート電極の形成方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS6257221A (ja) | 微細パタ−ン形成法 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JP2626238B2 (ja) | 半導体装置の製造方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |