JPH04299561A - リードフレームおよびこれを用いた半導体装置 - Google Patents

リードフレームおよびこれを用いた半導体装置

Info

Publication number
JPH04299561A
JPH04299561A JP3063553A JP6355391A JPH04299561A JP H04299561 A JPH04299561 A JP H04299561A JP 3063553 A JP3063553 A JP 3063553A JP 6355391 A JP6355391 A JP 6355391A JP H04299561 A JPH04299561 A JP H04299561A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
lead frame
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3063553A
Other languages
English (en)
Other versions
JP2628412B2 (ja
Inventor
Shigeaki Kubota
久保田 恵彬
Keiichi Tsujimoto
圭一 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP3063553A priority Critical patent/JP2628412B2/ja
Publication of JPH04299561A publication Critical patent/JPH04299561A/ja
Application granted granted Critical
Publication of JP2628412B2 publication Critical patent/JP2628412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームおよび
これを用いた半導体装置に係り、特に半導体チップを支
持するダイパッドの構造に関する。
【0002】
【従来の技術】近年、半導体装置の分野では、パッケー
ジサイズの小形化と薄形化が進められてきている。一方
、半導体装置の高機能化への要求に応じて高集積化は進
む一方であり、半導体チップも大形化の傾向にある。 このような状況の中で、ダイパッドの面積に占める半導
体チップの面積は大きくなってきており、また、パッケ
ージサイズに対するダイパッドのサイズも大きくなって
いる。
【0003】ところで、従来から樹脂封止型半導体装置
の問題点として、ダイパッドと半導体チップの熱膨張率
の違いに因って生じる半導体チップの割れ(チップクラ
ック)が生じたり、パッケージの反りによるアウターリ
ードのコープラナリティ(平坦性)が悪くなり、外部回
路との接続に際し、接続不良を生じるというような問題
があった。
【0004】このような問題は、上述したようなパッケ
ージサイズに対するダイパッドサイズの増大に伴い、益
々深刻な問題となっている。
【0005】この問題を解決するため、図5に示すよう
に、ダイパッド11の裏面側に凹部や長溝(スリット)
を形成してモールド樹脂19とダイパッドとの密着性を
高め、ダイパッドの熱膨張を周りの樹脂で強制的に拘束
する方法、あるいは、半導体装置の組み立て工程におけ
るモールド時間やモールド後のキュア時間の調整など、
極めて厳密な製造環境管理が行われている。
【0006】
【発明が解決しようとする課題】しかしながら、これら
の方法ではリードフレームの成型工程が複雑となったり
、熱膨張を強制的に拘束しているため、発生するストレ
スにより信頼性が低下するという問題があった。また、
製造環境管理設備を充実させなければならないという問
題もあった。
【0007】本発明は、前記実情に鑑みてなされたもの
で、半導体チップの大型化に際しても、チップクラック
の発生を低減し、製造が容易で信頼性の高い半導体装置
を提供することを目的とする。
【0008】
【課題を解決するための手段】そこで本発明では、リー
ドフレームのダイパッドの中央部に開口を設け、半導体
チップを周縁部のみで支持するようにしている。
【0009】望ましくは、ダイパッドの半導体チップ搭
載領域を肉薄領域とし、半導体チップの周縁に沿って段
差を形成する。
【0010】さらに望ましくは、段差はテーパ状をなす
ように構成する。
【0011】また本発明の半導体装置では、リードフレ
ームのダイパッドの中央部に開口を設け、周縁部のみで
半導体チップを支持するようにし、半導体チップとダイ
パッドとの接触面積を低減するようにしている。
【0012】
【作用】上記構成によれば、ダイパッドの中央部に開口
を設け、半導体チップを周縁部のみで支持するようにし
ているため、半導体チップとダイパッドとの接触面積が
極めて小さいため、チップクラックの発生もなく、信頼
性の高い半導体装置を得ることができる。
【0013】ダイパッド表面が、半導体チップの周縁に
沿って段差をなすように構成すれば、この段差がストッ
パとなり半導体チップの位置ずれを防止することができ
る。
【0014】さらにまたこの段差をテーパ状に形成すれ
ば、ダイボンディングに際して位置決めが容易となる。
【0015】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【0016】本発明実施例のリ―ドフレ―ムは、図1(
a) および(b) に示す如く、ダイパッド11を中
央に開口部Hを有するリング状体で構成したことを特徴
とするものである。図1(b) は図1(a) の要部
斜視図である。
【0017】すなわち、このリードフレームは、ダイパ
ッド11のまわりにインナーリード12が放射状に配列
され、タイバー13で一体的に連結されると共に、各イ
ンナーリードにアウターリード14が連設されて、サイ
ドバー15,16によって先端を支持せしめられている
。ここで17はダイパッドを支持するためのサポートバ
ーである。
【0018】このリ―ドフレ―ムのダイパッド11上に
半導体チップ1を接続し、ワイヤ18を用いて半導体チ
ップとインナーリードとを接続するワイヤボンディング
工程を経て樹脂封止を行い、サイドバー15,16を切
除し、面実装用にアウターリードを折り曲げ、図2に断
面図を示すように、半導体装置が完成する。19は封止
樹脂である。
【0019】なお、ダイパッド11上への半導体チップ
1の接続は、通常のシリンジ法や印刷法などで形成した
導電性接着剤を介してなされる。
【0020】このリードフレームによれば、モールド工
程やモールド後のキュア工程はいうまでもなく、使用に
際しての加熱によっても、チップクラックが発生したり
することはなく、信頼性の高い半導体装置を得ることが
できる。
【0021】また、半導体チップの表面および裏面のほ
とんどの領域がモールド樹脂と接触しているため、表面
と裏面とでの熱膨張率収縮率の違いがなくなり、チップ
クラック、パッケージクラックやパッケージの反り等は
大幅に低減される。
【0022】さらに、このリードフレームは実装用基板
の配線パターン上に位置決めを行い、実装用基板側を加
熱することにより固着されるが、アウターリードの反り
がなくなるため、配線基板との接触不良もなく良好な実
装を行うことができる。
【0023】このようにして、高集積化がなされた大型
の半導体チップを用いた半導体装置も、何等特別の製造
設備を必要とすることなく、極めて容易に信頼性よく実
装することが可能である。
【0024】なお、リードフレーム素材としては、アロ
イ42に限定されることなく、銅等他の材料を用いるよ
うにしてもよい。
【0025】また、前記実施例では、ダイパッド11は
インナーリード等のリード部と一体的に形成したが、同
一素材または別素材で厚さの異なるものを用いるなど、
別に形成し、接続するようにしてもよい。この場合例え
ばダイパッドをモールド樹脂に近い熱膨張率を有する樹
脂で形成するようにしてもよく、これによりさらなる信
頼性の向上をはかることができる。さらに、チップサイ
ズに応じてダイパッドのみを複数種用意し組み合わせる
ようにしてもよい。さらにまた、前記実施例では、ダイ
パッドを半導体チップの周縁部全体で支持するようにリ
ング状体としたが、必ずしも半導体チップの周縁部全体
で支持する必要はなく、周縁部の3点または4点で支持
するなど、一部を支持するようにしても良い。
【0026】さらにまた、図3に示すように、ダイパッ
ド11の半導体チップの周縁に沿って段差を形成し、半
導体チップの搭載領域は肉薄領域11sとなるようにし
てもよい。
【0027】これにより、半導体チップの位置ずれを防
止することができる。
【0028】また、図4に示すようにこのダイパッドの
段差をテーパ状に形成するようにすれば、半導体チップ
の位置決めを容易にすることができる。
【0029】
【発明の効果】以上説明してきたように、本発明によれ
ば、ダイパッドの中央部に開口を設け、半導体チップを
周縁部のみで支持するようにしているため、半導体チッ
プとダイパッドとの接触面積が極めて小さいため、チッ
プクラックの発生もなく、信頼性の高い半導体装置を得
ることができる。
【図面の簡単な説明】
【図1】本発明実施例のリードフレームを示す図
【図2
】本発明実施例のリードフレームを用いた半導体装置を
示す図
【図3】本発明の他の実施例のリードフレームを用いた
半導体装置を示す図
【図4】本発明の他の実施例のリードフレームを用いた
半導体装置を示す図
【図5】従来例のリードフレームを用いた半導体装置を
示す図
【符号の説明】
11  ダイパッド 12  インナーリード 13  タイバー 14  アウターリード 15  サイドバー 16  サイドバー 17  サポートバー

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体チップを支持するためのダイパ
    ッドと、前記ダイパッドの周辺から伸長する複数のイン
    ナーリードを具備してなるリードフレームにおいて、前
    記ダイパッドは、中央に開口部を有するリング状体から
    なり前記半導体チップを周縁部で支持するように構成さ
    れていることを特徴とするリードフレーム。
  2. 【請求項2】  前記ダイパッドの前記半導体チップ搭
    載領域は肉薄領域であり前記半導体チップの周縁に沿っ
    て段差が形成されていることを特徴とする請求項(1)
     記載のリードフレーム。
  3. 【請求項3】  前記段差はテーパ状をなすように構成
    されていることを特徴とする請求項(1) 記載のリー
    ドフレーム。
  4. 【請求項4】  ダイパッド上に半導体チップが搭載さ
    れ、前記半導体チップの周りに伸長するリードを具備し
    、樹脂封止のなされた半導体装置において、前記ダイパ
    ッドが、中央に開口部を有するリング状体からなり、前
    記半導体チップの周縁部を支持するように構成されてい
    ることを特徴とする半導体装置。
JP3063553A 1991-03-27 1991-03-27 リードフレームおよびこれを用いた半導体装置 Expired - Fee Related JP2628412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3063553A JP2628412B2 (ja) 1991-03-27 1991-03-27 リードフレームおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3063553A JP2628412B2 (ja) 1991-03-27 1991-03-27 リードフレームおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH04299561A true JPH04299561A (ja) 1992-10-22
JP2628412B2 JP2628412B2 (ja) 1997-07-09

Family

ID=13232535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3063553A Expired - Fee Related JP2628412B2 (ja) 1991-03-27 1991-03-27 リードフレームおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2628412B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260367A (ja) * 2009-06-29 2009-11-05 Renesas Technology Corp 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167689A (ja) * 1983-03-15 1984-09-21 川崎製鉄株式会社 窯炉の炉内圧力制御方法
JPH0236557A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JPH0294463A (ja) * 1988-09-29 1990-04-05 Matsushita Electron Corp 半導体装置
JPH02155260A (ja) * 1988-12-07 1990-06-14 Mitsubishi Electric Corp 樹脂封止型半導体装置のリードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167689A (ja) * 1983-03-15 1984-09-21 川崎製鉄株式会社 窯炉の炉内圧力制御方法
JPH0236557A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JPH0294463A (ja) * 1988-09-29 1990-04-05 Matsushita Electron Corp 半導体装置
JPH02155260A (ja) * 1988-12-07 1990-06-14 Mitsubishi Electric Corp 樹脂封止型半導体装置のリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260367A (ja) * 2009-06-29 2009-11-05 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP2628412B2 (ja) 1997-07-09

Similar Documents

Publication Publication Date Title
JP3491003B2 (ja) チップサイズパッケージ半導体
JP2602076B2 (ja) 半導体装置用リードフレーム
JP3619773B2 (ja) 半導体装置の製造方法
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
US6677665B2 (en) Dual-die integrated circuit package
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US6313519B1 (en) Support for semiconductor bond wires
JP2501953B2 (ja) 半導体装置
US10049966B2 (en) Semiconductor device and corresponding method
JPH04299561A (ja) リードフレームおよびこれを用いた半導体装置
US6737737B1 (en) Semiconductor package with chip supporting member
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4677152B2 (ja) 半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JP2679664B2 (ja) 樹脂封止型半導体装置
JPH0738036A (ja) 半導体装置の製造方法
KR100225237B1 (ko) 반도체 패키지
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
JPH0493052A (ja) 半導体集積回路装置
JPH05251619A (ja) 樹脂封止半導体装置およびその製造方法
JPH03255655A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees