JPS6118041A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS6118041A JPS6118041A JP59137967A JP13796784A JPS6118041A JP S6118041 A JPS6118041 A JP S6118041A JP 59137967 A JP59137967 A JP 59137967A JP 13796784 A JP13796784 A JP 13796784A JP S6118041 A JPS6118041 A JP S6118041A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- signal
- circuit
- microinstruction
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプログラム制御方式のデータ処理装置
における、演算処理装置に関するものである。
における、演算処理装置に関するものである。
（従来の技術）
従来の演算処理装置の一実施例を第１２図に示す。
第１２図において、１．２は同一構成の８ビツト演算回
路で演算回路ｌおよび２で１８ビツトの演算装置を構成
している。３は演算回路ｌへのキャリー先見回路、ＰＢ
ＡおよびＰＢＢは入力バス、ＲＢＳは出力バスである。
路で演算回路ｌおよび２で１８ビツトの演算装置を構成
している。３は演算回路ｌへのキャリー先見回路、ＰＢ
ＡおよびＰＢＢは入力バス、ＲＢＳは出力バスである。
第１３図は第１２図の演算回路１または２の詳細図であ
り、４は算術論理演算回路、５は算術論理演算回路４の
入出力信号制御回路、６はｌＯ進演算を行う際の固定パ
ターン生成回路、７はマイクロ命令の所定フィールドか
ら送…される演算指定信号により算術論理演算回路４に
演算信号を送出する回路、８は算術論理演算回路４の演
算結果ラッチ用レジスタ、ＡおよびＢは第１２図のＰＢ
Ａ 、ＰＢＢからの入力データ、ＲＢＳは第１２図のＲ
ＢＳと同じであり、ＢｉＳは制御回路５の制御方式を決
定するバイト位置識別信号である。第１４図は制御回路
５の詳細図である。第１４図における信号の意味は次の
通りである。
り、４は算術論理演算回路、５は算術論理演算回路４の
入出力信号制御回路、６はｌＯ進演算を行う際の固定パ
ターン生成回路、７はマイクロ命令の所定フィールドか
ら送…される演算指定信号により算術論理演算回路４に
演算信号を送出する回路、８は算術論理演算回路４の演
算結果ラッチ用レジスタ、ＡおよびＢは第１２図のＰＢ
Ａ 、ＰＢＢからの入力データ、ＲＢＳは第１２図のＲ
ＢＳと同じであり、ＢｉＳは制御回路５の制御方式を決
定するバイト位置識別信号である。第１４図は制御回路
５の詳細図である。第１４図における信号の意味は次の
通りである。
１ ）ＬＢ−−−−−ＬＡＴＣＨの最下位ビット信号２
）ＳＧ−−−−−Ａ 、Ｂ入力の最−１−位ビットの
一致信号 ３ ） Ｐ −−−−−Ａ 、Ｂ入力により生成され
るプロパゲーションキャリー信号 ４ ）ＣＦ−−−−−Ａ 、Ｂ入力演算結果のキャリー
信号 ５ ） Ｇ −−一−−Ａ 、 Ｂ入力のジェネレー
ションキャリー信号 ６ ）ＭＢ−一−−−ＬＡＴＣＨの最下位ビット信号？
）３ＣＯ−−−３−２変換キヤリ一出力信号８ ）
３Ｃ１−−−３−２変換キヤリ一人力信号９）ＢｉＳ−
−−バイト位置識別信号 第１４図のＢｉＳは第２図のＢｉＳと同一の信号であり
、第１２図の演算回路ｌにはｌ”信号、演算回路２には
“０” 信号が入力されることにより、第１５図に示し
た信号を異なる意味を持つ信号として使用することがで
きる。なお、本実施例では演算回路１からの信号か演算
結果の状態を表わす信号として送出される。今、第１２
図に示した演算処理装置においてバイト単位の加算演算
“００Ｆ ０（Ｈ１＋ Ｏ００７（Ｈ）”を行なう場合
を例にとって説明する。本実施例では、演算装置で処理
する演算と演算ｒｔＪはマイクロ命令で指定される。第
１２図の処理装置において、上記データを入力バスＰＢ
Ａ 、ＰＢＢ−ヒに送出して演算回路１．２で加算を行
なえばＲＢＳ上には演算として“ＯＯＦ ７（Ｈ）”が
送出され、バイト単位の演算として“Ｆ７（Ｈ）”が得
られる。ここで演算結果の状態信号（Ｎ、Ｚ。
）ＳＧ−−−−−Ａ 、Ｂ入力の最−１−位ビットの
一致信号 ３ ） Ｐ −−−−−Ａ 、Ｂ入力により生成され
るプロパゲーションキャリー信号 ４ ）ＣＦ−−−−−Ａ 、Ｂ入力演算結果のキャリー
信号 ５ ） Ｇ −−一−−Ａ 、 Ｂ入力のジェネレー
ションキャリー信号 ６ ）ＭＢ−一−−−ＬＡＴＣＨの最下位ビット信号？
）３ＣＯ−−−３−２変換キヤリ一出力信号８ ）
３Ｃ１−−−３−２変換キヤリ一人力信号９）ＢｉＳ−
−−バイト位置識別信号 第１４図のＢｉＳは第２図のＢｉＳと同一の信号であり
、第１２図の演算回路ｌにはｌ”信号、演算回路２には
“０” 信号が入力されることにより、第１５図に示し
た信号を異なる意味を持つ信号として使用することがで
きる。なお、本実施例では演算回路１からの信号か演算
結果の状態を表わす信号として送出される。今、第１２
図に示した演算処理装置においてバイト単位の加算演算
“００Ｆ ０（Ｈ１＋ Ｏ００７（Ｈ）”を行なう場合
を例にとって説明する。本実施例では、演算装置で処理
する演算と演算ｒｔＪはマイクロ命令で指定される。第
１２図の処理装置において、上記データを入力バスＰＢ
Ａ 、ＰＢＢ−ヒに送出して演算回路１．２で加算を行
なえばＲＢＳ上には演算として“ＯＯＦ ７（Ｈ）”が
送出され、バイト単位の演算として“Ｆ７（Ｈ）”が得
られる。ここで演算結果の状態信号（Ｎ、Ｚ。
Ｃ）を以下のように足腺する。
１ ） Ｎ−−−−−ラッチの最上位ビットが１の時ｌ
ラッチの最上位ビットが０の時０ ２ ） Ｚ−−−ｍ−ラッチ出力がＯの時ｌラウチ出力
が０の以外の時０ ３ ） Ｃ−−一−−演算の結果キャリーが生じた時１
演算の結果キャリーが生じない時 （発明が解決しようとする問題点） 上述したバイト単位の加算演算において結果はバイト単
位として正しい結果が得られるが、演算結果の状態信号
（Ｎ、Ｚ、Ｃ）はＺ信号を除いて演算回路ｌから得られ
その値は（０，０，０）となり、正しい状態信号が得ら
れない。第１２図の演算処理装置において正しい状態信
号を得るためには、たとえば上述したパイ）１位の加算
演算“００ Ｆ ０（Ｈ）＋ ＯＯＯ７（Ｈ）””を実
行する際に、バイト単位のデータを符号拡張して各々“
Ｆ Ｆ Ｆ ０（Ｈ）”。
ラッチの最上位ビットが０の時０ ２ ） Ｚ−−−ｍ−ラッチ出力がＯの時ｌラウチ出力
が０の以外の時０ ３ ） Ｃ−−一−−演算の結果キャリーが生じた時１
演算の結果キャリーが生じない時 （発明が解決しようとする問題点） 上述したバイト単位の加算演算において結果はバイト単
位として正しい結果が得られるが、演算結果の状態信号
（Ｎ、Ｚ、Ｃ）はＺ信号を除いて演算回路ｌから得られ
その値は（０，０，０）となり、正しい状態信号が得ら
れない。第１２図の演算処理装置において正しい状態信
号を得るためには、たとえば上述したパイ）１位の加算
演算“００ Ｆ ０（Ｈ）＋ ＯＯＯ７（Ｈ）””を実
行する際に、バイト単位のデータを符号拡張して各々“
Ｆ Ｆ Ｆ ０（Ｈ）”。
０００７（−”としてから加算を行なえばとして“Ｆ
Ｆ Ｆ ７．川°”、状態信号として（１，０，０）の
正しい値が得られる。しかし演算実行以前にデータの符
号拡張を行なわなければならず、処理能力が低下し符号
拡張を行なう回路が必要となる。
Ｆ Ｆ ７．川°”、状態信号として（１，０，０）の
正しい値が得られる。しかし演算実行以前にデータの符
号拡張を行なわなければならず、処理能力が低下し符号
拡張を行なう回路が必要となる。
ワード単位の加算演算“０ＯＦＯ（Ｈ）＋０００７（Ｈ
）’を処理する場合には、入力データを符号拡張せずに
加算を行うことができ、演算結果として“００ Ｆ ７
（Ｈ，”、状態信号として（０，０，０）が正しく得ら
れる。しかしこの場合においては、演算幅はマイクロ命
令で指定されるため、加算のバイト演算とワード演算を
異なるマイクロ命令ステップで処理しなければならない
。また減算のバイト演算とワード演算を処理する場合も
同じことが言える。更に演算はマイクロ命令で指定され
るため、加算と減算は異なるマイクロ命令のステップで
処理しなければならず、マイクロ命令のステップ数を減
少させることができない。
）’を処理する場合には、入力データを符号拡張せずに
加算を行うことができ、演算結果として“００ Ｆ ７
（Ｈ，”、状態信号として（０，０，０）が正しく得ら
れる。しかしこの場合においては、演算幅はマイクロ命
令で指定されるため、加算のバイト演算とワード演算を
異なるマイクロ命令ステップで処理しなければならない
。また減算のバイト演算とワード演算を処理する場合も
同じことが言える。更に演算はマイクロ命令で指定され
るため、加算と減算は異なるマイクロ命令のステップで
処理しなければならず、マイクロ命令のステップ数を減
少させることができない。
従って本発明はマイクロ命令で各命令の演算を共通指示
し、マイクロ命令のステップ数を減少させることを目的
とする。
し、マイクロ命令のステップ数を減少させることを目的
とする。
（問題を解決するための手段）
本発明は演算種類指定情報を演算データ幅指定情報を記
憶する読み出し専用記憶装置（ＲＯＭ ）を設け、命令
コードに従って読み出し専用記憶装置から演算種類と演
算データ幅を読み出し、マイクロ命令により演算の実行
を指示することを特徴とする。
憶する読み出し専用記憶装置（ＲＯＭ ）を設け、命令
コードに従って読み出し専用記憶装置から演算種類と演
算データ幅を読み出し、マイクロ命令により演算の実行
を指示することを特徴とする。
（作用）
本発明によると、演算回路の演算指定は前記読み出し専
用記憶装置からの演算種類と演算幅、又は、マイクロ命
令自身であり、いずれを選択するかは当該マイクロ命令
に従って決定される。
用記憶装置からの演算種類と演算幅、又は、マイクロ命
令自身であり、いずれを選択するかは当該マイクロ命令
に従って決定される。
（実施例）
第１図は本発明の一実施例であって、１０はデータ処理
装置で実行可能な命令の制御情報が記憶された読み出し
専用記憶装置（以下ＭＣＣと略称する）、１１は演算処
理信号作成回路、 １２および１３は第１２図に示した
演算回路１．２と同一構成の演算回路、 １４およびｉ
５は１６ビツトのレジスタ、 １８は状態信号選択回路
、 １７は状態信号セット回路、 １９はＭＣＣｌ０の
演算と演算幅を指定する命令コードを送る命令情報信号
線、２０はＭＣＣＩＧから演算処理信号作成回路ｌｌに
送出される演算指定信号の信号線、２１はＭＣＣｌ０か
ら演算処理信号作成回路１１に送出”される演算幅指定
信号の信号線、２２はマイクロ命令の所定のフィールド
から演算処理信号作成回路１１に送出される演算指定信
号の信号線、２３はマイクロ命令の所定のフィールドか
ら演算処理信号作成回路１１に送出される演算幅指定信
号の信号線、２４は演算処理信号作成回路１１から演算
回路１２および１３に送出される演算指定信号の信号線
、２５および２６は演算処理信号作成回路１１から演算
回路１２および１３に送出されるバイト位置識別信号の
信号線、２７および２８は演算処理信号作成回路ｌｌか
らレジスター４および＋５に送出される書込み指示信号
の信号線、２９は演算処理信号作成回路１１から状態信
号選択回路ｆ６に送出される状態信号選択信号の信号線
、ＰＢＡおよびＰＢＢは第１２図に示したものと同じ入
力バス、ＲＢＳは第１２図に示したものと同じ出力バス
である。第２図は、ＭＣＣｌ０に記憶された制御情報の
１エントリとマイクロ命令の所定のフィールドで指定さ
れる演算と演算幅のフィールドを示す。各フィールドの
意味は次の通りである。
装置で実行可能な命令の制御情報が記憶された読み出し
専用記憶装置（以下ＭＣＣと略称する）、１１は演算処
理信号作成回路、 １２および１３は第１２図に示した
演算回路１．２と同一構成の演算回路、 １４およびｉ
５は１６ビツトのレジスタ、 １８は状態信号選択回路
、 １７は状態信号セット回路、 １９はＭＣＣｌ０の
演算と演算幅を指定する命令コードを送る命令情報信号
線、２０はＭＣＣＩＧから演算処理信号作成回路ｌｌに
送出される演算指定信号の信号線、２１はＭＣＣｌ０か
ら演算処理信号作成回路１１に送出”される演算幅指定
信号の信号線、２２はマイクロ命令の所定のフィールド
から演算処理信号作成回路１１に送出される演算指定信
号の信号線、２３はマイクロ命令の所定のフィールドか
ら演算処理信号作成回路１１に送出される演算幅指定信
号の信号線、２４は演算処理信号作成回路１１から演算
回路１２および１３に送出される演算指定信号の信号線
、２５および２６は演算処理信号作成回路１１から演算
回路１２および１３に送出されるバイト位置識別信号の
信号線、２７および２８は演算処理信号作成回路ｌｌか
らレジスター４および＋５に送出される書込み指示信号
の信号線、２９は演算処理信号作成回路１１から状態信
号選択回路ｆ６に送出される状態信号選択信号の信号線
、ＰＢＡおよびＰＢＢは第１２図に示したものと同じ入
力バス、ＲＢＳは第１２図に示したものと同じ出力バス
である。第２図は、ＭＣＣｌ０に記憶された制御情報の
１エントリとマイクロ命令の所定のフィールドで指定さ
れる演算と演算幅のフィールドを示す。各フィールドの
意味は次の通りである。
１ ）ＬＦ−−−−−ＭＣＣ中の演算幅指定フィールド
２ ）Ｉ Ｆ−−−−−ＭＣＣ中の演算指定フィールド
３）ＤＴＰ−−−マイクロ命令中の演算幅指定フィール
ド ４）ＡＬＦ−ｍ−マイクロ命令中の演算指定フィールド また、各フィールドの特性を第３図〜第６図に示す。第
５図および第６図のＥＸＴは演算および演算幅が、ＭＣ
Ｃｌ０に記憶された制御情報の１エントリ内のＬＦおよ
びＩＦフィールドにより指定されることを示すマイクロ
命令のオーダである。
３）ＤＴＰ−−−マイクロ命令中の演算幅指定フィール
ド ４）ＡＬＦ−ｍ−マイクロ命令中の演算指定フィールド また、各フィールドの特性を第３図〜第６図に示す。第
５図および第６図のＥＸＴは演算および演算幅が、ＭＣ
Ｃｌ０に記憶された制御情報の１エントリ内のＬＦおよ
びＩＦフィールドにより指定されることを示すマイクロ
命令のオーダである。
第７図は演算処理信号作成回路１１から演算回路１２お
よび１３に送出される演算信号の特性を示す、第８図は
演算処理信号作成回路ｔｉから演算回路１２および１３
に送出されるバイト位置識別信号の特性を示す、第９図
は演算処理信号作成回路１１からレジスタ１４および１
５に送出される書き込み指示信号の特性を示す。第１Ｏ
図は演算処理信号回路１１から状態信号選択回路１６に
送出される状態信号選択信号の特性を示す。第１１図は
バイト位置識別信号の特性による演算回路の入出力特性
を示す、以下動作例として加算のバイト演算およびワー
ド演算、減算のバイト演算およびワード演算の処理につ
いて述べる。
よび１３に送出される演算信号の特性を示す、第８図は
演算処理信号作成回路ｔｉから演算回路１２および１３
に送出されるバイト位置識別信号の特性を示す、第９図
は演算処理信号作成回路１１からレジスタ１４および１
５に送出される書き込み指示信号の特性を示す。第１Ｏ
図は演算処理信号回路１１から状態信号選択回路１６に
送出される状態信号選択信号の特性を示す。第１１図は
バイト位置識別信号の特性による演算回路の入出力特性
を示す、以下動作例として加算のバイト演算およびワー
ド演算、減算のバイト演算およびワード演算の処理につ
いて述べる。
今、マイクロプログラムの１００（Ｈ，番地の内容で、
レジスター４とレジスター５の演算を行ない結果なしジ
スタ１４に格納し、演算と演算幅はＤＴＰ、ＡＬＦで“
Ｅ Ｘ Ｔ ”が指定することが示されているとする。
レジスター４とレジスター５の演算を行ない結果なしジ
スタ１４に格納し、演算と演算幅はＤＴＰ、ＡＬＦで“
Ｅ Ｘ Ｔ ”が指定することが示されているとする。
また、加算のバイト演算およびワード演算、減算のバイ
ト演算およびワード演算のマイクロプログラム実行開始
アドレスがいずれも１００（Ｈ）番地であるとする。ま
たデータとしてレジスタ１４には“’ ＯＯＦ ０（Ｈ
）’”、レジスタ１５には“０００ハ８）”が格納され
ているものとする。
ト演算およびワード演算のマイクロプログラム実行開始
アドレスがいずれも１００（Ｈ）番地であるとする。ま
たデータとしてレジスタ１４には“’ ＯＯＦ ０（Ｈ
）’”、レジスタ１５には“０００ハ８）”が格納され
ているものとする。
まず演算処理信号作成回路１１による演算と演算幅の処
理動作であるが、命令実行開始時、ＭＣＣ１０に記憶さ
れた制御情報の内命令コードに対応するエントリのＬＦ
、ＩＦの内容が演算処理信号作成回路１１に送出される
。以下、ＬＦ 、 Ｉ Ｆの内容を示す。
理動作であるが、命令実行開始時、ＭＣＣ１０に記憶さ
れた制御情報の内命令コードに対応するエントリのＬＦ
、ＩＦの内容が演算処理信号作成回路１１に送出される
。以下、ＬＦ 、 Ｉ Ｆの内容を示す。
ｌ）加算のバイト演算−−−−−ＬＦ＝０（罰。
ＩＦ＝Ｏ，川
２）加算のワード演算−−−−−Ｌ Ｆ ＝ １ （１
１） 。
１） 。
ＩＦ＝Ｏ（，４）
３）減算のバイト演算−−−−−Ｌ Ｆ ＝ ０（Ｈ）
。
。
Ｉ Ｆ ” １ （Ｈ）
４）減算のワード演算−−−−−Ｌ Ｆ ＝ ｌ （Ｈ
） 。
） 。
ＩＦ＝１ｃＨ）
１００（、）番地のマイクロ命令からは、ＤＴＰ＝“Ｅ
ＸＴ”、ＡＬＦ＝’“ＥＸＴ”の信号が演算処理信号作
成回路１１に送出される。演算処理回路作成回路１１で
は、 １００ｔＨ）番地のマイクロ命令からＤＴＰ＝”
Ｅ Ｘ Ｔ”、ＡＬＦ＝”ＥＸＴ″の信号を受信する
と演算と演算幅を指定する信号としてＭＣＣｌ０から送
出されたＬＦ、ＩＦを選択する。次に演算処理信号作成
回路１１から送出する制御信号による演算回路１２およ
び１３．レジスタ１４および１５．状態信号選択回路Ｉ
Ｂの動作例を示す。
ＸＴ”、ＡＬＦ＝’“ＥＸＴ”の信号が演算処理信号作
成回路１１に送出される。演算処理回路作成回路１１で
は、 １００ｔＨ）番地のマイクロ命令からＤＴＰ＝”
Ｅ Ｘ Ｔ”、ＡＬＦ＝”ＥＸＴ″の信号を受信する
と演算と演算幅を指定する信号としてＭＣＣｌ０から送
出されたＬＦ、ＩＦを選択する。次に演算処理信号作成
回路１１から送出する制御信号による演算回路１２およ
び１３．レジスタ１４および１５．状態信号選択回路Ｉ
Ｂの動作例を示す。
１）加算のバイト演算の場合
演算処理信号作成回路１１から演算処理信号として、演
算回路１２および１３に“０（Ｈ）”が送出される（第
７図参照）。バイト位置識別信号として演算回路１３に
“ｌ （Ｈ）”が送出され、演算回路１２には有意の信
号は送出されない（第８図参照）、入力バスＰＢＡ 、
ＰＢＢ上には符号拡張をしていない゛” ＯＯＦ ｏ、
、、＋１ 、“０００７ （Ｈ，”のデータが送出され
ている。演算回路１３は入力バスＰＢＡ 、 ＰＢＢか
らそれぞれ下位８ビツトでデータ“ＦＯ（＋−＋１”
、” ０７（Ｈ）”のデータを入力して加算を行ない、
演算結果として“Ｆ７．Ｈ）”を出力バスＲＢＳ上に送
出する。演算回路１３には、バイト位置識別信号として
“１゛°が送出されているので、演算回路１３から状態
信号選択回路１８に送出される信号は、” Ｆ ０（Ｈ
）＋０７（Ｈ）’”の加算を行なった結果の状態信号（
Ｎ、Ｚ、Ｃ）である。演算回路１２は入力バスＰＢＡ
、ＰＢＢからＮ１００１．４１” １ “００（１）”
の入力データを入力して加算を行なうが、有意なバイト
位置識別信号が送出されていないので出力バスＲＢＳに
送出される演算結果は予測不可能であり、状態信号選択
回路１Ｂに送出される信号も予測不可能である。
算回路１２および１３に“０（Ｈ）”が送出される（第
７図参照）。バイト位置識別信号として演算回路１３に
“ｌ （Ｈ）”が送出され、演算回路１２には有意の信
号は送出されない（第８図参照）、入力バスＰＢＡ 、
ＰＢＢ上には符号拡張をしていない゛” ＯＯＦ ｏ、
、、＋１ 、“０００７ （Ｈ，”のデータが送出され
ている。演算回路１３は入力バスＰＢＡ 、 ＰＢＢか
らそれぞれ下位８ビツトでデータ“ＦＯ（＋−＋１”
、” ０７（Ｈ）”のデータを入力して加算を行ない、
演算結果として“Ｆ７．Ｈ）”を出力バスＲＢＳ上に送
出する。演算回路１３には、バイト位置識別信号として
“１゛°が送出されているので、演算回路１３から状態
信号選択回路１８に送出される信号は、” Ｆ ０（Ｈ
）＋０７（Ｈ）’”の加算を行なった結果の状態信号（
Ｎ、Ｚ、Ｃ）である。演算回路１２は入力バスＰＢＡ
、ＰＢＢからＮ１００１．４１” １ “００（１）”
の入力データを入力して加算を行なうが、有意なバイト
位置識別信号が送出されていないので出力バスＲＢＳに
送出される演算結果は予測不可能であり、状態信号選択
回路１Ｂに送出される信号も予測不可能である。
演算処理信号作成回路１１からレジスタ１４に′０”、
レジスタ１５に“ｌ″の書き込み指示信号が送出され、
” ＯＯＦ Ｏ（Ｈ）”と００００７（、）”の加算結
果の下１バイトの“Ｆ７（Ｈ）”がレジスタ１５に書き
込まれレジスタ１４には何も書き込まない（第１３図参
照）。
レジスタ１５に“ｌ″の書き込み指示信号が送出され、
” ＯＯＦ Ｏ（Ｈ）”と００００７（、）”の加算結
果の下１バイトの“Ｆ７（Ｈ）”がレジスタ１５に書き
込まれレジスタ１４には何も書き込まない（第１３図参
照）。
演算処理信号作成回路１１から状態信号選択回路１Ｂに
状態信号選択信号“０”が送出され、演算回路１３から
状態信号選択回路１８に送出された信号が状態信号とし
て選択され状態信号セット回路１７に送出される（第１
４図参照）。
状態信号選択信号“０”が送出され、演算回路１３から
状態信号選択回路１８に送出された信号が状態信号とし
て選択され状態信号セット回路１７に送出される（第１
４図参照）。
１１）加算のワード演算の場合
演算処理信号作成回路１１から演算信号として、演算回
路１２および１３に“０（Ｈ〉”が送出される（第７図
参照）、バイト位置識別信号として、演算回路１２に“
１”、演算回路１３に“Ｏ″が送出される（第８図参照
）、入力バスＰＢＡ、ＰＢＢ上には“Ｑ ＯＦ Ｏ（＋
４）”、“ＯＯ０７，−”のデータが送出されている。
路１２および１３に“０（Ｈ〉”が送出される（第７図
参照）、バイト位置識別信号として、演算回路１２に“
１”、演算回路１３に“Ｏ″が送出される（第８図参照
）、入力バスＰＢＡ、ＰＢＢ上には“Ｑ ＯＦ Ｏ（＋
４）”、“ＯＯ０７，−”のデータが送出されている。
演算回路１３は入力バスＰＢＡ 、ＰＢＢからＦＯ（Ｈ
）″ 、Ｎ０７（，４）”のデータを入力して加算を行
ない、演算結果として“Ｆ７（、）”を出力バスＲＢＳ
上に送出する。演算回路１３にはバイト位置識別信号“
０″が送出されているので状態信号選択回路２Ｂに送出
される信号は状態信号（Ｎ、Ｚ、Ｃ）を表わしてはいな
い、（第１１図参照３ 照）。演算回路１２は入力バスＰＢＡ 、ＰＢＢから“
ｏ ｏ、Ｈ，” 、“００←）”を、演算回路１３から
は“ＦＯ（Ｍｌ”と“０η□）”の加算を行なった結果
のキャリー信号を入力して加算を行ない、演算結果とし
て“００（１）”を出力バスＲＢＳ上に送出する。演算
回路１２にはバイト位置識別信号“１″が送出されてい
るので状態信号選択回路ｔｏに送出される信号は状態信
号（Ｎ、Ｚ、Ｃ）を表わしている（第１１図参照）。
）″ 、Ｎ０７（，４）”のデータを入力して加算を行
ない、演算結果として“Ｆ７（、）”を出力バスＲＢＳ
上に送出する。演算回路１３にはバイト位置識別信号“
０″が送出されているので状態信号選択回路２Ｂに送出
される信号は状態信号（Ｎ、Ｚ、Ｃ）を表わしてはいな
い、（第１１図参照３ 照）。演算回路１２は入力バスＰＢＡ 、ＰＢＢから“
ｏ ｏ、Ｈ，” 、“００←）”を、演算回路１３から
は“ＦＯ（Ｍｌ”と“０η□）”の加算を行なった結果
のキャリー信号を入力して加算を行ない、演算結果とし
て“００（１）”を出力バスＲＢＳ上に送出する。演算
回路１２にはバイト位置識別信号“１″が送出されてい
るので状態信号選択回路ｔｏに送出される信号は状態信
号（Ｎ、Ｚ、Ｃ）を表わしている（第１１図参照）。
演算処理信号作成回路１１からレジスタ１４および１５
にＮ１”、“１”の書込み指示信号（第９図参照）が送
出され、レジスタ１５には“ＯＯＦ ０（Ｈ）＋０００
７ＬＨ）″の演算結果の下位１バイト“Ｆ７（Ｈ）″か
書込まれ、レジスタ１４には上位１バイト“” ｏ ｏ
（、）”が書き込まれる。
にＮ１”、“１”の書込み指示信号（第９図参照）が送
出され、レジスタ１５には“ＯＯＦ ０（Ｈ）＋０００
７ＬＨ）″の演算結果の下位１バイト“Ｆ７（Ｈ）″か
書込まれ、レジスタ１４には上位１バイト“” ｏ ｏ
（、）”が書き込まれる。
演算処理信号作成回路！ｌから状態信号選択回路１Ｂに
状態信号選択信号“１″が送出され（第１Ｏ図参照）、
演算回路１２から状態信号選択回路１Ｂに送出された信
号が状態信号として選択され状態信号セット回路１７に
送出される。
状態信号選択信号“１″が送出され（第１Ｏ図参照）、
演算回路１２から状態信号選択回路１Ｂに送出された信
号が状態信号として選択され状態信号セット回路１７に
送出される。
１１；）減算のバイト演算の場合
演算処理信号作成回路１１から演算処理信号として、演
算回路１２および１３に“１．Ｈ）”が送出される（第
７図参照）。以下演算処理信号選択回路１１から演算回
路１２および１３．レジスタ１４および１５．状態信号
選択回路１Ｂに送出される信号の意味はｉ）の場合と同
様である。
算回路１２および１３に“１．Ｈ）”が送出される（第
７図参照）。以下演算処理信号選択回路１１から演算回
路１２および１３．レジスタ１４および１５．状態信号
選択回路１Ｂに送出される信号の意味はｉ）の場合と同
様である。
ｊｖ）減算のワード演算の場合
演算処理信号作成回路１１から演算信号として、演算回
路１２および１３に“ｌｆＨゾが送出される（第７図参
照）。以下処理信号作成回路１１から演算回路１２およ
び１３．レジスタ１４および１５．状態信号選択回路１
６に送出される信号の意味は１１）の場合と同様である
。
路１２および１３に“ｌｆＨゾが送出される（第７図参
照）。以下処理信号作成回路１１から演算回路１２およ
び１３．レジスタ１４および１５．状態信号選択回路１
６に送出される信号の意味は１１）の場合と同様である
。
（発明の効果）
以上述べたように第１図に示した本発明の一実施例では
、ＭＣＣｌ０に記憶された命令の演算指定情報と演算幅
指定情報、またはマイクロ命令内の所定のフィールドで
指定される演算指定情報と演算幅指定情報をマイクロ命
令のオーダで任意に指定できるようにした結果、同一の
マイクロプログラムの番地で数種類の命令を処理できそ
のためマイクロプログラムのステップ数を減少できる効
果と、更に演算処理信号作成回路１１から演算回路１２
および１３に第１２図に示したバイト位置識別信号。
、ＭＣＣｌ０に記憶された命令の演算指定情報と演算幅
指定情報、またはマイクロ命令内の所定のフィールドで
指定される演算指定情報と演算幅指定情報をマイクロ命
令のオーダで任意に指定できるようにした結果、同一の
マイクロプログラムの番地で数種類の命令を処理できそ
のためマイクロプログラムのステップ数を減少できる効
果と、更に演算処理信号作成回路１１から演算回路１２
および１３に第１２図に示したバイト位置識別信号。
状態信号選択回路１６に第１θ図に示した状態信号選択
信号を送出することにより、１６ビツトの演算処理装置
において符号拡張をせずにバイト演算が処理でき、符号
拡張のための回路を持たなくて良いという効果がある。
信号を送出することにより、１６ビツトの演算処理装置
において符号拡張をせずにバイト演算が処理でき、符号
拡張のための回路を持たなくて良いという効果がある。
本発明により異なる演算種類および異なる演算データ幅
の各種命令演算が１つのマイクロ命令で実施でき、マイ
クロ命令のステップの大幅な削減が可能となった。
の各種命令演算が１つのマイクロ命令で実施でき、マイ
クロ命令のステップの大幅な削減が可能となった。
第１図は本発明の一実施例のブロック図、第２図は第１
図のＭＣＣとマイクロ命令内における演算指定情報と演
算幅指定情報のフィールド構成図、第３図はＭＣＣ内の
演算幅指定フィールドのビット構成図、第４図はＭＣＣ
内の演算指定フィールドのビット構成図、第５図はマイ
クロ命令内の演算幅指定フィールドのビット構成図。 第６図はマイクロ命令内の演算指定フィールドのビット
構成図、第７図は第１図の演算処理信号作成回路から第
１図の演算回路に祷出される演算信号のビット構成図、
第８図は第１図の演算処理信号作成回路から第１図の演
算回路に送出されるバイト位置識別信号の特性図、第９
図は第４図の演算処理信号作成回路から第１図のレジス
タに送出される書込み指示信号の特性図、第１Ｏ図は第
１図の演算処理信号作成回路から第１図の状態信号選択
回路に送出される状態信号選択信号の特性図。 第１１図はバイト位置識別信号による演算回路の入出力
信号の相違を示す図、第１２図は従来の演算処理装置の
ブロック図、第１３図は第１２図の演算回路の詳細図、
第１４図は第１３図の制御回路の詳細図。 第１５図は第１４図の制御回路により選択される信号の
説明図である。 ｌＯ；読み出し専用記憶装置（生成回路）。 ｌｌ；演算処理信号作成回路（切替回路）。 １２、１３；演算回路。 １４．１５．レジスタ。 １８：状態信号選択回路。 １７；状態信号セット回路。
図のＭＣＣとマイクロ命令内における演算指定情報と演
算幅指定情報のフィールド構成図、第３図はＭＣＣ内の
演算幅指定フィールドのビット構成図、第４図はＭＣＣ
内の演算指定フィールドのビット構成図、第５図はマイ
クロ命令内の演算幅指定フィールドのビット構成図。 第６図はマイクロ命令内の演算指定フィールドのビット
構成図、第７図は第１図の演算処理信号作成回路から第
１図の演算回路に祷出される演算信号のビット構成図、
第８図は第１図の演算処理信号作成回路から第１図の演
算回路に送出されるバイト位置識別信号の特性図、第９
図は第４図の演算処理信号作成回路から第１図のレジス
タに送出される書込み指示信号の特性図、第１Ｏ図は第
１図の演算処理信号作成回路から第１図の状態信号選択
回路に送出される状態信号選択信号の特性図。 第１１図はバイト位置識別信号による演算回路の入出力
信号の相違を示す図、第１２図は従来の演算処理装置の
ブロック図、第１３図は第１２図の演算回路の詳細図、
第１４図は第１３図の制御回路の詳細図。 第１５図は第１４図の制御回路により選択される信号の
説明図である。 ｌＯ；読み出し専用記憶装置（生成回路）。 ｌｌ；演算処理信号作成回路（切替回路）。 １２、１３；演算回路。 １４．１５．レジスタ。 １８：状態信号選択回路。 １７；状態信号セット回路。
Claims (1)
- マイクロプログラム制御の演算処理装置において、命令
コードに従って、当該命令の演算の種類と演算のデータ
幅とからなる演算指定情報を生成する生成回路（１０）
を備え、マイクロ命令の内容に従って当該マイクロ命令
または前記生成回路（１０）のいずれかを選択する演算
処理信号作成回路（１１）と選択された出力に従って演
算を行なう演算回路（１２、１３）とを有し、マイクロ
命令又は前記生成回路（１０）の出力のいずれかを当該
マイクロ命令自身により選択し、その結果により前記演
算回路（１２、１３）へ演算指定を行なうことを特徴と
する演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137967A JPS6118041A (ja) | 1984-07-05 | 1984-07-05 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137967A JPS6118041A (ja) | 1984-07-05 | 1984-07-05 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118041A true JPS6118041A (ja) | 1986-01-25 |
Family
ID=15210920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137967A Pending JPS6118041A (ja) | 1984-07-05 | 1984-07-05 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763246A (en) * | 1984-08-18 | 1988-08-09 | International Computers Limited | Microprogram control |
-
1984
- 1984-07-05 JP JP59137967A patent/JPS6118041A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763246A (en) * | 1984-08-18 | 1988-08-09 | International Computers Limited | Microprogram control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0220684B1 (en) | Data processing system | |
| US4240139A (en) | Address generating system | |
| US4179731A (en) | Microprogrammed control system | |
| US4763246A (en) | Microprogram control | |
| US5226129A (en) | Program counter and indirect address calculation system which concurrently performs updating of a program counter and generation of an effective address | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| EP0180157A2 (en) | Information processing unit | |
| JPS6118041A (ja) | 演算処理装置 | |
| JPH0648461B2 (ja) | マイクロプログラムの転送レジスタ指定方式 | |
| EP0265972B1 (en) | Control of the program counter used in a pipelined computer | |
| JPH0528431B2 (ja) | ||
| JP3144424B2 (ja) | Ｃｐｕのリスタート回路 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPS58166419A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS622332B2 (ja) | ||
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPS6051734B2 (ja) | マイクロプログラム制御方式 | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JPS5839347A (ja) | プロセツサ | |
| JPH10105377A (ja) | 浮動小数点データ処理手段 | |
| JPS61235946A (ja) | デ−タ処理装置 | |
| JPS6024643A (ja) | マイクロプログラム制御方式 | |
| JPS6014334A (ja) | デ−タ処理装置 | |
| JPH0731599B2 (ja) | デ−タ処理システム |