JPH04304726A - 多重分離装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＭＩ（Ｃｏｄｅｄ　
　Ｍａｒｋ　　Ｉｎｖｅｒｓｉｏｎ）符号による時分割
多重伝送において利用される、重畳されたフレームパル
スを検出してフレーム同期をとり信号の多重分離を行う
多重分離装置に関するものである。

【０００２】

【従来の技術】図１０は、従来のこの種の多重分離装置
の構成を示すブロック図である。図において１はＣＭＩ
復号回路、２は符号則違反（Ｃｏｄｉｎｇ　　Ｒｕｌｅ
　　Ｖｉｏｌａｔｉｏｎ、以下ＣＲＶとする）検出回路
、３はブロック同期回路、４はクロック２分周回路、５
はシリアルデータ／パラレルデータ変換回路（以下Ｓ／
Ｐ変換回路とする）、６はフレーム同期回路、７はフレ
ームカウンタ回路である。図１１は、ブロック同期回路
の動作を示すタイミングチャートである。

【０００３】次に多重分離の動作を図１０、図１１につ
いて説明する。入力されたＣＭＩデータは、ＣＭＩ復号
回路１によりＮＲＺ（Ｎｏｔ　　Ｒｅｔｕｒｎ　　ｔｏ
　　Ｚｅｒｏ）データに復号化されるとともにＣＲＶ検
出回路２によりＣＲＶパルスとなり、ＮＲＺデータは、
Ｓ／Ｐ変換回路５によりパラレルデータに変換される。 一方、伝送速度２ｆ（ｂｐｓ）に等しいクロックは、ク
ロック２分周回路４により２分周されｆ（ｂｐｓ）クロ
ックとなる。このときｆ（ｂｐｓ）クロックの位相は２
種類有り、この位相を確定させるためにブロック同期が
必要となる。ブロック同期回路３は、図１１に示すよう
に、ＣＭＩデータブロックとｆ（ｂｐｓ）クロックの位
相を比較し、その位相が合わないときに、クロック２分
周回路４にクロック位相反転パルスを出力し、クロック
２分周回路４はｆ（ｂｐｓ）クロックの位相を反転する
。ＣＭＩ復号回路１は、ｆ（ｂｐｓ）クロックの位相反
転後、数ビット後に正しいデータを出力する。また、フ
レームカウンタ回路７は、ｆ（ｂｐｓ）クロックをＮ分
周し、パラレルデータに変換するために必要なフレーム
パルスを出力する。このときフレームパルスの位相はＮ
種類有り、この位相を確定させるためにフレーム同期が
必要となる。フレーム同期回路６は、フレームパルスと
ＣＲＶパルスを比較しｎ回一致しないときに同期をはず
し（以下前方保護とする）、同期はずれ状態から、フレ
ームパルスをＣＲＶパルスと一致するようにフレームカ
ウンタ回路７の位相をずらして一致させ、フレームパル
スとＣＲＶパルスがｍ回一致したことを確認した後、同
期を引込む（以下後方保護とする）。

【０００４】

【発明が解決しようとする課題】従来のこの種の多重分
離装置は、以上のように構成されているので、同期状態
からブロック同期がはずれ、クロックの位相が反転した
時に、フレーム同期がはずれるまで前方同期保護のため
の時間を必要とし、ブロック同期はずれからフレーム同
期を引込み正しいＮＲＺデータを出力するまでの時間、
同期復帰時間が大きいという課題があった。

【０００５】さらに、上記課題を解決し、ブロック同期
はずれから直ちにフレーム同期引込み動作を行った場合
においても、ＣＲＶ検出回路のマーク符号のＣＲＶの検
出は、前マーク符号との非反転により検出するため、正
しいデータ出力から最初のマーク符号については誤って
ＣＲＶを検出してしまう可能性があり、フレーム同期の
後方保護が１段の場合、すなわち、フレームパルスとＣ
ＲＶパルスの一致を確認後すぐフレーム同期を引込む場
合、誤ってフレーム同期を引込む可能性があるという課
題があった。

【０００６】この発明は、上記のような課題を解決する
ためになされたものであり、ブロック同期がはずれクロ
ックの位相が反転した時の同期復帰時間が小さい多重分
離装置を得ることを目的としており、さらに、ブロック
同期はずれから直ちにフレーム同期引込み動作を行った
場合、フレーム同期の後方保護が１段の場合においても
誤ってフレーム同期を引込む可能性がない多重分離装置
を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明にかかる多重分
離装置は、クロック位相反転パルスを遅延させフレーム
同期回路に入力することにより、ブロック同期回路によ
りクロック位相を反転したときにフレーム同期回路を同
期はずれ状態にするシフトレジスタ回路を備えたもので
ある。

【０００８】また、この発明にかかる多重分離装置は、
クロック位相反転パルスを遅延させるシフトレジスタ回
路と、シフトレジスタ回路の出力を検出し、フレーム同
期回路をリセットするフレーム同期リセット信号を出力
し、フレーム同期回路を同期はずれ状態にするフレーム
同期リセット回路と、フレーム同期リセット回路の出力
により入力許可状態となりＣＭＩ復号回路の出力がマー
ク符号となったときにフレーム同期リセット回路のフレ
ーム同期リセット信号を停止する信号を出力するマーク
符号検出回路とを備えたものである。

【０００９】また、この発明にかかる多重分離装置は、
クロック位相反転パルスを遅延させるシフトレジスタ回
路と、シフトレジスタ回路の出力を検出し、フレーム同
期回路をリセットするフレーム同期リセット信号を出力
し、フレーム同期回路を同期はずれ状態にするフレーム
同期リセット回路と、フレーム同期リセット回路の出力
により入力許可状態となりＣＭＩ復号回路の出力がマー
ク符号となったときにフレーム同期リセット回路のフレ
ーム同期リセット信号を停止する信号を出力するマーク
符号検出回路と、フレーム同期リセット回路の出力によ
り入力許可状態となりＣＭＩ復号回路の出力がスペース
符号であり、かつ符号則違反検出回路の出力が符号則違
反となったときにフレーム同期リセット回路のフレーム
同期リセット信号を停止する信号を出力するスペース符
号の符号則違反検出回路とを備えたものである。

【００１０】

【作用】この発明にかかる多重分離装置は、クロック位
相反転パルスを遅延させフレーム同期回路に入力するこ
とにより、ブロック同期回路によりクロック位相を反転
したときにフレーム同期回路を同期はずれ状態にするシ
フトレジスタ回路を備えたものであるので、ブロック同
期がはずれ、クロックの位相が反転したときに、直ちに
フレーム同期をはずし同期引込み動作を行い、フレーム
同期を引込み正しいデータを出力するまでの同期復帰時
間が小さくなる。

【００１１】また、この発明にかかる多重分離装置は、
クロック位相反転パルスを遅延させるシフトレジスタ回
路と、シフトレジスタ回路の出力を検出し、フレーム同
期回路をリセットするフレーム同期リセット信号を出力
し、フレーム同期回路を同期はずれ状態にするフレーム
同期リセット回路と、フレーム同期リセット回路の出力
により入力許可状態となりＣＭＩ復号回路の出力がマー
ク符号となったときにフレーム同期リセット回路のフレ
ーム同期リセット信号を停止する信号を出力するマーク
符号検出回路とを備えたもの、あるいは、さらに、フレ
ーム同期リセット回路の出力により入力許可状態となり
ＣＭＩ復号回路の出力がスペース符号であり、かつ符号
則違反検出回路の出力が符号則違反となったときにフレ
ーム同期リセット回路のフレーム同期リセット信号を停
止する信号を出力するスペース符号の符号則違反検出回
路を備えたものであるので、ブロック同期がはずれ、ク
ロックの位相が反転したときに、直ちにフレーム同期を
はずし同期引込み動作を行い、フレーム同期を引込み正
しいデータを出力するまでの同期復帰時間が小さくなる
とともに、フレーム同期の後方保護が１段のときでも、
誤ったＣＲＶの検出により誤ってフレーム同期を引込む
可能性がない。

【００１２】

【実施例】実施例１．図１はこの発明の一実施例の多重
分離装置の構成を示すブロック図である。図において、
１〜７は、上記従来装置と全く同一のものである。８は
、シフトレジスタ回路である。図２はシフトレジスタ回
路の回路例である。図３はこの実施例の動作を示すタイ
ミングチャートである。

【００１３】次に動作について説明する。図１において
、ブロック同期回路３が、クロックの位相がデータの位
相に対し誤っていると確認した場合、ｆ（ｂｐｓ）クロ
ックの位相が反転する以前のデータは、装置がＣＭＩデ
ータの区切を誤って認識しているため、誤ったものであ
り、ＣＲＶ検出回路２の出力も誤ったものである。この
ため、フレーム同期回路６は、誤った位相で同期状態と
なっている。ここで、図３で示されるように、ｆ（ｂｐ
ｓ）クロックの位相反転からＮＲＺ出力に正しいデータ
が出力されるまでのタイミングがｆ（ｂｐｓ）クロック
で３クロック目であると仮定する。シフトレジスタ回路
８はクロック同期反転パルスをＮＲＺ出力に正しいデー
タが出力される直前まで遅延させ、リセット信号がフレ
ーム同期回路６に入力する。フレーム同期回路６は、Ｎ
ＲＺ出力に正しいデータが出力される直前に同期はずれ
状態となり、最初の正しいデータからフレーム同期引込
み動作を開始するため、フレーム同期がはずれるために
要する時間だけ同期復帰時間が小さくなる。この種の同
期方式の場合、符号誤りがないと仮定するとフレーム同
期はずれ時間の最大値は、前方同期保護段数ｎ、フレー
ム長Ｎを用いて次式で表わされる。

【００１４】

【数１】

【００１５】また、この種の同期方式の場合、符号誤り
がないと仮定するとフレーム同期引込み時間の最大値は
、後方同期保護段数ｍ、フレーム長Ｎを用いて次式で表
わされる。

【００１６】

【数２】

【００１７】この種の同期方式は、誤同期引込み率が小
さいため、ｍを小さくすることができ、通常、

【００１
８】

【数３】

【００１９】であり、ブロック同期はずれからフレーム
同期引込みまでの同期復帰時間は半分以下になる。

【００２０】実施例２．図４はこの発明の他の一実施例
の多重分離装置の構成を示すブロック図である。図にお
いて、８はシフトレジスタ回路、９はマーク符号検出回
路、１０はフレーム同期リセット回路である。図５はシ
フトレジスタ回路８、マーク符号検出回路９、フレーム
同期リセット回路１０の回路例である。図において、１
２はＲＳフリップフロップ（以下ＲＳ−ＦＦとする。）
、１３はＡＮＤゲート、１４はマーク符号検出用フリッ
プフロップである。１５はタイミング調整用フリップフ
ロップである。図６はこの実施例の動作を示すタイミン
グチャートである。

【００２１】次に動作について説明する。図６に示され
るように、ｆ（ｂｐｓ）クロックの位相反転からＮＲＺ
データ出力に正しいデータが出力されるまでのタイミン
グがｆ（ｂｐｓ）クロックで３クロック目であると仮定
する。シフトレジスタ回路８は、クロック同期反転パル
スをＮＲＺデータ出力に正しいデータが出力されるまで
遅延させ、ＲＳ−ＦＦ１２のセット端子に入力する。Ｒ
Ｓ−ＦＦ１２は“Ｈ”を出力し、ＡＮＤゲート１３は入
力許可状態となり、ＡＮＤゲート１３はＮＲＺデータを
出力する。ＡＮＤゲート１３から出力されるＮＲＺデー
タが“Ｈ”になって２クロック後、ＲＳ−ＦＦ１２がリ
セットされ、フレーム同期回路６のリセットが解除され
る。このようにして、フレーム同期回路６は最初のマー
ク符号検出の次のビットから同期引込み動作を開始する
。図４によれば、実施例１と同様な動作が期待できると
ともに、さらに後方保護が１段であっても、最初のマー
ク符号を誤ってＣＲＶと検出してフレーム同期を引込み
再びフレーム同期をはずすための時間を要することはな
く、確実な同期引込みを行うことができる。

【００２２】実施例３．図７はこの発明の多重分離装置
の他の一実施例である。図において、１〜１０は実施例
３と同一のものであり、１１はスペース符号のＣＲＶ検
出回路である。図８はシフトレジスタ回路８、マーク符
号検出回路９、フレーム同期リセット回路１０、スペー
ス符号のＣＲＶ検出回路の回路例である。図において、
１６はインバータ、１７は第２のＡＮＤゲート、１８は
第３のＡＮＤゲート、１５はスペース符号のＣＲＶ検出
用フリップフロップ、２０はＯＲゲートである。図９は
この実施例のスペース符号のＣＲＶによるリセット解除
動作を示すタイミングチャートである。

【００２３】次に動作について説明する。図９に示され
るように、ｆ（ｂｐｓ）クロックの位相反転からＮＲＺ
データ出力に正しいデータが出力されるまでのタイミン
グがｆ（ｂｐｓ）クロックで３クロック目であると仮定
する。シフトレジスタ回路８は、クロック同期反転パル
スをＮＲＺデータ出力に正しいデータが出力されるまで
遅延させ、ＲＳ−ＦＦ１２のセット端子に入力する。Ｒ
Ｓ−ＦＦ１０は“Ｈ”を出力し、ＡＮＤゲート１３はお
よび第３のＡＮＤゲート１８は入力許可状態となり、Ａ
ＮＤゲート１３はＮＲＺデータを出力し、第３のＡＮＤ
ゲート１８は第２のＡＮＤゲート１７の出力であるＮＲ
Ｚの補符号とＣＭＩパルスの論理積を出力する。ＡＮＤ
ゲート１３の出力が“Ｈ”になって２クロック後、ある
いは、第３のＡＮＤゲート１８の出力が“Ｈ”になって
１クロック後、はＲＳ−ＦＦ１２がリセットされ、フレ
ーム同期回路６のリセットが解除される。このようにし
て、フレーム同期回路６は最初のマーク符号検出の次の
ビットからあるいは、スペース符号のＣＲＶを検出した
ビットから同期引込み動作を開始する。図７によれば、
実施例２と同様な動作が期待できるとともに、さらにス
ペース符号の連続の場合に対しても確実な同期引込みを
行うことができる。

【００２４】

【発明の効果】以上のようにこの発明による多重分離装
置は、クロック位相反転パルスを遅延させフレーム同期
回路に入力することにより、ブロック同期回路によりク
ロック位相を反転したときにフレーム同期回路を同期は
ずれ状態にするシフトレジスタ回路を備えたものである
ので、フレーム同期がはずれるまでの前方保護による時
間だけ同期復帰時間が小さくなる。

【００２５】また、この発明にかかる多重分離装置とし
て、クロック位相反転パルスを遅延させるシフトレジス
タ回路と、シフトレジスタ回路の出力を検出し、フレー
ム同期回路をリセットするフレーム同期リセット信号を
出力し、フレーム同期回路を同期はずれ状態にするフレ
ーム同期リセット回路と、フレーム同期リセット回路の
出力により入力許可状態となりＣＭＩ復号回路の出力が
マーク符号となったときにフレーム同期リセット回路の
フレーム同期リセット信号を停止する信号を出力するマ
ーク符号検出回路とを備えたものを用いれば、フレーム
同期の後方保護が１段であっても、最初のマーク符号で
誤ってＣＲＶを検出しても誤ってフレーム同期を引込む
ことはない。

【００２６】また、この発明にかかる多重分離装置とし
て、クロック位相反転パルスを遅延させるシフトレジス
タ回路と、シフトレジスタ回路の出力を検出し、フレー
ム同期回路をリセットするフレーム同期リセット信号を
出力し、フレーム同期回路を同期はずれ状態にするフレ
ーム同期リセット回路と、フレーム同期リセット回路の
出力により入力許可状態となりＣＭＩ復号回路の出力が
マーク符号となったときにフレーム同期リセット回路の
フレーム同期リセット信号を停止する信号を出力するマ
ーク符号検出回路と、フレーム同期リセット回路の出力
により入力許可状態となりＣＭＩ復号回路の出力がスペ
ース符号であり、かつ符号則違反検出回路の出力が符号
則違反となったときにフレーム同期リセット回路のフレ
ーム同期リセット信号を停止する信号を出力するスペー
ス符号の符号則違反検出回路とを備えたものを用いれば
、スペース符号の連続に対しても確実に同期を引込むこ
とができる。

【図面の簡単な説明】

【図１】この発明の一実施例による多重分離装置の構成
を示すブロック図である。

【図２】この発明の一実施例によるシフトレジスタ回路
の回路例である。

【図３】この発明の一実施例によるフレーム同期リセッ
ト回路の動作を示すタイミングチャートである。

【図４】この発明の他の実施例による多重分離装置の構
成を示すブロック図である。

【図５】この発明の他の実施例によるシフトレジスタ回
路、フレーム同期リセット回路、マーク符号検出回路の
回路例である。

【図６】この発明の他の実施例によるシフトレジスタ回
路、フレーム同期リセット回路、マーク符号検出回路の
動作を示すタイミングチャートである。

【図７】この発明の他の実施例による多重分離装置の構
成を示すブロック図である。

【図８】この発明の他の実施例によるシフトレジスタ回
路、フレーム同期リセット回路、マーク符号検出回路、
スペース符号の符号則違反検出回路の回路例である。

【図９】この発明の他の実施例によるシフトレジスタ回
路、フレーム同期リセット回路、スペース符号の符号則
違反検出回路のスペース符号の符号則違反によるリセッ
ト解除動作を示すタイミングチャートである。

【図１０】従来のこの種の多重分離装置の構成を示すブ
ロック図である。

【図１１】従来のこの種の多重分離装置におけるブロッ
ク同期回路の動作を示すタイミングチャートである。

【符号の説明】

１　　ＣＭＩ（Ｃｏｄｅｄ　　Ｍａｒｋ　　Ｉｎｖｅｒ
ｓｉｏｎ）復号回路 ２　　符号則違反検出回路 ３　　ブロック同期回路 ４　　クロック２分周回路 ５　　シリアルデータ／パラレルデータ変換回路６　　
フレーム同期回路 ７　　フレームカウンタ回路 ８　　シフトレジスタ回路 ９　　フレーム同期リセット回路 １０　　マーク符号検出回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　ＣＭＩ（Ｃｏｄｅｄ　　Ｍａｒｋ　　
   Ｉｎｖｅｒｓｉｏｎ）復号回路と、符号則違反検出回路
   と、周波数２ｆの伝送クロックを２分周し、周波数ｆの
   クロックを生成するクロック２分周回路と、データのパ
   ターンからデータブロックを検出し、周波数ｆのクロッ
   クの位相が誤っている場合にクロック位相反転パルスを
   発生するブロック同期回路と、ＣＭＩ復号回路に接続さ
   れたパラレルデータ／シリアルデータ変換回路と、この
   パラレルデータ／シリアルデータ変換回路へフレームパ
   ルスを出力するフレームカウンタ回路と、符号則違反検
   出回路の出力信号をフレームパルスと比較し、連続した
   ｎ回の不一致を検出した後同期をはずし、同期がはずれ
   た状態から連続したｍ回の不一致を検出した後同期を引
   込むフレーム同期回路と、クロック位相反転パルスを遅
   延させフレーム同期回路に入力することにより、ブロッ
   ク同期回路によりクロック位相を反転したときにフレー
   ム同期回路を同期はずれ状態にするシフトレジスタ回路
   とを備えた多重分離装置。
2. 【請求項２】　　ＣＭＩ（Ｃｏｄｅｄ　　Ｍａｒｋ　　
   Ｉｎｖｅｒｓｉｏｎ）復号回路と、符号則違反検出回路
   と、周波数２ｆの伝送クロックを２分周し、周波数ｆの
   クロックを生成するクロック２分周回路と、データのパ
   ターンからデータブロックを検出し、周波数ｆのクロッ
   クの位相が誤っている場合にクロック位相反転パルスを
   発生するブロック同期回路と、ＣＭＩ復号回路に接続さ
   れたパラレルデータ／シリアルデータ変換回路と、この
   パラレルデータ／シリアルデータ変換回路へフレームパ
   ルスを出力するフレームカウンタ回路と、符号則違反検
   出回路の出力信号をフレームパルスと比較し、連続した
   ｎ回の不一致を検出した後同期をはずし、同期がはずれ
   た状態から連続したｍ回の不一致を検出した後同期を引
   込むフレーム同期回路と、クロック位相反転パルスを遅
   延させるシフトレジスタ回路と、シフトレジスタ回路の
   出力を検出し、フレーム同期回路をリセットするフレー
   ム同期リセット信号を出力し、フレーム同期回路を同期
   はずれ状態にするフレーム同期リセット回路と、フレー
   ム同期リセット回路の出力により入力許可状態となりＣ
   ＭＩ復号回路の出力がマーク符号となったときにフレー
   ム同期リセット回路のフレーム同期リセット信号を停止
   する信号を出力するマーク符号検出回路とを備えた多重
   分離装置。
3. 【請求項３】　　ＣＭＩ（Ｃｏｄｅｄ　　Ｍａｒｋ　　
   Ｉｎｖｅｒｓｉｏｎ）復号回路と、符号則違反検出回路
   と、周波数２ｆの伝送クロックを２分周し、周波数ｆの
   クロックを生成するクロック２分周回路と、データのパ
   ターンからデータブロックを検出し、周波数ｆのクロッ
   クの位相が誤っている場合にクロック位相反転パルスを
   発生するブロック同期回路と、ＣＭＩ復号回路に接続さ
   れたパラレルデータ／シリアルデータ変換回路と、この
   パラレルデータ／シリアルデータ変換回路へフレームパ
   ルスを出力するフレームカウンタ回路と、符号則違反検
   出回路の出力信号をフレームパルスと比較し、連続した
   ｎ回の不一致を検出した後同期をはずし、同期がはずれ
   た状態から連続したｍ回の不一致を検出した後同期を引
   込むフレーム同期回路と、クロック位相反転パルスを遅
   延させるシフトレジスタ回路と、シフトレジスタ回路の
   出力を検出し、フレーム同期回路をリセットするフレー
   ム同期リセット信号を出力し、フレーム同期回路を同期
   はずれ状態にするフレーム同期リセット回路と、フレー
   ム同期リセット回路の出力により入力許可状態となりＣ
   ＭＩ復号回路の出力がマーク符号となったときにフレー
   ム同期リセット回路のフレーム同期リセット信号を停止
   する信号を出力するマーク符号検出回路と、フレーム同
   期リセット回路の出力により入力許可状態となりＣＭＩ
   復号回路の出力がスペース符号であり、かつ符号則違反
   検出回路の出力が符号則違反となったときにフレーム同
   期リセット回路のフレーム同期リセット信号を停止する
   信号を出力するスペース符号の符号則違反検出回路とを
   備えた多重分離装置。