JPH0430473A - ショットキーバリア半導体装置の製造方法 - Google Patents
ショットキーバリア半導体装置の製造方法Info
- Publication number
- JPH0430473A JPH0430473A JP13610690A JP13610690A JPH0430473A JP H0430473 A JPH0430473 A JP H0430473A JP 13610690 A JP13610690 A JP 13610690A JP 13610690 A JP13610690 A JP 13610690A JP H0430473 A JPH0430473 A JP H0430473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- schottky barrier
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板の一主面上にシッットキーバリア
を形成する電極が被着し、さらにその主面に電極の外周
に隣接して電極を包囲するフィールドプレート層を備え
たショットキーバリア半導体装置の製造方法に関する。
を形成する電極が被着し、さらにその主面に電極の外周
に隣接して電極を包囲するフィールドプレート層を備え
たショットキーバリア半導体装置の製造方法に関する。
ショットキーバリア半導体装置は、その高速性。
低損失性に利点があるが、ｐｎ接合半導体装置にくらべ
て耐圧の点で劣るため、その改良が必要とされている。
て耐圧の点で劣るため、その改良が必要とされている。
ショットキーバリア半導体装置の高耐圧化をはかるもの
として、特開昭６３−９４６７３号公報、特開昭６３−
９４６７４号公報に公知のフィールドプレートを設けた
構造がある。第２図はそのような構造ももつショットキ
ーバリア半導体装置のうちのショットキーバリアダイオ
ードを示し、ｎ。
として、特開昭６３−９４６７３号公報、特開昭６３−
９４６７４号公報に公知のフィールドプレートを設けた
構造がある。第２図はそのような構造ももつショットキ
ーバリア半導体装置のうちのショットキーバリアダイオ
ードを示し、ｎ。
層１１の上に！１−層１２が積層されてなる半導体基板
ｌの上にシッットキーバリアを形成する電極２が被着し
、その電極２の外層に隣接して電極を包囲するようにフ
ィールドプレート３が形成されている。このフィールド
プレート３によってその下のｎ−層１２の表面近傍、と
くに電極端２０における電界集中を緩和し、耐圧を向上
させようとするものである。前記公報に記載された従来
技術においては、チタンを主成分とする薄膜層を半導体
領域上に形成した後、酸化雰囲気中で熱処理を施して得
た高抵抗層をフィールドプレート３としている。
ｌの上にシッットキーバリアを形成する電極２が被着し
、その電極２の外層に隣接して電極を包囲するようにフ
ィールドプレート３が形成されている。このフィールド
プレート３によってその下のｎ−層１２の表面近傍、と
くに電極端２０における電界集中を緩和し、耐圧を向上
させようとするものである。前記公報に記載された従来
技術においては、チタンを主成分とする薄膜層を半導体
領域上に形成した後、酸化雰囲気中で熱処理を施して得
た高抵抗層をフィールドプレート３としている。
逆方向電圧印加時に、このフィールドプレート部分にも
ショットキーバリアダイオードとしての飽和電流■３が
流れるが、フィールドプレート部分のシート抵抗Ｒ，が
■、に見合う適当な値であれば、電極端２０から遠ざか
るに従い緩やかに電位が低下し、フィールドプレート３
の長さ方向に安定な電位分布が形成され、電界集中が緩
和される。
ショットキーバリアダイオードとしての飽和電流■３が
流れるが、フィールドプレート部分のシート抵抗Ｒ，が
■、に見合う適当な値であれば、電極端２０から遠ざか
るに従い緩やかに電位が低下し、フィールドプレート３
の長さ方向に安定な電位分布が形成され、電界集中が緩
和される。
従って、所望のシート抵抗（１００〜１０００ ＭΩ）
を有するフィールドプレート層を得ることが可能ならば
、高耐圧構造のショットキーバリア半導体装置を得るこ
とが可能となる。
を有するフィールドプレート層を得ることが可能ならば
、高耐圧構造のショットキーバリア半導体装置を得るこ
とが可能となる。
第３図［ａｌ〜（ｅｌはｎ型ショットキーバリアダイオ
ードの１素子の製造工程を順次示す断面図である。
ードの１素子の製造工程を順次示す断面図である。
同図（ａｌに示す半導体基板１はＧａＡｓからなり、ｎ
゛基板１１の上にｎ−層１２をエピタキシャル成長させ
たものである。このｎ″基板１１の下面に、同図（ｂ）
に示すようにＡｕ −Ｇｅからなるオーム性接触電極４
を真空蒸着法により形成する０次に、同図（Ｃ１におい
てはｎ−層１２の上に約１−の厚さのＭ層を真空蒸着法
にて成膜し、フォトエツチングによりパタニングしてバ
リア金属電極２を形成する。同図（ｄｌにおいては、バ
リア金属電極２を含めたｎ−層１２の上面全面を真空蒸
着法による１００〜３００人の厚さのＴｉ薄膜によって
被覆したのちフォトエツチングによりバターニングし、
つづいて酸化雰囲気中で熱処理を施してＴｉを酸化し、
高抵抗性の酸化チタンからなるフィールドプレート３を
形成する。
゛基板１１の上にｎ−層１２をエピタキシャル成長させ
たものである。このｎ″基板１１の下面に、同図（ｂ）
に示すようにＡｕ −Ｇｅからなるオーム性接触電極４
を真空蒸着法により形成する０次に、同図（Ｃ１におい
てはｎ−層１２の上に約１−の厚さのＭ層を真空蒸着法
にて成膜し、フォトエツチングによりパタニングしてバ
リア金属電極２を形成する。同図（ｄｌにおいては、バ
リア金属電極２を含めたｎ−層１２の上面全面を真空蒸
着法による１００〜３００人の厚さのＴｉ薄膜によって
被覆したのちフォトエツチングによりバターニングし、
つづいて酸化雰囲気中で熱処理を施してＴｉを酸化し、
高抵抗性の酸化チタンからなるフィールドプレート３を
形成する。
このあと、上面全面をＣＶＤ法によるシリコン酸化膜あ
るいはシリコン窒化膜により被覆し、フォトエツチング
によりパターニングして同図（ａ）に示すようにフィー
ルドプレート層３を覆い、バリア金属電極２の上に開口
部６を有する絶縁保護膜５を形成する。
るいはシリコン窒化膜により被覆し、フォトエツチング
によりパターニングして同図（ａ）に示すようにフィー
ルドプレート層３を覆い、バリア金属電極２の上に開口
部６を有する絶縁保護膜５を形成する。
以上の製造工程において、フォトリソグラフィによるパ
ターニングは、バリア金属電極２．フィールドプレート
層３および絶縁保護膜５の形成にそれぞれ必要であり、
異物の付着による汚染により素子の欠陥を生じるおそれ
が多いことから、素子の歩留まり向上のためには、パタ
ーニング工程数を低減することが望ましい。
ターニングは、バリア金属電極２．フィールドプレート
層３および絶縁保護膜５の形成にそれぞれ必要であり、
異物の付着による汚染により素子の欠陥を生じるおそれ
が多いことから、素子の歩留まり向上のためには、パタ
ーニング工程数を低減することが望ましい。
本発明の目的は、製造工程中におけるバターニング工程
数を低減し、高耐圧構造を歩留まり良く得ることのでき
るショットキーバリア半導体装置の製造方法を提供する
ことにある。
数を低減し、高耐圧構造を歩留まり良く得ることのでき
るショットキーバリア半導体装置の製造方法を提供する
ことにある。
上記の目的を達成するために、本発明は、半導体基板の
一主面の領域にショットキーバリアを形成する金属を掻
が接触し、その電極の外周に隣接してそれを包囲する高
抵抗性のフィールドプレート層が前記主面に被着し、そ
の上を前記バリア金ｒＩＡ′Ｔ！１極の上に開口部を有
する絶縁保護膜が被覆するショットキーバリア半導体装
置の製造方法において、バリア金属電極を形成後、その
電極を含む半導体基板上面をＴｉ膜で被覆し、パターニ
ングしてバリア金属上面上に開口部を形成し、次いで酸
素を含む雰囲気中で加熱してＴｉ膜を高抵抗性の酸化チ
タン膜とし、さらにより酸素濃度の高い雰囲気中で加熱
してＴｉ膜の表面層を絶縁性の酸化Ｔｉ膜とするものと
する。
一主面の領域にショットキーバリアを形成する金属を掻
が接触し、その電極の外周に隣接してそれを包囲する高
抵抗性のフィールドプレート層が前記主面に被着し、そ
の上を前記バリア金ｒＩＡ′Ｔ！１極の上に開口部を有
する絶縁保護膜が被覆するショットキーバリア半導体装
置の製造方法において、バリア金属電極を形成後、その
電極を含む半導体基板上面をＴｉ膜で被覆し、パターニ
ングしてバリア金属上面上に開口部を形成し、次いで酸
素を含む雰囲気中で加熱してＴｉ膜を高抵抗性の酸化チ
タン膜とし、さらにより酸素濃度の高い雰囲気中で加熱
してＴｉ膜の表面層を絶縁性の酸化Ｔｉ膜とするものと
する。
雰囲気中の酸素濃度を変えることにより、すでにバター
ニングしたＴｉ膜の下層を高抵抗性の酸化Ｔｉ、例えば
ＴｉｚＯｉの膜、上層を絶縁性の酸化ＴｉＴｉ０ｚの膜
にすることができる。高抵抗性の酸化Ｔｉ膜は、バリア
金属の外側に隣接し半導体基板に接触しているのでフィ
ールドプレート層として役立ち、絶縁性の酸化Ｔｉ膜は
そのフィールドプレート層を覆い、バリア金属電極上に
開口部を有する絶縁保護膜として役立つ。そして、フィ
ールドプレート層および絶縁保護膜を形成するための成
膜とバターニングが各１回ですみ、製造工程が簡略化す
る。
ニングしたＴｉ膜の下層を高抵抗性の酸化Ｔｉ、例えば
ＴｉｚＯｉの膜、上層を絶縁性の酸化ＴｉＴｉ０ｚの膜
にすることができる。高抵抗性の酸化Ｔｉ膜は、バリア
金属の外側に隣接し半導体基板に接触しているのでフィ
ールドプレート層として役立ち、絶縁性の酸化Ｔｉ膜は
そのフィールドプレート層を覆い、バリア金属電極上に
開口部を有する絶縁保護膜として役立つ。そして、フィ
ールドプレート層および絶縁保護膜を形成するための成
膜とバターニングが各１回ですみ、製造工程が簡略化す
る。
第１図ｆＭ１〜（１１）は本発明の一実施例のｎ型ショ
ットキーバリアダイオード製造工程を順次示す断面図で
、第２図、第３図と共通の部分には同一の符号が付され
ている。同図＋ａ＋に示す半導体基板１は、第３図ｔａ
＋に示したものと同様にＧａＡｓからなり、ｎ゛基板１
１にｎ−層１２をエピタキシャル成長させたものである
。ｎ−層１２の不純物濃度は２Ｘ１０”１弓、厚さは２
０−であった、第１図（ｂｌに示すようにこのｎ”基板
の下面に第３図−）と同様Ａｕ −Ｇｅ合金からなるオ
ーム性接触電極４を真空蒸着法により形成する０次の第
１図ｔｅｌにおいても、第３図ｆｃ）と同様にｎ−層１
２の上２約１−の厚さのＭ層を真空蒸着法にて成膜し、
フォトエツチングによりパターニングしてバリア金属電
極２を形成する。さらに、第１図ｆｄｌにおいて、基板
上全面に厚さが５００人のＴｉ膜７を真空蒸着法にて形
成し、次いでパターニングしてバリア金属電極２の上に
開口部６を開ける。このあと、まず５〜１０％の０２ガ
スと９５〜９０％のＮ２ガスからなる雰囲気中で３５０
℃、１０〜３０分間の熱処理を施す。これによりＴｉ膜
７は酸化され、高抵抗性の酸化Ｔｉ膜３となる。引きつ
づき、３０〜４０％の０．ガスと７５〜６０％のＮ８ガ
スからなる雰囲気中で４５０℃、５〜ｌＯ分間の熱処理
を施す、これにより、高抵抗性の酸化Ｔｉ膜はさらに酸
化され、表面層は絶縁性の酸化Ｔｉ膜５となる。熱処理
時間を変えることにより、Ｔｉ膜７から表面に形成され
る絶縁性層５の厚さおよび残った高抵抗層３の厚さを変
えることが可能であり、同図１ｅｔに示すようにＴｉ膜
７を所望の厚さの高抵抗フィールドプレート層３とそれ
を外気から遮断する絶縁保護膜５とすることができる。
ットキーバリアダイオード製造工程を順次示す断面図で
、第２図、第３図と共通の部分には同一の符号が付され
ている。同図＋ａ＋に示す半導体基板１は、第３図ｔａ
＋に示したものと同様にＧａＡｓからなり、ｎ゛基板１
１にｎ−層１２をエピタキシャル成長させたものである
。ｎ−層１２の不純物濃度は２Ｘ１０”１弓、厚さは２
０−であった、第１図（ｂｌに示すようにこのｎ”基板
の下面に第３図−）と同様Ａｕ −Ｇｅ合金からなるオ
ーム性接触電極４を真空蒸着法により形成する０次の第
１図ｔｅｌにおいても、第３図ｆｃ）と同様にｎ−層１
２の上２約１−の厚さのＭ層を真空蒸着法にて成膜し、
フォトエツチングによりパターニングしてバリア金属電
極２を形成する。さらに、第１図ｆｄｌにおいて、基板
上全面に厚さが５００人のＴｉ膜７を真空蒸着法にて形
成し、次いでパターニングしてバリア金属電極２の上に
開口部６を開ける。このあと、まず５〜１０％の０２ガ
スと９５〜９０％のＮ２ガスからなる雰囲気中で３５０
℃、１０〜３０分間の熱処理を施す。これによりＴｉ膜
７は酸化され、高抵抗性の酸化Ｔｉ膜３となる。引きつ
づき、３０〜４０％の０．ガスと７５〜６０％のＮ８ガ
スからなる雰囲気中で４５０℃、５〜ｌＯ分間の熱処理
を施す、これにより、高抵抗性の酸化Ｔｉ膜はさらに酸
化され、表面層は絶縁性の酸化Ｔｉ膜５となる。熱処理
時間を変えることにより、Ｔｉ膜７から表面に形成され
る絶縁性層５の厚さおよび残った高抵抗層３の厚さを変
えることが可能であり、同図１ｅｔに示すようにＴｉ膜
７を所望の厚さの高抵抗フィールドプレート層３とそれ
を外気から遮断する絶縁保護膜５とすることができる。
高耐圧構造のショットキーバリアダイオードを得るため
には、フィールドプレート層３の厚さを１００〜３００
人とすることが望ましい。
には、フィールドプレート層３の厚さを１００〜３００
人とすることが望ましい。
上記の製造工程によって作られたショットキーバリアダ
イオードは、２５０ Ｖの耐圧 （ＩＩ伏電電圧を示し
た。これは、ｎ−層１２の不純物濃度におけるバルク耐
圧にほぼ等しく、高抵抗フィールドプレート層３によっ
て表面領域での電界集中が緩和された効果は明らがであ
る。
イオードは、２５０ Ｖの耐圧 （ＩＩ伏電電圧を示し
た。これは、ｎ−層１２の不純物濃度におけるバルク耐
圧にほぼ等しく、高抵抗フィールドプレート層３によっ
て表面領域での電界集中が緩和された効果は明らがであ
る。
本発明は、上記のダイオードに限らず、半導体基板表面
にシッフトキーバリア金属電極とそれを囲むフィールド
プレート層を有する半導体装置において実施できること
はいうまでもない。
にシッフトキーバリア金属電極とそれを囲むフィールド
プレート層を有する半導体装置において実施できること
はいうまでもない。
本発明によれば、シッットキーバリア電極を取囲むフィ
ールドプレートの高抵抗性膜およびそれを覆う絶縁保護
膜をＴｉ膜の加熱時の雰囲気中の酸素濃度を変えること
によって連続的に形成し、パターニングは酸化前のＴｉ
膜について行うことにより、従来方法より成膜工程およ
びパターニング工程を１回減らすことができ、製造工程
が簡略化するので、従来方法より高い良品率でシッット
キーバリア半導体装置を製造することができるようにな
った。
ールドプレートの高抵抗性膜およびそれを覆う絶縁保護
膜をＴｉ膜の加熱時の雰囲気中の酸素濃度を変えること
によって連続的に形成し、パターニングは酸化前のＴｉ
膜について行うことにより、従来方法より成膜工程およ
びパターニング工程を１回減らすことができ、製造工程
が簡略化するので、従来方法より高い良品率でシッット
キーバリア半導体装置を製造することができるようにな
った。
第１図は本発明の一実施例のショットキーバリアダイオ
ード製造工程をｉａｌ〜＋８１の順に示す断面図、第２
図はショットキーバリアダイオードの基本的構造を示す
断面図、第３図は従来のショットキーバリアダイオード
の製造工程を（４）〜ｌａｌの順に示す断面図である。 １：半導体基板、２：バリア金属電極、３：フィールド
プレート層、４：Ａｕ−Ｇｅ電極、５：絶縁保護膜、６
：開口部、７：Ｔｉ膜。
ード製造工程をｉａｌ〜＋８１の順に示す断面図、第２
図はショットキーバリアダイオードの基本的構造を示す
断面図、第３図は従来のショットキーバリアダイオード
の製造工程を（４）〜ｌａｌの順に示す断面図である。 １：半導体基板、２：バリア金属電極、３：フィールド
プレート層、４：Ａｕ−Ｇｅ電極、５：絶縁保護膜、６
：開口部、７：Ｔｉ膜。
Claims (1)
- １）半導体基板の一主面の領域にシヨットキーバリアを
形成する金属電極が接触し、その電極の外周に隣接して
それを包囲する高抵抗性のフィールドプレート層が前記
主面に被着し、その上を前記バリア金属電極の上に開口
部を有する絶縁保護膜が被覆するショットキーバリア半
導体装置の製造方法において、バリア金属電極を形成後
、その電極を含む半導体基板上面をチタン膜で被覆し、
パターニングしてバリア金属上面上に開口部を形成し、
次いで酸素を含む雰囲気中で加熱して前記チタン膜を高
抵抗性の酸化チタン膜とし、さらにより酸素濃度の高い
雰囲気中で加熱してチタン膜の表面層を絶縁性の酸化チ
タン膜とすることを特徴とするショットキーバリア半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13610690A JPH0430473A (ja) | 1990-05-25 | 1990-05-25 | ショットキーバリア半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13610690A JPH0430473A (ja) | 1990-05-25 | 1990-05-25 | ショットキーバリア半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430473A true JPH0430473A (ja) | 1992-02-03 |
Family
ID=15167424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13610690A Pending JPH0430473A (ja) | 1990-05-25 | 1990-05-25 | ショットキーバリア半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111132A (ja) * | 2000-08-12 | 2002-04-12 | Samsung Electro Mech Co Ltd | 半導体レーザーダイオードの製造方法 |
-
1990
- 1990-05-25 JP JP13610690A patent/JPH0430473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111132A (ja) * | 2000-08-12 | 2002-04-12 | Samsung Electro Mech Co Ltd | 半導体レーザーダイオードの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| US5081510A (en) | High-voltage semiconductor device having a rectifying barrier, and method of fabrication | |
| JPH0350414B2 (ja) | ||
| US4980749A (en) | P-N junction semiconductor device and method of fabrication | |
| JP2577345B2 (ja) | 半導体装置 | |
| JPH0515311B2 (ja) | ||
| JPH0580157B2 (ja) | ||
| JPH0575101A (ja) | シヨツトキ障壁を有する半導体装置 | |
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JPH042167A (ja) | ショットキバリア半導体装置 | |
| JP2932305B2 (ja) | 半導体装置の製造方法 | |
| JPH0864845A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH1084120A (ja) | 半導体装置 | |
| JPH0485965A (ja) | ショットキバリア半導体装置の製造方法 | |
| JP2884376B2 (ja) | 金属酸化物抵抗体の形成方法 | |
| JP3389944B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH04239176A (ja) | ショットキ障壁を有する半導体装置 | |
| JPH0618272B2 (ja) | シヨツトキバリア半導体装置 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JPH0311897Y2 (ja) | ||
| JPH01319974A (ja) | 半導体装置 | |
| JPH0817228B2 (ja) | 半導体装置の製造方法 | |
| JPH0515312B2 (ja) |