JPH04305744A

JPH04305744A - 論理演算装置

Info

Publication number: JPH04305744A
Application number: JP3005983A
Authority: JP
Inventors: Tadashi Yoshida; 忠司吉田
Original assignee: Toshiba Corp; Toshiba Computer Engineering Corp
Current assignee: Toshiba Corp; Toshiba Computer Engineering Corp
Priority date: 1991-01-22
Filing date: 1991-01-22
Publication date: 1992-10-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は論理演算装置に関し、
特にメモリ上データと書き込みデータとの論理演算結果
をそのメモリに書き込んでメモリ上データを更新する論
理演算装置に関する。

【０００２】

【従来の技術】一般に、論理演算装置は２種類のデータ
間で論理演算を実行するが、画像処理装置等においては
、ビットマップメモリ上のデータと書き込みデータ間で
論理演算を行い、その演算結果を新たなデータとしてビ
ットマップメモリに再格納するという処理が行われてい
る。

【０００３】この論理演算は画像の変倍等を行うための
演算であり、例えば、ビットマップメモリ上のデータ（
Ａ）と書き込みデータ（Ｂ）との間の論理和演算（Ａ＋
Ｂ）、（Ａ＋Ｂ￣）、または論理積演算（Ａ・Ｂ）、（
Ａ・Ｂ￣）が行われる。ここで、Ｂ￣はデータＢの反転
論理データを示している。図４には、メモリ上データと
書き込みデータ間で論理演算を行うための従来の論理演
算装置の構成が示されている。

【０００４】この論理演算装置において、論理演算回路
１１は、演算モード信号に応じた論理演算、つまり２つ
のデータＡ，Ｂ間の論理和演算（Ａ＋Ｂ）、（Ａ＋Ｂ￣
）、または論理積演算（Ａ・Ｂ）、（Ａ・Ｂ￣）等を実
行する。データＢは外部から与えられるものであり、デ
ータＡはビットマップメモリ１２から読み出されたデー
タである。論理演算回路１１による演算結果はビットマ
ップメモリ１２のデータＡの元の格納位置に書き込まれ
、これによってデータＡの内容が書き替えられる。

【０００５】このように従来の論理演算装置においては
、ビットマップメモリ１２からデータを読み出すステッ
プと、データＡとＢの論理演算を実行するステップと、
演算結果をビットマップメモリ１２に書き込むステップ
の３つの処理ステップによって実行される。図５乃至図
７にはこれら３つの処理ステップにおける演算モードと
データ内容との関係がそれぞれ示されている。

【０００６】すなわち、図５のテーブルＴ１　は読み出
しステップにおける演算モードとデータ（ライトデータ
、リードデータ、演算結果データ、メモリ上データ）内
容との関係を示し、図６のテーブルＴ２　は論理演算ス
テップにおける演算モードとデータ（ライトデータ、リ
ードデータ、演算結果データ、メモリ上データ）内容と
の関係を示し、図７のテーブルＴ３　は論理演算ステッ
プにおける演算モードとデータ（ライトデータ、リード
データ、演算結果データ、メモリ上データ）内容との関
係を示している。

【０００７】ここでは、メモリ１２から読み出された１
６ビットのリードデータＡの値「０１２３」（１６進表
示）と、１６ビットの書き込みデータＢ（ライトデータ
）の値「００ＦＦ」（１６進表示）との論理和演算（Ａ
＋Ｂ）を実行する場合を一例として説明する。

【０００８】まず、ビットマップメモリ１２からデータ
Ａが読み出され（図５のテーブルＴ１参照）、次いで、
そのリードデータＡの値「０１２３」とライトデータＢ
の値「００ＦＦ」との論理和演算が実行され、その演算
結果データとして値「０１ＦＦ」の１６ビットデータが
得られる（図６のテーブルＴ２参照）。そして、その演
算結果データがビットマップメモリ１２に書き込まれ、
ビットマップメモリ１２のデータが値「０１ＦＦ」に書
き替えられる（図７のテーブルＴ３　参照）。

【０００９】このように、従来では、メモリ上のデータ
とライトデータとの間で論理演算を行う場合には必ずデ
ータをメモリから読み出すという処理が必要となる。こ
のため、演算処理全体に多くの時間を要し、メモリ内容
の更新処理を高速に実行できないという不具合があった
。

【００１０】

【発明が解決しようとする課題】上記のように従来の論
理演算装置では、メモリ上のデータとライトデータとの
間で論理演算を行う場合には必ずデータをメモリから読
み出すという処理が必要とされ、演算処理全体に多くの
時間を要するという不具合があった。

【００１１】この発明はこのような点に鑑みてなされた
もので、メモリからデータを読み出すこと無くメモリ上
のデータとライトデータとの間の論理演算を実行できる
ようにして、メモリの内容を高速に更新することができ
る演算処理装置を提供することを目的とする。

【００１２】

【課題を解決するための手段および作用】この発明は、
メモリ上データと書き込みデータとの論理演算結果をそ
のメモリに書き込んでメモリ上データを更新する論理演
算装置において、前記論理演算の演算内容に応じて前記
書き込みデータまたはその反転データのビットパターン
をマスクデータとして発生するマスクデータ発生手段と
、前記論理演算の演算内容に応じて全ビット“１”また
は“０”の演算結果データを発生する演算結果発生手段
と、前記マスクデータを書き込みマスクとして用いて前
記演算結果データを前記メモリに書き込み、メモリ上デ
ータを書き替える書き込み手段とを具備することを特徴
とする。

【００１３】この論理演算装置においては、書き込みデ
ータに応じたビットパターンのマスクデータ、および全
ビット“１”または“０”の演算データがそれぞれ論理
演算の内容に応じて発生され、マスクデータで書き込み
可能にされたビット位置にのみ演算データが書き込まれ
る。このため、メモリ上のデータはそのメモリ上のデー
タと書き込みデータの双方の内容を考慮した状態で書き
替えられ、その書き替えられたデータの内容はメモリ上
データと書き込みデータ間の論理和または論理積等の演
算結果と一致する。したがって、メモリからデータを読
み出すこと無くメモリ上のデータと書き込みデータとの
間の論理演算を実行できるようになり、メモリ内容を高
速に更新することが可能となる。

【００１４】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１５】図１にはこの発明の一実施例に係る論理演
算装置が示されている。この論理演算装置は、論理演算
回路２１、マスク制御回路２２、書き込み制御回路２３
、およびビットマップメモリ２４を備えている。

【００１６】論理演算回路２１は、外部から供給される
書き込みデータＢとビットマップメモリ２４の読み出し
データＡとの各種論理演算を実行する。この場合、実行
する論理演算の内容は演算モード信号によって指定され
るが、データＡとデータＢ間の論理和演算（Ａ＋Ｂ）若
しくは（Ａ＋Ｂ￣）、または論理積演算（Ａ・Ｂ）若し
くは（Ａ・Ｂ￣）が指定された場合には、論理演算回路
２１は特定の固定値データを演算結果データとして出力
する。

【００１７】すなわち、論理演算回路２１は、データＡ
とデータＢ間の論理和演算（Ａ＋Ｂ）若しくは（Ａ＋Ｂ
￣）が指定された場合には全ビット“１”の１６ビット
のバイナリーデータ（１６進表示で「ＦＦＦＦ」）を出
力し、データＡとデータＢ間の論理積演算（Ａ・Ｂ）若
しくは（Ａ・Ｂ￣）が指定された場合には全ビット“０
”の１６ビットのバイナリーデータ（１６進表示で「０
０００」）を出力する。

【００１８】マスク制御回路２２は、ビットマップメモ
リ２４に対するデータ書き込みを制御するためのマスク
データを発生する。このマスクデータのパターンとして
は、書き込みデータＢと同一のビットパターン、または
そのデータＢの反転データのビットパターンが選定され
る。どちらのパターンが選定されるかは、演算モード信号に
よって決定される。

【００１９】すなわち、マスク制御回路２２は、（Ａ＋
Ｂ）または（Ａ・Ｂ￣）の演算モードが指定された際に
は書き込みデータＢと同一のビットパターンをマスクデ
ータとして発生し、また、（Ａ＋Ｂ￣）または（Ａ・Ｂ
）の演算モードが指定された際には書き込みデータＢの
反転データのビットパターンをマスクデータとして発生
する。

【００２０】書き込み制御回路２３は、マスクデータを
書き込みマスクとして用いて論理演算回路２１の演算結
果出力をビットマップメモリ２４に書き込む。この場合
、マスクデータのビット“１”に対応するビットについ
てのみビットマップメモリ２４への演算結果データの書
き込みが許可され、マスクデータのビット“０”に対応
するビットについてはビットマップメモリ２４への演算
結果データの書き込みは禁止される。ビットマップメモ
リ２４は、マスクデータの利用によってビット単位でデ
ータの書き替えが可能なメモリである。図２および図３
にはこの発明の論理演算装置における演算モードとデー
タ内容との関係がそれぞれ示されている。

【００２１】すなわち、図２のテーブルＴ１１はこの発
明の論理演算装置における論理演算ステップにおける演
算モードとデータ（ライトデータ、演算結果データ、マ
スクデータ、メモリ上データ）内容との関係を示し、図
３のテーブルＴ１２はこの発明の論理演算装置における
書き込みステップにおける演算モードとデータ（ライト
データ、演算結果データ、マスクデータ、メモリ上デー
タ）内容との関係を示している。

【００２２】ここでは、まず、ビットマップメモリ２４
上の１６ビットデータＡ（１６進表示で「０１２３」）
と１６ビットのライトデータＢ（１６進表示で「００Ｆ
Ｆ」）との論理和演算（Ａ＋Ｂ）を実行する場合につい
て説明する。

【００２３】この場合、（Ａ＋Ｂ）の論理演算モードを
示す演算モード信号が論理演算回路２１、およびマスク
制御回路２２の双方に供給される。この演算モード信号
を受けると、論理演算回路２１は実際の演算を行わずに
全ビット“１”の１６ビットデータ（１６進表示で「Ｆ
ＦＦＦ」）を演算結果データとして発生し、また、マス
ク制御回路２２は、ライトデータＢと同一パターンの１
６ビットのマスクデータ（１６進表示で「００ＦＦ」）
を発生する（図２のテーブルＴ１１参照）。

【００２４】そして、これら１６ビットのマスクデータ
（１６進表示で「００ＦＦ」）と１６ビットの演算結果
データ（１６進表示で「ＦＦＦＦ」）は書き込み制御回
路２３に供給される。書き込み制御回路２３は、マスク
データ（１６進表示で「００ＦＦ」）を書き込みデータ
のマスクとして使用し、そのマスクデータのビット“１
”に対応するビットについてのみ演算結果データ（１６
進表示で「ＦＦＦＦ」）の書き込みを行う。

【００２５】マスクデータは「００ＦＦ」であるので、
１６ビットデータの内の下位８ビット分についてのみ演
算結果データの書き込みが行われる。したがって、メモ
リ上の更新対象の１６ビットデータ（１６進表示で「０
１２３」）の下位８ビットが、演算結果データ（１６進
表示で「ＦＦＦＦ」）の下位８ビットの内容に書き替え
られ、メモリ上の更新対象データは「０１ＦＦ」に更新
される。この更新後の値は、データＡ（「０１２３」）
とデータＢ（「００ＦＦ」）との論理和演算（Ａ＋Ｂ）
の結果に一致する。

【００２６】次に、ビットマップメモリ２４上の１６ビ
ットデータＡ（１６進表示で「８９ＡＢ」）と１６ビッ
トのライトデータＢ（１６進表示で「０ＦＦ０」）との
論理積（Ａ・Ｂ）を実行する場合について説明する。

【００２７】この場合、（Ａ・Ｂ）の論理演算モードを
示す演算モード信号が論理演算回路２１、およびマスク
制御回路２２の双方に供給される。この演算モード信号
を受けると、論理演算回路２１は実際の演算を行わずに
全ビット“０”の１６ビットデータ（１６進表示で「０
０００」）を演算結果データとして発生し、また、マス
ク制御回路２２は、ライトデータＢの反転データパター
ンの１６ビットのマスクデータ（１６進表示で「Ｆ００
Ｆ」）を発生する（図２のテーブルＴ１１参照）。

【００２８】そして、これら１６ビットのマスクデータ
（１６進表示で「Ｆ００Ｆ」）と１６ビットの演算結果
データ（１６進表示で「００００」）は書き込み制御回
路２３に供給される。書き込み制御回路２３は、マスク
データ（１６進表示で「Ｆ００Ｆ」）を書き込みデータ
のマスクとして使用し、そのマスクデータのビット“１
”に対応するビットについてのみ演算結果データ（１６
進表示で「００００」）の書き込みを行う。

【００２９】マスクデータは「Ｆ００Ｆ」であるので、
１６ビットデータの内の上位４ビットおよび下位４ビッ
ト分についてのみ演算結果データの書き込みが行われる
。したがって、メモリ上の更新対象の１６ビットデータ
（１６進表示で「８９ＡＢ」）の上位４ビットと下位４
ビットの内容が、演算結果データ（１６進表示で「００
００」）の上位４ビットと下位４ビットの内容にそれぞ
れ書き替えられ、メモリ上の更新対象データは「０９Ａ
０」に更新される。この更新後の値は、データＡ（「８
９ＡＢ」）とデータＢ（「０ＦＦ０」）との論理積演算
（Ａ・Ｂ）の結果に一致する。

【００３０】次に、ビットマップメモリ２４上の１６ビ
ットデータＡ（１６進表示で「４５６７」）と１６ビッ
トのライトデータＢ（１６進表示で「Ｆ０Ｆ０」）の反
転データＢ￣との論理和（Ａ＋Ｂ￣）を実行する場合に
ついて説明する。

【００３１】この場合、（Ａ＋Ｂ￣）の論理演算モード
を示す演算モード信号が論理演算回路２１、およびマス
ク制御回路２２の双方に供給される。この演算モード信
号を受けると、論理演算回路２１は実際の演算を行わず
に全ビット“１”の１６ビットデータ（１６進表示で「
ＦＦＦＦ」）を演算結果データとして発生し、また、マ
スク制御回路２２は、ライトデータＢの反転データパタ
ーンの１６ビットのマスクデータ（１６進表示で「０Ｆ
０Ｆ」）を発生する（図２のテーブルＴ１１参照）。

【００３２】そして、これら１６ビットのマスクデータ
（１６進表示で「０Ｆ０Ｆ」）と１６ビットの演算結果
データ（１６進表示で「ＦＦＦＦ」）は書き込み制御回
路２３に供給される。書き込み制御回路２３は、マスク
データ（１６進表示で「０Ｆ０Ｆ」）を書き込みデータ
のマスクとして使用し、そのマスクデータのビット“１
”に対応するビットについてのみ演算結果データ（１６
進表示で「ＦＦＦＦ」）の書き込みを行う。

【００３３】マスクデータは「０Ｆ０Ｆ」であるので、
１６ビットデータの内の上位５ビット目から８ビット目
までの４ビット分および下位４ビット分についてのみ演
算結果データの書き込みが行われる。したがって、メモ
リ上の更新対象の１６ビットデータ（１６進表示で「４
５６７」）の上位５ビット目から８ビット目までの４ビ
ット分および下位４ビット分の内容が、演算結果データ
（１６進表示で「ＦＦＦＦ」）の上位５ビット目から８
ビット目までの４ビット分および下位４ビット分の内容
にそれぞれ書き替えられ、メモリ上の更新対象データは
「４Ｆ６Ｆ」に更新される。この更新後の値は、データ
Ａ（「４５６７」）とデータＢ（「Ｆ０Ｆ０」）の反転
データとの論理和演算（Ａ＋Ｂ￣）の結果に一致する。

【００３４】次に、ビットマップメモリ２４上の１６ビ
ットデータＡ（１６進表示で「ＣＤＥＦ」）と１６ビッ
トのライトデータＢ（１６進表示で「ＦＦ００」）の反
転データＢ￣との論理積演算（Ａ・Ｂ￣）を実行する場
合について説明する。

【００３５】この場合、（Ａ・Ｂ￣）の論理演算モード
を示す演算モード信号が論理演算回路２１、およびマス
ク制御回路２２の双方に供給される。この演算モード信
号を受けると、論理演算回路２１は実際の演算を行わず
に全ビット“０”の１６ビットデータ（１６進表示で「
００００」）を演算結果データとして発生し、また、マ
スク制御回路２２は、ライトデータＢと同一パターンの
１６ビットのマスクデータ（１６進表示で「ＦＦ００」
）を発生する（図２のテーブルＴ１１参照）。

【００３６】そして、これら１６ビットのマスクデータ
（１６進表示で「ＦＦ００」）と１６ビットの演算結果
データ（１６進表示で「００００」）は書き込み制御回
路２３に供給される。書き込み制御回路２３は、マスク
データ（１６進表示で「ＦＦ００」）を書き込みデータ
のマスクとして使用し、そのマスクデータのビット“１
”に対応するビットについてのみ演算結果データ（１６
進表示で「００００」）の書き込みを行う。

【００３７】マスクデータは「ＦＦ００」であるので、
１６ビットデータの内の上位８ビット分についてのみ演
算結果データの書き込みが行われる。したがって、メモ
リ上の更新対象の１６ビットデータ（１６進表示で「Ｃ
ＤＥＦ」）の上位８ビットが、演算結果データ（１６進
表示で「００００」）の上位８ビットの内容に書き替え
られ、メモリ上の更新対象データは「００ＥＦ」に更新
される。この更新後の値は、データＡ（「ＣＤＥＦ」）
とデータＢ（「ＦＦ００」）の反転データ（「００ＦＦ
」）との論理積演算（Ａ・Ｂ￣）の結果に一致する。

【００３８】以上のようにこの実施例においては、書き
込みデータまたはその反転データのビットパターンがマ
スク制御回路２２によってマスクデータとして発生され
、また、全ビット“１”または“０”の演算結果データ
が論理演算回路２１によって発生される。演算結果デー
タは、マスクデータで書き込み可能にされたビット位置
にのみ書き込まれる。

【００３９】このため、ビットマップメモリ２４上のデ
ータはそのメモリ上のデータと書き込みデータの双方の
内容を考慮した状態で書き替えられ、その書き替えられ
たデータの内容はメモリ上データと書き込みデータ間の
論理和または論理積等の演算結果と一致する。

【００４０】したがって、（Ａ＋Ｂ）、（Ａ＋Ｂ￣）、
（Ａ・Ｂ）、（Ａ・Ｂ￣）の４種類の演算については、
メモリからデータＡを読み出すこと無くメモリ上のデー
タＡと書き込みデータＢとの間の論理演算を実行できる
ようになり、メモリ内容を高速に更新することが可能と
なる。

【００４１】

【発明の効果】以上詳記したようにこの発明によれば、
メモリからデータを読み出すこと無くメモリ上のデータ
とライトデータとの間の論理演算を実行できるようにな
り、メモリの内容を高速に更新することが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る論理演算装置の構成
を示すブロック図。

【図２】図１の論理演算装置の論理演算ステップにおけ
る演算モードとデータ内容との関係を示す図。

【図３】図１の論理演算装置のデータ書き込みステップ
における演算モードとデータ内容との関係を示す図。

【図４】従来の論理演算装置の構成を示すブロック図。

【図５】図４の論理演算装置のデータ読み出しステップ
における演算モードとデータ内容との関係を示す図。

【図６】図４の論理演算装置の論理演算ステップにおけ
る演算モードとデータ内容との関係を示す図。

【図７】図４の論理演算装置のデータ書き込みステップ
における演算モードとデータ内容との関係を示す図。

【符号の説明】

２１…論理演算回路、２２…マスク制御回路、２３…書
込み制御回路、２４…ビットマップメモリ。

Claims

【特許請求の範囲】

【請求項１】　　メモリ上データと書き込みデータとの
論理演算結果をそのメモリに書き込んでメモリ上データ
を更新する論理演算装置において、前記論理演算の演算
内容に応じて前記書き込みデータまたはその反転データ
のビットパターンをマスクデータとして発生するマスク
データ発生手段と、前記論理演算の演算内容に応じて全
ビット“１”または“０”の演算結果データを発生する
演算結果発生手段と、前記マスクデータを書き込みマス
クとして用いて前記演算データを前記メモリに書き込み
、メモリ上データを書き替える書き込み手段とを具備す
ることを特徴とする論理演算装置。