JPH01129366A - マスクデータ生成装置 - Google Patents
マスクデータ生成装置Info
- Publication number
- JPH01129366A JPH01129366A JP28756387A JP28756387A JPH01129366A JP H01129366 A JPH01129366 A JP H01129366A JP 28756387 A JP28756387 A JP 28756387A JP 28756387 A JP28756387 A JP 28756387A JP H01129366 A JPH01129366 A JP H01129366A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- data
- bits
- mask pattern
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はマスクデータ生成装置に関し、データ幅の大き
いシステムにおけるマスク処理の制御を簡素化すること
を目的とし、 所定データ長の書込み用データと、該書込み用データの
各ビットをマスクするか否かを示すビットからなる該所
定データ長のマスクパターンとを入力して、該マスクパ
ターンに応じたデータを出力するマスクデータ生成手段
と、前記マスクパターンにおいて上位何ビットをマスク
するかを指定する上位マスクビット数と、下位何ビット
をマスクするかを指定する下位マスクビット数とを入力
して対応するマスクパターンを出力するマスクパターン
生成手段とを有してなるように構成する。
いシステムにおけるマスク処理の制御を簡素化すること
を目的とし、 所定データ長の書込み用データと、該書込み用データの
各ビットをマスクするか否かを示すビットからなる該所
定データ長のマスクパターンとを入力して、該マスクパ
ターンに応じたデータを出力するマスクデータ生成手段
と、前記マスクパターンにおいて上位何ビットをマスク
するかを指定する上位マスクビット数と、下位何ビット
をマスクするかを指定する下位マスクビット数とを入力
して対応するマスクパターンを出力するマスクパターン
生成手段とを有してなるように構成する。
本発明はマスクデータ生成装置に関する。
画像処理等の分野では画像中の特定の画素領域のデータ
に対してのみ処理を行ない他の部分については処理を行
なわないというマスク処理が用いられる。このようなマ
スク処理は、各画素に対応するビットからなるマスクパ
ターンを参照して行なわれる。しかし、処理の高速化、
およびメモリの大容量化に応じてシステムのデータ幅も
拡張されつつあるため、これに対応するマスクパターン
も長大なものとなって処理を複雑なものとしている。そ
のため、このようなデータ幅の大きいシステムにおける
マスク処理の制御を簡素化する技術が要望されている。
に対してのみ処理を行ない他の部分については処理を行
なわないというマスク処理が用いられる。このようなマ
スク処理は、各画素に対応するビットからなるマスクパ
ターンを参照して行なわれる。しかし、処理の高速化、
およびメモリの大容量化に応じてシステムのデータ幅も
拡張されつつあるため、これに対応するマスクパターン
も長大なものとなって処理を複雑なものとしている。そ
のため、このようなデータ幅の大きいシステムにおける
マスク処理の制御を簡素化する技術が要望されている。
従来、例えば、画像メモリ内の領域のうち特定の部分の
みにデータを書き込み、他の部分はマスクするという場
合、このようなマスク領域の区分は、一般にメモリへの
書込みのバイト単位とは無関係のビット単位で設定され
るため、外部より、メモリの各ビットに対応したマスク
パターンを与えてやり、メモリへのデータ書込みは、該
マスクパターンを参照することにより行なわせるという
のが一般的であった。
みにデータを書き込み、他の部分はマスクするという場
合、このようなマスク領域の区分は、一般にメモリへの
書込みのバイト単位とは無関係のビット単位で設定され
るため、外部より、メモリの各ビットに対応したマスク
パターンを与えてやり、メモリへのデータ書込みは、該
マスクパターンを参照することにより行なわせるという
のが一般的であった。
しかし、メモリをアクセスするデータ幅が大きい場合に
は、書込みの度にデータ幅の大きいマスクパターンを与
えてやる必要があり、マスク処理のための制御が複雑に
なるという問題があった。
は、書込みの度にデータ幅の大きいマスクパターンを与
えてやる必要があり、マスク処理のための制御が複雑に
なるという問題があった。
本発明は上記の問題点に鑑み、なされたもので、データ
幅の大きいシステムにおけるマスク処理の制御を簡素化
するマスクデータ生成装置を提供することを目的とする
ものである。
幅の大きいシステムにおけるマスク処理の制御を簡素化
するマスクデータ生成装置を提供することを目的とする
ものである。
C問題点を解決するための手段〕
本発明のマスクデータ生成装置においては、新規に書込
もうとするデータの上位何ビットをマスクするかを指定
する上位マスクビット数と、下位何ビットをマスクする
かを指定する下位マスクビット数とを入力して対応する
マスクパターンを出力するマスクパターン生成手段を設
けた。
もうとするデータの上位何ビットをマスクするかを指定
する上位マスクビット数と、下位何ビットをマスクする
かを指定する下位マスクビット数とを入力して対応する
マスクパターンを出力するマスクパターン生成手段を設
けた。
、・、 マスクパターンのビット数をm、と
すると、上位マスクビット数を指定するに必要なビット
数、および下位ビット数を指定するに必要なビット数は
、それぞれlog、mであって合計21ogzmビット
のデータを入力すれば、マスクパターン生成手段により
mビットのマスクパターンが内部で生成される。従って
、m > 21ogzmが成立するデータ幅mのシステ
ムにおけるマスク処理の際には、より少ないビット数の
入力によってマスク処理を制御することができる。
すると、上位マスクビット数を指定するに必要なビット
数、および下位ビット数を指定するに必要なビット数は
、それぞれlog、mであって合計21ogzmビット
のデータを入力すれば、マスクパターン生成手段により
mビットのマスクパターンが内部で生成される。従って
、m > 21ogzmが成立するデータ幅mのシステ
ムにおけるマスク処理の際には、より少ないビット数の
入力によってマスク処理を制御することができる。
第3図は画像メモリにおけるマスクデータ書込みの様子
を示すものである。本図において、30は1枚の画面に
ビット・マツプ対応で対応するメモリ領域、31はメモ
リ領域30内で内容を更新しようとするデータの書込み
用領域、そして、領域30から書込み領域31を除いた
部分がデータの更新を禁止するように設定されるマスク
領域である。
を示すものである。本図において、30は1枚の画面に
ビット・マツプ対応で対応するメモリ領域、31はメモ
リ領域30内で内容を更新しようとするデータの書込み
用領域、そして、領域30から書込み領域31を除いた
部分がデータの更新を禁止するように設定されるマスク
領域である。
第3図のメモリ領域へのデータの書込み(および読出し
)は、領域の一端から例えば、図中32あるいは33で
示されるように1バイト単位で行なわれる。このとき例
えばバイト領域32においては、32aで示される部分
(ビット)はマスク領域に位置するので更新を禁じられ
ており、32bで示される部分(ビット)は、書込み領
域31に位置するのでその内容は更新されることを要求
される。このとき、このバイト領域32の更新用に外部
より与えられる8ビツトのデータに対応して与えられる
マスクパターンは、例えば32aの部分ビットについて
0″、32bの部分のビットについては“1”をもって
構成される。なお、第3図において、バイト領域32は
上位ビット32aがマスクされる例、バイト領域33は
下位ビフ)33bがマスクされる例である。
)は、領域の一端から例えば、図中32あるいは33で
示されるように1バイト単位で行なわれる。このとき例
えばバイト領域32においては、32aで示される部分
(ビット)はマスク領域に位置するので更新を禁じられ
ており、32bで示される部分(ビット)は、書込み領
域31に位置するのでその内容は更新されることを要求
される。このとき、このバイト領域32の更新用に外部
より与えられる8ビツトのデータに対応して与えられる
マスクパターンは、例えば32aの部分ビットについて
0″、32bの部分のビットについては“1”をもって
構成される。なお、第3図において、バイト領域32は
上位ビット32aがマスクされる例、バイト領域33は
下位ビフ)33bがマスクされる例である。
第1図は、本発明によるマスクデータ生成装置の実施例
の構成図である。本図において、2はマージ回路、3は
メモリ、1は本発明により設けられた、前述のマスクパ
ターン生成手段に対応するマスクパターン生成回路であ
る。すなわち、マスクパターン生成回路1は、新規に書
込もうとするデータの上位何ビットをマスクするかを指
定する上位マスクピント数と、下位何ビットをマスクす
るかを指定する下位マスクビット数とを入力して対応す
るマスクパターンを出力するもので、例えば、高速のS
RAM (スタティックRAM)、あるいはROMによ
り実現できる。
の構成図である。本図において、2はマージ回路、3は
メモリ、1は本発明により設けられた、前述のマスクパ
ターン生成手段に対応するマスクパターン生成回路であ
る。すなわち、マスクパターン生成回路1は、新規に書
込もうとするデータの上位何ビットをマスクするかを指
定する上位マスクピント数と、下位何ビットをマスクす
るかを指定する下位マスクビット数とを入力して対応す
るマスクパターンを出力するもので、例えば、高速のS
RAM (スタティックRAM)、あるいはROMによ
り実現できる。
第1図において本発明のマスクデータ生成装置を構成す
るのは、上記マスクパターン生成回路1、およびマージ
回路2である。そして、メモリ3は、本発明により生成
されたマスクデータを書込む対象である。マージ回路2
は、外部から与えられる書込み用データ、マスクパター
ン生成回路1から出力されるマスクパターン、および、
上記メモリ3から読出したデータを入力とする。ここで
、メモリ3から読出したデータとは、メモリ3において
マージ回路2の出力データを書込もうとするアドレスに
既に保持されているデータである。上記の、マージ回路
2に入力される3種類のデータは、同一のビット数(デ
ータ幅)からなるものであって、3種類のデータの各ビ
ットは互いに対応する。
るのは、上記マスクパターン生成回路1、およびマージ
回路2である。そして、メモリ3は、本発明により生成
されたマスクデータを書込む対象である。マージ回路2
は、外部から与えられる書込み用データ、マスクパター
ン生成回路1から出力されるマスクパターン、および、
上記メモリ3から読出したデータを入力とする。ここで
、メモリ3から読出したデータとは、メモリ3において
マージ回路2の出力データを書込もうとするアドレスに
既に保持されているデータである。上記の、マージ回路
2に入力される3種類のデータは、同一のビット数(デ
ータ幅)からなるものであって、3種類のデータの各ビ
ットは互いに対応する。
マージ回路2は、上記マスクパターンの各ビットの内容
に応じて、上記書込み用データの対応するピント、およ
び上記メモリ3から読出したデータの対応するビットの
うちいずれかのビットの内容を選択して出力し、該メモ
リ3に書込む。なお、本発明に無関係であるが、マージ
回路は一般に上記のビットの選択の後にECCコードの
付加を行なう機能をも有しているものであって公知のも
のである。
に応じて、上記書込み用データの対応するピント、およ
び上記メモリ3から読出したデータの対応するビットの
うちいずれかのビットの内容を選択して出力し、該メモ
リ3に書込む。なお、本発明に無関係であるが、マージ
回路は一般に上記のビットの選択の後にECCコードの
付加を行なう機能をも有しているものであって公知のも
のである。
第2図には、第1図のマスクパターン生成回路1のよう
なマスクパターン生成手段の入力データと出力データと
の対応が一例として示されている。
なマスクパターン生成手段の入力データと出力データと
の対応が一例として示されている。
第2図には、上段から上位マスクビット数および下位マ
スクビット数の各入力が、それぞれ3桁の2進数を示す
3ビツトで示され、下段には上段の各入力に対応する8
ビツトのマスクパターン出力の例が示されている。図中
“X′は“O”でも“1”でもよいことを示す。第2図
の例では、6ビツトの入力により8ビツトのマスクパタ
ーンを得ているが、データ幅が、さらに、増せば、入力
ビツト数を少なくする効果は一層大となる。例えは、1
6ビツトの出力を実現するには入力は21ogz16=
8 (ビット)、32ピントの出力を実現するには入
力は21ogz32=10 (ビット)、64ビツトの
出力を実現するには入力は21ogz64 = 12(
ビット)でよいことになる。したがって第1図の構成に
よるマスクデータ生成装置によれば、マスク処理のため
の制御入力が簡素化され、その効果は、システムのデー
タ幅の拡張と共に顕著なものとなる。
スクビット数の各入力が、それぞれ3桁の2進数を示す
3ビツトで示され、下段には上段の各入力に対応する8
ビツトのマスクパターン出力の例が示されている。図中
“X′は“O”でも“1”でもよいことを示す。第2図
の例では、6ビツトの入力により8ビツトのマスクパタ
ーンを得ているが、データ幅が、さらに、増せば、入力
ビツト数を少なくする効果は一層大となる。例えは、1
6ビツトの出力を実現するには入力は21ogz16=
8 (ビット)、32ピントの出力を実現するには入
力は21ogz32=10 (ビット)、64ビツトの
出力を実現するには入力は21ogz64 = 12(
ビット)でよいことになる。したがって第1図の構成に
よるマスクデータ生成装置によれば、マスク処理のため
の制御入力が簡素化され、その効果は、システムのデー
タ幅の拡張と共に顕著なものとなる。
本発明のマスクデータ生成装置によれば、マスク処理の
ための制御入力が簡素化され、その効果はシステムのデ
ータ幅の拡張と共に顕著となる。
ための制御入力が簡素化され、その効果はシステムのデ
ータ幅の拡張と共に顕著となる。
第1図は本発明によるマスクデータ生成装置の実施例の
構成図、 第2図はマスクパターン生成手段の入出力の1例を示す
図、そして 第3図は画像メモリにおけるマスクデータ書込みの説明
図である。 (符号の説明) 1・・・マスクパターン生成回路、 2・・・マージ回路、 3・・・メモリ、 30・・・メモリ領域、 31・・・書込み領域。
構成図、 第2図はマスクパターン生成手段の入出力の1例を示す
図、そして 第3図は画像メモリにおけるマスクデータ書込みの説明
図である。 (符号の説明) 1・・・マスクパターン生成回路、 2・・・マージ回路、 3・・・メモリ、 30・・・メモリ領域、 31・・・書込み領域。
Claims (1)
- 【特許請求の範囲】 1、所定データ長の書込み用データと、該書込み用デー
タの各ビットをマスクするか否かを示すビットからなる
該所定データ長のマスクパターンとを入力して、該マス
クパターンに応じたデータを出力するマスクデータ生成
手段(2)と、前記書込み用データの上位何ビットをマ
スクするかを指定する上位マスクビット数と、下位何ビ
ットをマスクするかを指定する下位マスクビット数とを
入力して対応するマスクパターンを出力するマスクパタ
ーン生成手段(1)とを有してなることを特徴とするマ
スクデータ生成装置。 2、前記マスクデータ生成手段(2)は、前記の出力す
るデータを書込むべき位置に既に書込まれているデータ
と、前記書込み用データとを入力して、前記マスクパタ
ーンの各ビットの内容に応じて、該書込み用データの対
応するビット、あるいは、該既に記憶されているデータ
の対応するビットのいずれかを選択して出力する特許請
求の範囲第1項記載のマスクデータ生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28756387A JPH01129366A (ja) | 1987-11-16 | 1987-11-16 | マスクデータ生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28756387A JPH01129366A (ja) | 1987-11-16 | 1987-11-16 | マスクデータ生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129366A true JPH01129366A (ja) | 1989-05-22 |
Family
ID=17718961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28756387A Pending JPH01129366A (ja) | 1987-11-16 | 1987-11-16 | マスクデータ生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198143A (ja) * | 1989-12-27 | 1991-08-29 | Matsushita Electric Ind Co Ltd | バス・インターフェイス装置およびリード・モディファイ・ライト制御方式 |
| TWI712576B (zh) * | 2018-03-22 | 2020-12-11 | 日商黑崎播磨股份有限公司 | 堵泥 |
-
1987
- 1987-11-16 JP JP28756387A patent/JPH01129366A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198143A (ja) * | 1989-12-27 | 1991-08-29 | Matsushita Electric Ind Co Ltd | バス・インターフェイス装置およびリード・モディファイ・ライト制御方式 |
| TWI712576B (zh) * | 2018-03-22 | 2020-12-11 | 日商黑崎播磨股份有限公司 | 堵泥 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JPH01129366A (ja) | マスクデータ生成装置 | |
| JP2502530B2 (ja) | 印字装置 | |
| JPH0421221B2 (ja) | ||
| JPS6148174B2 (ja) | ||
| JPS59197083A (ja) | Crt表示装置 | |
| KR880008140A (ko) | 디지탈 신호 처리용 집적 회로 | |
| JPH0120514B2 (ja) | ||
| JP2624375B2 (ja) | Icメモリ | |
| KR900001530Y1 (ko) | 폰트롬과 문자발생 램 사이의 데이터 전송회로 | |
| KR900005491B1 (ko) | 컴퓨터의 문자 저장 및 재현방법 | |
| JPS58139179A (ja) | 文字表示装置 | |
| JPH04305744A (ja) | 論理演算装置 | |
| JPH043874B2 (ja) | ||
| JPS6173189A (ja) | Crt表示制御回路 | |
| JPS61149365A (ja) | デ−タ制御装置 | |
| JPH026995A (ja) | 表示装置 | |
| JPH11144035A (ja) | 半導体記憶装置 | |
| JPS6318213B2 (ja) | ||
| JPH11238014A (ja) | データ設定制御装置 | |
| JPS60262282A (ja) | イメ−ジメモリ制御方式 | |
| JPH0573431A (ja) | 記憶回路 | |
| JPH04365096A (ja) | 文字パターン発生装置 | |
| JPS63241647A (ja) | マイクロプロセツサ | |
| JPH0120513B2 (ja) |