JPH0430600B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、楽音信号等の音響信号をDPCM（差
分パルス符号化変調）符号化等の処理を行ない、
その信号の時間軸を圧縮又は伸張して音響信号を
出力することにより楽音あるいは音声の音程を変
化させる符号化音響信号処理による時間軸変換装
置に関する。

［背景技術及びその問題点］ 楽音信号や音声信号を処理する音響機器とし
て、入力した音響信号（原音）をDPCM符号化
等によりデジタル信号に変換し、このデジタル音
響信号をブロツク毎に切分して一旦メモリに書き
込み、そして、これらの信号を読み出す際に各ブ
ロツクの時間軸の圧縮や伸張、これに伴うブロツ
クの反復読み出しや飛び越し読み出しを行なつ
て、入力した音響信号をほぼ実時間で音の長さを
変えずに音程を変化させる符号化音響信号処理に
よる音響信号の時間軸変換装置の開発が進められ
ている。

しかし、この種の時間軸変換装置では、信号の
圧縮、伸張に伴う反復読み出し、読み飛ばしなど
の処理をその各信号ブロツクの相関関係を見なが
ら複雑なアルゴリズムによつて行なう必要がある
ため、その処理による遅れが大きく、この様な時
間軸変換処理を入力信号を入力しながらほとんど
実時間で処理し、出力することは不可能であり、
また、処理回路も極めて複雑化する問題があつ
た。

また、これらのアルゴリズムを省略し装置を簡
素化すれば、複号化された音響信号（再生音）の
音質、聴感等が劣化するという問題があつた。

本発明は、上記の問題点を解消するためになさ
れたもので、音の長さを変えずに音程を変化させ
る音響信号の圧縮又は伸張の時間軸変換処理をほ
とんど実時間で行なうことができ、比較的簡単な
回路構成で明解度や聴感の良好な出力信号を得る
ことができる符号化音響信号処理による音響信号
の時間軸変換装置を提供することを目的とする。

［構成］ そのような本発明にかかる音響信号の時間軸変
換装置の構成は、 アナログ音響信号を入力し該アナログ音響信号
をデジタル信号に符号化し、該デジタル信号に切
分点を意味するマークを付すことによつて所定の
ブロツク長に分け、前記マークが付されて所定の
ブロツク長に分けられた前記デジタル信号を符号
化情報として読み書き可能なメモリへ順次書き込
むと共に、該メモリ内の前記符号化情報から前記
ブロツク毎に前記デジタル信号を読み出してアナ
ログ音響信号に復号化を行うにあたつて、前記デ
ジタル信号を、前記メモリへ書き込む周期と前記
メモリから読み出す周期とを変えることにより音
響信号の時間軸変換を行う音響信号の時間軸変換
装置において、 時間軸を圧縮する場合には前記メモリに既に書
き込まれた最新のブロツクにおける前記マークの
付された符号化情報のアドレスを一時記憶し、時
間軸を伸長する場合には前記メモリに現在書き込
まれている最新のブロツクにおける前記マークの
付された符号化情報のアドレスを一時記憶するア
ドレス記憶手段と、 前記メモリへ書き込まれる符号化情報と前記メ
モリから読み出される符号化情報との各々から前
記マークを検出し、各符号化情報毎の前記マーク
の検出間隔に基づいて、時間軸を圧縮する場合に
は書込み時の前記マークが二つ検出される間に読
出し時の前記マークが二つ検出されるとき該読出
時の二つ目の前記マークに同期して、また時間軸
を伸長する場合には読出し時の前記マークが二つ
検出される間に書込み時の前記マークが二つ検出
されるとき該読出し時の二つ目の前記マークに同
期して、ロード信号を出力するマーク検出回路
と、 通常は、前記デジタル信号を前記メモリから読
み出す周期で順にアドレスを進めると共に、前記
マーク検出回路から前記ロード信号を受けたとき
前記アドレス記憶手段に一時記憶されたアドレス
を、次の読出しのためのブロツクの先頭アドレス
としてプリセツトする読出しカウンタと、 を備え、 前記読出しカウンタのアドレスに基づいて前記
メモリから前記デジタル信号を読み出すことを特
徴とする。

［作用及び発明の効果］ 前述のような構成の本発明にかかる音響信号の時
間軸変換装置にあつては、アナログ音響信号を入
力しアナログ音響信号をデジタル信号に符号化
し、デジタル信号に切分点を意味するマークを付
すことによつて所定のブロツク長に分け、マーク
が付されて所定のブロツク長に分けられたデジタ
ル信号を符号化情報として読み書き可能なメモリ
へ順次書き込むと共に、メモリ内の符号化情報か
らブロツク毎にデジタル信号を読み出してアナロ
グ音響信号に復号化を行うにあたつて、デジタル
信号を、メモリへ書き込む周期とメモリから読み
出す周期とを変えることにより音響信号の時間軸
変換を行つている。

そして、時間軸の圧縮を行う場合には、アドレ
ス記憶手段がメモリに既に書き込まれた最新のブ
ロツクにおけるマークの付された符号化情報のア
ドレスを一時記憶すると共に、マーク検出回路
が、メモリへ書き込まれる符号化情報とメモリか
ら読み出される符号化情報の各々からマークを検
出し、各符号化情報毎の前記マークの検出間隔に
基づいて、書込み時の前記マークが二つ検出され
る間に読出し時の前記マークが二つ検出されると
き該読出し時の二つ目の前記マークに同期して、
ロード信号を出力する。

そのロード信号を受けた読出しカウンタは、ア
ドレス記憶手段に一時記憶されている既にメモリ
に書込まれた最新のブロツクにおけるマークの付
された符号化情報を、次の読出しのためのブロツ
クの先頭アドレスとしてプリセツトする。

また、時間時の伸長を行なう場合は、アドレス
記憶手段がメモリに現在書込まれている最新のブ
ロツクにおけるマークの付された符号化情報のア
ドレスを一時記憶すると共に、マーク検出回路
が、メモリへ書き込まれる符号化情報とメモリか
ら読み出される符号化情報の各々からマークを検
出し、各符号化情報毎の前記マークの検出間隔に
基づいて、読出し時の前記マークが二つ検出され
る間に書込み時の前記マークが二つ検出されると
き該読出し時の二つ目の前記マークに同期して、
ロード信号を出力する。

そのロード信号を受けた読出しカウンタは、ア
ドレス記憶手段に一時記憶されている現在メモリ
に書込まれている最新のブロツクにおけるマーク
の付された符号化情報のアドレスを、次の読出し
のためのブロツクの先頭アドレスとしてプリセツ
トする。

読出しカウンタのアドレスに基づき行われるデ
ジタル信号の読出しは、通常読出し周期にしたが
つて順にアドレスを進めながら実行される。

それ故、時間軸の圧縮又は伸長が行われるとき
には、読出し周期に従い各ブロツクを圧縮又は伸
長して読み出すため、読出しアドレスが書込みア
ドレスを追い越す虞が生じたり、読出しアドレス
が書込みアドレスから甚だしく遅れる虞が生じた
りする。そのような虞の有無を、マーク検出回路
が、メモリへ書き込まれる符号化情報とメモリか
ら読み出される符号化情報の各々から検出した各
符号化情報毎のマークの検出間隔に基づいて判断
し、それらの虞があると判断したときロード信号
を出力する。そのロード信号に基づき読出しカウ
ンタが、アドレス記憶手段で一時記憶されたアド
レスを次の読出しのための先頭アドレスとしてプ
リセツトする。そのときアドレス記憶手段で一時
記憶されているアドレスは、時間軸圧縮の場合は
既にメモリに書き込まれた最新のブロツクのマー
クの付された符号化情報のアドレスであり、時間
軸伸長の場合は現在メモリに書き込まれている最
新のブロツクのマークの付された符号化情報のア
ドレスである。従つて、読出しカウンタによるプ
リセツトにより、時間軸圧縮の場合は既にメモリ
に書き込まれた最新のブロツクの反復読出しが行
なわれ、時間軸伸長の場合は現在書き込まれてい
る最新のブロツクの直前のブロツクの読み飛ばし
が行なわれる。

本願発明にあつては、そのような反復読出し又
は読み飛ばしを行うことにより、（時間軸圧縮の
場合には読出しが書込を追い越すことのないよう
にしつつ）読出し側を書込み側に追随させ、音響
信号の圧縮又は伸長の時間軸変換処理を殆ど実時
間で行つている。

しかも、本発明にかかる音響信号の時間軸変換
装置によれば、マーク検出回路にブロツクの反復
読出しや読み飛ばしの必要性を判断させ、必要な
場合だけ読出しカウンタに必要なアドレスをプリ
セツトさせているので、必要最小限の処理を迅速
に比較的簡単な回路構成で実現し、明解度や聴感
の良好な出力信号を得ることができる。

以下、本発明の実施例を図面に基づいて説明す
る。

第１図は、楽音や音声等のアナログ音響信号を
入力し、DPCM符号化処理を行なうと共に、音
の長さつまり再生速度を変えずに符号化信号の圧
縮・伸張を伴う時間軸変換を行なつて復号化され
た音響信号の再生音の音程を微妙に変化させる音
響信号の時間軸変換装置のブロツク図を示してい
る。２は入力端子１から入力された音声や楽音信
号等のアナログ音響信号を入力してフイルタリン
グを行なう入力フイルタであり、音響信号処理に
不要な周波数成分や雑音を除去し帯域の設定を行
なう。３は入力フイルタ２から送られる入力信号
の振幅圧縮を行なうコンプレツサであり、ノイズ
リダクシヨン動作のために信号振幅の圧縮を行な
い、後述する復号化回路のエキスパンダでは信号
の増幅が行なわれる。４はコンプレツサ３から送
られるアナログ音響信号を標本化するサンプル・
ホールド回路であり、書込み読出しコントローラ
８から送られるサンプリングパルスの時間間隔に
より、連続的な音響信号波形の瞬間、瞬間の振幅
値がサンプル値として取り出される。５はサンプ
ル・ホールド回路４により標本化された信号を量
子化して２進数の符号に変換するＡ／Ｄ変換器で
あり、特に、ここでは、入力信号と予測信号（１
サンプル前の復号値のα倍）との差分をとつてこ
れを量子化及び符号化する差分符号化型のＡ／Ｄ
変換器となつている。６は、Ａ／Ｄ変換器５から
送られる符号化された符号化情報（データ）を、
読み書き可能メモリ（RAM）７内に設けた音響
信号の数ブロツク分の記憶容量をもつレジスタに
順次記憶するために、ラツチする書込みラツチで
あり、書込み読出しコントローラ８から供給され
るラツチ信号によりデータを一時記憶し、RAM
７に後述するマルチプレクサから書き込み許可信
号が送られた時、データバスを通してRAM７に
符号化データが送られ、RAM７の指定されたア
ドレスに符号化データが順次書き込まれる。

９は、RAM７への符号化データの書き込みを
行なう際、例えば、その最下位ビツト（LSB）
に、信号の圧縮・伸張による時間軸変換を行なう
時のRAM７から読み出しブロツクの切分点を指
定するマーク（例えば論理「１」の符号）を付す
マーキング回路である。このマーキング回路９に
は、コンプレツサ３からのアナログ音響信号を入
力し、そのピークを検出しピーク検出信号を出力
するピーク検出部と、Ａ／Ｄ変換器５から書込み
ラツチ６に出力される符号化信号の最上位ビツト
（MSB）の情報、つまり符号化データの正負符号
をチエツクし、ピーク検出信号を入力すると同時
に例えば符号化データが負から正に移行する際の
ゼロクロス点を検出した時、パルス状のマーキン
グ指令信号を出力するゼロクロス検出部と、マー
キング指令信号を受けて、Ａ／Ｄ変換器５から出
力される符号化データにおける例えば最下位ビツ
ト（LSB）にブロツクの切分点を示すマーク
（例えば論理「１」の符号）を付与するマーキン
グ部とが設けられている。

１０は、予め設定された時間だけマーキング回
路９のピーク検出部から出力されるピーク検出信
号をマスクしてその信号の出力を中止させるタイ
マ回路であり、ゼロクロス検出部から出力される
マーキング指令信号の立ち上り時から所定のマス
ク時間だけ高レベルのマスク用信号をピーク検出
部に出力する。なお、タイマ回路１０には、無音
入力時に作動する第２タイマ部が付属され、無音
入力信号が続く場合、すなわち、ブロツクを指定
する切分点のマーキングがメモリを一循するよう
な長い時間にわたつて行なわれない場合をなくす
ために、第２タイマ部に設定された時間が経過し
てもマーキング回路９のゼロクロス検出部からマ
ーキング指令信号が出力されない場合、強制的
に、マーキング回路９のマーキング部へマーキン
グ指令信号を出力するように構成されている。

このように、時間軸変換を行なう時のRAM７
からの読み出しブロツクの長さは切分点を示すマ
ークの時間間隔、すなわちタイマ回路１０の設定
時間によつてほぼ決定される。

１１は制御回路であり、書き込み時のブロツク
の長さが一定であると、再生音の長さを一定とし
た時間軸変換を行なつた場合、信号の圧縮又は伸
張の程度によつて読み出された信号のブロツク毎
の切分点の数が大きく変化するが、この切分点の
数の変化を少なくするように書き込み時のブロツ
クの長さをタイマ回路１０の設定時間を変化させ
ることによつて制御する等の符号化、復号化に必
要な制御を行なう。

１２は入力音に対し、再生音のピツチを高くあ
るいは低く変えるためにその原音と再生音のピツ
チ比を設定するピツチ設定器であつて、その操作
によりRAM７からの符号化データの読み出し速
度を調節して原音の長さを変えずに音程が変えら
れる。このピツチ設定器１２は読出しカウンタ１
４ａ，１４ｂに印加する読出しクロツク信号ｉの
周期を変えるように、可変クロツク信号発生器１
３に設けられた可変抵抗器として構成される。

１４ａ，１４ｂはRAM７から符号化データを
読み出す際そのアドレスを指定する読出しカウン
タであつて、プリセツト可能なカウンタにより構
成され、後述するラツチＣ１９、ラツチＤ２０に
よりラツチされているアドレスを、読み出しを行
なうブロツクの先頭アドレスとしてマーク検出回
路２１からのロード信号j₁、j₂によつてプリセツ
トし、そのアドレスより可変クロツク信号発生器
１３から印加されるクロツク信号ｉでカウントを
進め、マルチプレクサ１７を介してアドレスにて
指定された符号化情報をRAM７へ送る。

１５は書込み読出しコントローラ８と書込みカ
ウンタ１６にクロツク信号を出力するクロツク信
号発生器であつて、書込みカウンタ１６には
RAM７へのアドレツシング用に分周された書込
みクロツク信号ｈが送られる。一方、書込み読出
しコントローラ８では、クロツク信号発生器１５
から送られたクロツク信号から、サンプルパルス
信号ａ、Ａ／Ｄ変換器５用のＡ／Ｄコンバート基
準クロツク信号ｂ、書込みラツチ信号ｃ、RAM
７へ印加するメモリ書込み可能信号ｄ、メモリ読
出し可能信号ｅ、読出しラツチ信号f₁、f₂、及び
RAM７の書き込みと読み出し動作を切り換える
マルチプレクサ１７に送る選択パルス信号ｇがそ
れぞれつくられる。そして符号化データのRAM
７への書き込みと読み出しのタイミングが、例え
ば書込みクロツク信号ｈの１周期の間に連続して
行なわれるようにコントロールされる。書込みカ
ウンタ１６はRAM７内の符号化データ用エリア
のアドレスに対応する値を示すリングカウンタで
ありクロツク信号ｈを入力してカウントし、書込
みアドレスをマルチプレクサ１７を介してRAM
７へ送る。よつて、符号化データのRAM７への
書き込みは、符号化データが先ず、書込み読出し
コントローラ８から書込みラツチ６へ送られる書
込みラツチ信号Ｃにより書込みラツチ６で一時記
憶され、データバスにセツトされた後、RAM７
への書込み可能信号ｄをアクテイブにして、マル
チプレクサ１７が書き込み側に切り換えられてい
る間、書込みカウンタ１６によつて指定されるア
ドレスに符号化データが順次書き込まれて行なわ
れる。

１８は、アドレス記憶手段としてのラツチＣ１
９及びラツチＤ２０を制御する読出しコントロー
ラであつて、第２図に示すようなＤタイプのフリ
ツプフロツプとゲートを備えた回路から構成さ
れ、マーキング回路９からマーキング信号Maを
入力し、このマーキング信号Maに同期したラツ
チ可能信号ｏ，ｑ及びストローブ信号ｒ，ｐをラ
ツチＣ１９とラツチＤ２０に送り、マーキング信
号Maの示すブロツク切分点のタイミングでラツ
チＣ１９とラツチＤ２０は交互に書込みカウンタ
１６から送られるアドレス情報を一時記憶してい
く。

２１はマーク検出回路であり、RAM７に順次
書き込まれていく符号化データに付されたブロツ
ク切分点のマーク信号ｍを検出すると共に、第６
図及び第７図のタイミングチヤートに示すよう
に、符号化データの読み出し時にその読み出し速
度に応じて符号化データ中のマークを検出しマー
ク検出信号Deを出力し、２つの連続するマーク
信号ｍの間にマーク検出信号Deが２つの発生し
た時、又は２つの連続するマーク検出信号Deの
間にマーク信号ｍが２つ発生した時、２つ目のマ
ーク検出信号Deに同期してロード信号ｎを発生
する。そして、このロード信号ｎは１つおきにロ
ード信号j₁とロード信号j₂に分けられ、オアゲー
トを介してそれぞれ２つの読出しカウンタＡ１４
ａ、読出しカウンタＢ１４ｂに送られ、読出しカ
ウンタＡ、Ｂはこのロード信号j₁、j₂によつてラ
ツチＣ１９またはラツチＤ２０により読み出しの
先頭となるアドレスデータをプリセツトする。
尚、このような２つの読出しカウンタＡ、Ｂを使
用し、２系統に分けて符号化データの読み出しを
行なう理由は、信号のブロツク切分点において符
号化データの読み飛ばしや、反復読み出しをする
場合の信号のピツチや振幅の相異による波形のず
れによるノイズをなくすためであり、エンベロー
プ回路２２ａ，２２ｂから出力される相互に反転
したエンベローブ信号EnA、EnBは読出しラツ
チＡ２３ａ、読出しラツチＢ２３ｂからの符号化
データがそれぞれ入力される２つのＤ／Ａ変換器
２４ａと２４ｂのレフアレンス入力に印加され、
各ブロツクは直ちに接続されるのではなく、前の
データブロツクが切分点を過ぎたらその出力を
徐々に絞り、新しいデータブロツクは切分点から
次第にその出力を上げるようにして、ブロツク切
分点での信号の接続を行なつている。

前記２３ａと２３ｂはそれぞれ２系統の読出し
ラツチであり、書込み読出しコントローラ８から
の読出しラツチ信号f₁またはf₂をマルチプレクサ
１７へ選択パルス信号ｇの読み出し選択に同期し
て順次入力し、マルチプレクサ１７が読み出し側
に切り換えられている時、読出しカウンタＡ１４
ａまたはＢ１４ｂによつてアドレス指定され、
RAM７からデータバスに読み出された符号化デ
ータをラツチする。

２４ａ，２４ｂは読出しラツチＡ２３ａ，Ｂ２
３ｂでラツチされた符号化信号を入力してこれを
アナログ信号に変換するＤ／Ａ変換器であり、
Ｄ／Ａ変換器２４ａ，２４ｂから出力される信号
は積分器２５に送られて積分され、そして入力時
にコンプレツサ３で圧縮された信号振幅を元に戻
すためにエキスパンダ２６に送られ、更に出力フ
イルタ２７に送られ、出力端子２８から時間軸変
換されピツチを変えられたアナログ音響信号が得
られるように構成される。

なお、第１図のブロツク図では示していない
が、楽音信号等の原音を入力して単にその音程を
時間軸変換処理により変えて出力するのみではな
く、出力側にミキサー回路を設けて原音信号とそ
の原音に対し協和音程を形成する特定のピツチ比
をもつ時間軸変換処理再生音信号とをミキシング
して出力することにより、例えば単一の音源より
３度や５度のハーモニーをもつ協和音を発生させ
ることもできる。

次に、第３図乃至第８図の波形図、タイミング
チヤートを参照して時間軸変換装置の動作を説明
する。

先ず、ピツチ設定器１２によつて、入力される
原音と出力される再生音のピツチ比（音程比）が
設定される。例えば、ピツチ比を１：２に設定し
た場合には原音に対し再生音の振動数が２倍に変
換されることを意味し、例えば入力楽音信号が
「ド」の音であれば、再生音は一オクターブ高い
関係にある「ド」の音ということになる。このピ
ツチ比の設定により可変クロツク信号発生器１３
のクロツク信号の周期は、書き込み側の回路に送
られるクロツク信号発生器１５の固定クロツク信
号の周期を基準としてそのピツチ比に反比例して
調整され、信号の書き込み速度を基準にして読み
出し速度がピツチ比に比例して増加することにな
る。

楽音信号等の音響信号は、入力端子１から入力
され、入力フイルタ２を通ることにより信号処理
に不要な周波数成分や雑音が信号から除去され、
コンプレツサ３に送られる。コンプレツサ３では
ノイズリダクシヨン等のために音響信号の振幅圧
縮が行なわれ、振幅圧縮されたアナログ音響信号
はDPCM符号化処理回路に送られ、先ず、サン
プル・ホールド回路４に入力されてサンプリング
が行なわれる。サンプリングは書込み読出しコン
トローラ８から送られるサンプリングパルス信号
ａの時間間隔で行なわれ、各振幅値がサンプル値
として保持される。サンプル・ホールド回路４に
より標本化された信号は、次にＡ／Ｄ変換器５に
送られ、それら各信号の差分が量子化され２進数
の符号に変換される。即ち、ここでは、連続して
入力されて標本化された信号と、予測信号の差分
をとつてこれが量子化され、量子化された信号デ
ータは２進数に符号化される。Ａ／Ｄ変換器５で
DPCM符号となつた音響信号の符号化データは、
次に書込みラツチ６に送られ、書込み読出しコン
トローラ８から供給されるラツチ信号Ｃによつて
ラツチされる。そして、書込みラツチ６でラツチ
された符号化データは、順次、RAM７に送ら
れ、書込みカウンタ１６からマルチプレクサ１７
を介して供給されるアドレス信号に基づいてアド
レスされながらRAM７内に符号化の周期に同期
して書き込まれていく。

一方、Ａ／Ｄ変換器５から符号化データが書込
みラツチ６に送られ一時記憶される際、その符号
化データの最下位ビツトに、信号のブロツク切分
点を示すマークが制御回路１１によつて制御され
たタイマ回路１０の設定時間に基づく間隔で、か
つ音響信号のピーク位置において次のように付与
される。

すなわち、コンプレツサ３から出力されたアナ
ログ音響信号Ｓはマーキング回路９のピーク検出
部に入力されてその頁のピークが検出され、この
時、タイマ回路１０からは、第３図に示すよう
に、前のマーキング信号が出力された後、設定時
間T_nだけピーク検出信号ｔをマスクする出力信
号ｖがピーク検出部に出され、この間のピーク検
出はキヤンセルされる。従つて、制御回路１１に
よつて制御されるタイマ回路１０の設定時間によ
り切分点を示すマークの間隔、つまりブロツクの
長さがほぼ一定に決められることになる。このよ
うなピーク検出信号ｔはゼロクロス検出部に送ら
れ、そのピーク信号入力と同時に、書込みラツチ
６にラツチされた符号化データの正、負符号が付
された最上位ビツトをチエツクする間、各データ
の正負信号が負から正に変わるゼロクロス点を検
出した時、マーキング回路９にマーキング指令信
号ｕが発生し、書込みラツチ６にラツチされる符
号化データにおける例えば最下位ビツトにブロツ
クの切分点を示すマークが例えば論理「１」の符
号で付される。

尚、無音信号が続く場合には音響信号のピーク
を検出できず、マーキングを行なうことができな
いが、このような場合には、タイマ回路１０内の
第２タイマ部が、タイマ回路１０のマスク信号ｖ
の立ち下り時から設定されたデイレイ時間後に出
力信号をゼロクロス検出部に出力し、無条件でマ
ーキング指令信号を発生させ、上記と同様にブロ
ツクの切分点を示すマークが符号化データの一部
に付与される。勿論第２タイマ部の設定デイレイ
時間もタイマ回路１０のマスク時間と同様に制御
回路１１により制御される。

一方、RAM７に記憶された符号化データは読
み出し側の回路の動作により、ピツチ設定器１２
で設定されたピツチ比に基づく読み出し速度で且
つ信号の圧縮又は伸張を行ないながら、ほぼ実時
間で以下のようにRAM７から読み出される。

先ず、時間軸の圧縮と反復読み出しを行なつて
再生音のピツチを上げる場合を、第６図により説
明する。第６図のグラフは書き込みと読み出しの
各カウンタのアドレスの時間的変化を示したもの
であり、実線Ａは書き込みの際のアドレスの変化
を、一点鎖線Ｂは読み出しの際のアドレスの変化
を示し、図中の点ａ乃至ｆは書き込み時のブロツ
ク切分点のマークである。マーク検出回路２１で
は、書き込み時に符号化データに付されたマーク
を示すマーク信号ｍが入力され、読み出しの際、
読出しカウンタＡ１４ａ，Ｂ１４ｂのアドレスが
このブロツク切分点を示すマークのアドレス（点
ａ乃至ｆ）に来た時アクテイブになるマーク検出
信号Deを発生する。そして、この書き込み時の
マーク信号ｍと読み出し時のマーク検出信号De
を比較して、連続する２つのマーク信号ｍの間に
マーク検出信号Deが２つ発生した時、２つ目の
マーク検出信号Deに同期してマーク検出回路２
１においてロード信号ｎが発生される。そして、
ロード信号ｎは１つおきにロード信号j₁とロード
信号j₂に分けられ、オアゲートを介してそれぞれ
２つの読出しカウンタＡ１４ａ、読出しカウンタ
Ｂ１４ｂに送られ、読出しカウンタＡ１４ａ，Ｂ
１４ｂはこのロード信号j₁とj₂によつてラツチＣ
１９，Ｄ２０でラツチされている読み出しの先頭
となるアドレスデータをプリセツトし、そのアド
レスによりクロツク信号ｉでカウントを進める。
そして、書込み読出しコントローラ８からマルチ
プレクサ１７に送られる選択パルス信号ｇによつ
てマルチプレクサ１７が読み出し側に切り換えら
れた時、RAM７への読出し可能信号ｅがアクテ
イブにされ、読出しカウンタＡ１４ａ、またはＢ
１４ｂにより指定されたアドレスから符号化デー
タが順次読み出される。

この様に、データの書き込み速度を示す実線Ａ
の傾きに対し、読み出し速度を示す一点鎖線Ｂの
傾きが大きい時つまり時間軸の圧縮が行なわれる
時、連続するマーク信号ｍの間に２つのマーク検
出信号Deが検出信号が発生する場合、もう一度
前のブロツクを反復して読み出す動作を行なつ
て、読み出しデータのアドレスが書き込みデータ
のアドレスを追い越すことを防止し、時間軸圧縮
時に必要最小限度のブロツクの反復読み出しを行
なうことにより、信号ブロツクの接続箇所が減少
し聴感が改良される。

そして、RAM７から読み出され、データバス
にセツトアツプされた符号化データは、書込み読
出しコントローラ８から出力される読出しラツチ
信号f₁，f₂により読出しラツチＡ２３ａ、読出し
ラツチＢ２３ｂによつて交互にラツチされ、２つ
のＤ／Ａ変換器２４ａ，２４ｂに送られる。Ｄ／
Ａ変換器２４ａ，２４ｂでは差分符号化信号がア
ナログ信号に変換されると共に、レフアレンス入
力に印加されるエンベロープ信号EnA，EnBに
より、各Ｄ／Ａ変換器２４ａ，２４ｂから出力さ
れる符号化データブロツクの始めの部分及び終り
の部分のアナログ信号の波形のピツチが滑らかな
傾きを持つように、即ち信号のエンベロープが始
めは小→大に、終りは大→小となるように、振幅
調整される。そして、出力された２系統の信号は
合成されて積分器２５に送られて完全なアナログ
信号に復号化され、更にエキスパンダ２６により
元の信号振幅に戻され、出力フイルタ２７を通し
て出力端子２８から時間軸変換の信号圧縮処理に
よりピツチを上げられた音響信号が出力される。

一方、時間軸の伸張を行なつて再生音のピツチ
を下げる場合には、第７図のグラフに示すように
ブロツクを飛び越して読む、読み飛ばしが行なわ
れる。即ち、第７図のグラフは、第６図と同様に
書込みと読出しの各カウンタのアドレスの時間的
変化を示し、実線Ｃは書き込み時のアドレスの変
化を、一点鎖線Ｄは読み出し時のアドレスの変化
を示し、図中、点ａ乃至ｆは書き込み時のブロツ
ク切分点のマークである。マーク検出回路２１で
は、書き込み時に符号化データに付されたマーク
を示すマーク信号ｍが入力され、読み出しの際、
読出しカウンタＡ１４ａ，Ｂ１４ｂのアドレスが
このブロツク切分点を示すマークのアドレス（点
ａ乃至ｆ）に来た時、アクテイブになるマーク検
出信号Deを発生する。そして、この書き込み時
のマーク信号ｍと読み出し時のマーク検出信号を
比較し、連続する２つのマーク検出信号Deの間
にマーク信号ｍが２つ発生した時、２つ目のマー
ク検出信号Deに同期してロード信号ｎがマーク
検出回路２１において発生される。そして、前述
の時間軸圧縮の場合と同様に、ロード信号ｎは１
つおきにロード信号j₁，j₂に分けられ、それぞれ
２つの読出しカウンタＡ１４ａ，Ｂ１４ｂに送ら
れ、読出しカウンタＡ１４ａ，Ｂ１４ｂはこのロ
ード信号j₁，j₂によつてラツチＣ１９，Ｄ２０か
ら送られる読み出しの先頭アドレスデータをプリ
セツトする。尚、時間軸伸張処理の場合には、読
出しコントローラ１８に入力されるマーキング信
号Maが反転されずにフリツプフロツプに入力さ
れ、第５図のラツチ可能信号ｏ，ｑはマーキング
信号Maの立ち上がりで交番する。従つて、ロー
ド信号j₁，j₂によつて読出しカウンタＡ１４ａ，
Ｂ１４ｂにプリセツトされるアドレスは、圧縮処
理の場合のように、１つ前のデータのアドレスで
はなく、最新のブロツク切分点のアドレスとなる
から、読み出しの際の原音に対する追随性を向上
させることになる。プリセツトされた読出しカウ
ンタＡ１４ａ，Ｂ１４ｂは、そのアドレスよりク
ロツク信号ｉでカウントを進め、書込み読出しコ
ントローラ８からマルチプレクサ１７に送られる
選択パルス信号ｇによつてマルチプレクサが読出
し側に切り換えられた時、RAM７への読出し可
能信号ｅがアクテイブにされ、読出しカウンタＡ
１４ａ，Ｂ１４ｂにより指定されたアドレスから
符号化データが読み出される。このようにして、
読出し処理と書込み処理の時間差が大きくなつた
場合には、１ブロツクを飛び越して次のブロツク
を読出す動作を行なつて、音の長さを変えずに時
間軸を伸張して、ピツチを下げる処理が行なわれ
る。そして、前述の圧縮処理と同様に、読み出さ
れた符号化データは読出しラツチＡ２３ａ，Ｂ２
３ｂによつて一連のブロツク毎に交互にラツチさ
れ、複号化回路によつて複号化され合成されて、
アナログ音響信号として出力され、ピツチを下げ
た再生音が作られる。

また、前述したように復号化の際に積分器２５
に送られる信号のエンベロープは第８図で模式的
に表わせばＤ／Ａ変換器２４ａからは、例えば
（）で示す如き信号が出力され、同様にＤ／Ａ
変換器２４ｂからは、例えば（）で示す如き信
号が出力され、その結果積分器２５の入力信号は
（）で表わす形状となる。

尚、時間軸変換処理により、原音に対しピツチ
を変化させた再生音の音響信号は、図示しない出
力側に設けられたミキシング回路により原音入力
信号とミキシングされることにより、例えば２つ
の音が互いに協和音の関係にあれば、協和音程の
ハーモニーを作ることができる。

更に、このような時間軸変換回路では、時間軸
圧縮や伸張処理を行なわず、同一長さ同一ピツチ
の音、つまり原音と原音に対し若干遅れた同一の
再生音をミキシング回路を介して出力することに
より、残響付加を行なうことができる。このよう
な信号の遅延処理による残響付加は制御回路１１
の動作によつて行なわれる。即ち、残響付加の指
令信号を受けた制御回路１１は、読出しカウンタ
１４ａ，１４ｂに対しオアゲート群を介して図示
せぬデイレイ値設定スイツチによつて設定された
デイレイデータを送る。そして、制御回路１１
は、リセツト信号を書込みカウンタ１６へ送つて
カウントをゼロにし、更に、オアゲートを介して
読出しカウンタ１４ａ，１４ｂにデイレイ用のロ
ード信号を印加する。尚、この時、マーク検出回
路２１及びラツチ１９，２０は休止し出力は低レ
ベルとなつている。このような処理によつて、読
出しカウンタＡ１４ａ，Ｂ１４ｂはプリセツトさ
れたデイレイデータのアドレスより書込みカウン
タ１６と同一のクロツク信号でカウントを進め、
書込みカウンタ１６と読出しカウンタＡ１４ａ，
Ｂ１４ｂに変位を持たせて、信号の出力遅延処理
を行ない、この出力音響信号を原音信号とミキシ
ングすることにより残響を付加することができ
る。

以上説明したように、本発明の音響信号の時間
軸変換装置によれば、音響信号の時間軸の圧縮や
伸張をする際に、これに伴う反復読み出しや読み
飛ばし処理を行ないながらRAMに書き込んだ最
新の符号化情報を複号化することができ、ほぼ実
時間で時間軸変換処理を行なうことができるか
ら、楽音や音声を実時間でピツチ変換し、原音と
の協和音を発生させたり、特殊な音を発生させる
などの用途に広く使用できる。また、比較的簡単
な回路構成で明解度や聴感の良好な出力信号を得
ることができる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は時間軸変
換装置のブロツク図、第２図は読出しコントロー
ラの回路図、第３図はマーキング処理を行なう各
信号の波形図、第４図は書込み読出しコントロー
ラから入出力される各信号のタイミングチヤー
ト、第５図は読出しコントローラに入出力される
各信号のタイミングチヤート、第６図は時間軸圧
縮時の書込み読出しアドレスの時間的変化を示す
グラフと各信号のタイミングチヤート、第７図は
時間軸伸張時の同グラフと同タイミングチヤー
ト、第８図は積分器の入力波形のエンベロープを
模式的に表わした波形図である。 ５……Ａ／Ｄ変換器、６……書込みラツチ、７
……RAM、８……書込み読出しコントローラ、
９……マーキング回路、１４ａ，１４ｂ……読出
しカウンタ、１６……書き込みカウンタ、１７…
…マルチプレクサ、１８……読出しコントロー
ラ、１９，２０……ラツチ、２１……マーク検出
回路。

Claims (1)

1. 【特許請求の範囲】 １ アナログ音響信号を入力し該アナログ音響信
   号をデジタル信号に符号化し、該デジタル信号に
   切分点を意味するマークを付すことによつて所定
   のブロツク長に分け、前記マークが付されて所定
   のブロツク長に分けられた前記デジタル信号を符
   号化情報として読み書き可能なメモリへ順次書き
   込むと共に、該メモリ内の前記符号化情報から前
   記ブロツク毎に前記デジタル信号を読み出してア
   ナログ音響信号に復号化を行うにあたつて、前記
   デジタル信号を、前記メモリへ書き込む周期と前
   記メモリから読み出す周期とを変えることにより
   音響信号の時間軸変換を行う音響信号の時間軸変
   換装置において、 時間軸を圧縮する場合には前記メモリに既に書
   き込まれた最新のブロツクにおける前記マークの
   付された符号化情報のアドレスを一時記憶し、時
   間軸を伸長する場合には前記メモリに現在書き込
   まれている最新のブロツクにおける前記マークの
   付された符号化情報のアドレスを一時記憶するア
   ドレス記憶手段と、 前記メモリへ書き込まれる符号化情報と前記メ
   モリから読み出される符号化情報との各々から前
   記マークを検出し、各符号化情報毎の前記マーク
   の検出間隔に基づいて、時間軸を圧縮する場合に
   は書込み時の前記マークが二つ検出される間に読
   出し時の前記マークが二つ検出されるとき該読出
   時の二つ目の前記マークに同期して、また時間軸
   を伸長する場合には読出し時の前記マークが二つ
   検出される間に書込み時の前記マークが二つ検出
   されるとき該読出し時の二つ目の前記マークに同
   期して、ロード信号を出力するマーク検出回路
   と、 通常は、前記デジタル信号を前記メモリから読
   み出す周期で順にアドレスを進めると共に、前記
   マーク検出回路から前記ロード信号を受けたとき
   前記アドレス記憶手段に一時記憶されたアドレス
   を、次の読出しのためのブロツクの先頭アドレス
   としてプリセツトする読出しカウンタと、 を備え、 前記読出しカウンタのアドレスに基づいて前記
   メモリから前記デジタル信号を読み出すことを特
   徴とする音響信号の時間軸変換装置。