JPH04309059A - ２次元密着型イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ、スキャ
ナ、光学式文字読取装置等の画像入力装置に用いられる
２次元密着型イメージセンサに係り、特に出力のばらつ
きが小さく、明暗電流比（Ｓ／Ｎ比）を向上させる２次
元密着型イメージセンサに関する。

【０００２】

【従来の技術】従来の光学系を用いないイメージセンサ
としては、受光素子を有するセンサ部を２次元のマトリ
クス状に配列させて２次元センサ部エリアを形成し、原
稿と密着して用いられる２次元密着型イメージセンサが
あった。

【０００３】ここで、光学系を用いない２次元密着型イ
メージセンサの構成及び作動原理について、イメージセ
ンサ全体の平面概略図である図１０、図１０の点線内の
拡大図である図１１、そして図１１のＢ−Ｂ′部分の断
面説明図である図１２を使って、具体的に説明する。

【０００４】図１０に示すように、２次元密着型イメー
ジセンサは、行方向と列方向の２次元に配置されたセン
サ部６から成るセンサ部エリア６′と各行または各列を
選択的に走査する走査回路８から構成されている。

【０００５】一組のセンサ部は図１１に示すように、透
明基板１上に形成された光電変換部である受光素子（フ
ォトダイオード）２、スイッチング素子である薄膜トラ
ンジスタ（ＴＦＴ）３及び採光部４から構成されている
。そして、図１２に示すように、このような構成のセン
サ部において、透明基板１の裏側から採光部２を通って
入射した光は、原稿５の面で反射されて受光素子２の受
光部に達し、ここで原稿の明暗に応じた反射光によって
光電流が発生し、薄膜トランジスタ３のＯＮ／ＯＦＦに
より電気信号として読み出される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の２次元密着型イメージセンサでは、隣接したセンサ
部間の距離が短いため、例えば、図１０の（ア）部分に
示すように、四方を他のセンサ部に囲まれている場合は
、受光素子は同一センサ部内にある採光部だけでなく、
上下左右斜め方向に隣接して配置された８つのセンサ部
の採光部から入射して原稿面で反射された光をも受光し
てしまう。

【０００７】それに対して、例えば、図１０の（イ）部
分のようにセンサ部エリアの左端部に位置するセンサ部
では、隣接するセンサ部は上下、右、右斜め上及び右斜
め下の５個であり、（イ）部分の受光素子は（イ）部分
のセンサ部内の採光部の他は、隣接して配置された上下
、右、右斜め上及び右斜め下に位置する５つのセンサ部
の採光部から入射して反射された光を受光するのみであ
った。

【０００８】従って、センサ部エリアの上下左右の最も
外側の列（最外列）に位置するセンサ部と、最外列以外
に位置するセンサ部とでは相対的に受光素子における受
光量に差が生じることになり、センサ部における出力の
ばらつきが生じ、Ｓ／Ｎ比の低下が起こるという問題点
があった。

【０００９】本発明は上記実情に鑑みて為されたもので
、センサ部エリア中の位置に関係なく、すべての受光素
子における受光量を均一にし、工程数を増加することな
く、出力のばらつきを小さくし、Ｓ／Ｎ比の高い高性能
な２次元密着型イメージセンサを提供することを目的と
する。

【００１０】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、基板上に形成された受光素子と
前記受光素子に対応する採光部を具備するセンサ部を２
次元のマトリクス状に配列させて形成したセンサ部エリ
アを有する２次元密着型イメージセンサにおいて、前記
センサ部と同一形状のダミーセンサ部を前記センサ部エ
リアの外側に隣接して設けたことを特徴としている。

【００１１】

【作用】本発明によれば、受光素子を有するセンサ部を
複数個２次元に配列させてマトリクス状に形成したセン
サ部エリアの周囲に、センサ部と同一形状のダミーセン
サ部で取り囲むように形成して、すべてのセンサ部が上
下左右斜め方向８個の同一形状のセンサ部のセルに隣接
するようにした２次元密着型イメージセンサとしている
ので、センサ部エリア中の位置に関係なく、すべてのセ
ンサ部内の受光素子の受光量を等しくすることができ、
イメージセンサの出力のばらつきを小さくし、Ｓ／Ｎ比
を向上させることができる。

【００１２】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は本発明の一実施例に係る２次元密着
型イメージセンサの平面概略図、図２は図１の円内の拡
大図である。尚、図１０、図１１、図１２と同様の構成
をとる部分については、同一の符号を付して説明する。

【００１３】本実施例の２次元密着型イメージセンサは
、ガラス等の絶縁性の基板１上に形成された１つの受光
素子とそれに対応する採光部及びスイッチング素子の薄
膜トランジスタを有するセンサ部を１単位のセルとして
、２次元のマトリクス状に配列させて形成されたセンサ
部エリアと、前記センサ部エリアの周囲を取り囲むよう
に形成されたダミーセンサ部エリアと、ゲート線及びデ
ータ線を介して各センサ部に接続された駆動用ＩＣから
構成されている。

【００１４】各センサ部は、図２に示すように、透明な
基板１上に形成された１つの受光素子２と薄膜トランジ
スタ３と採光部４とから成り、受光素子２は薄膜トラン
ジスタ３のドレイン電極に接続され、そして薄膜トラン
ジスタ３のゲート電極は行毎に共通のゲート線に、ソー
ス電極は列毎に共通のデータ線にそれぞれ接続され、更
にデータ線は駆動用ＩＣに接続されている。

【００１５】ダミーセンサ部エリアは、前記センサ部と
同一形状のセルのダミーセンサ部を複数個設けて構成さ
れている。ダミーセンサ部は、図１及び図２に示すよう
に、前記センサ部エリアの上下左右の最も外側の行と列
に位置するセンサ部の更に外側に、これに隣接するよう
に設けられており、センサ部エリアの周囲を取り囲むよ
うにダミーセンサ部エリアが形成されている。

【００１６】本実施例では、センサ部エリアの外側に隣
接するよう形成されたダミーセンサ部エリアは、ダミー
センサ部を１行１列としたが、２行２列以上であっても
構わない。

【００１７】次に、本実施例のセンサ部における受光素
子と薄膜トランジスタの具体的構成について、図２のＡ
−Ａ′部分の断面説明図である図３を使って説明する。 尚、基本的構成は、図１２の従来例とほぼ同様となって
いる。

【００１８】受光素子は、図３に示すように、ガラス等
の絶縁性の基板１上に受光素子２の下部共通電極となる
クロム（Ｃｒ）等による金属電極１１と、各受光素子毎
に分割形成された水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）から成る光導電層１２と、同様に分割形成され
た酸化インジウム・スズ（ＩＴＯ）から成る上部透明電
極１３とが順次積層するサンドイッチ型を構成している
。

【００１９】尚、ここでは下部の金属電極１１は列方向
に連続的に形成され、金属電極１１の上に光導電層１２
が離散的に分割して形成され、上部透明電極１３も同様
に離散的に分割して個別電極となるよう形成されること
により、光導電層１２を金属電極１１と透明電極１３で
挟んだ部分が各受光素子２を構成している。

【００２０】また、薄膜トランジスタの構成は、図２及
び図３に示すように、前記基板１上にゲート電極１４と
してのクロム（Ｃｒ１）層、ゲート絶縁層１５としての
シリコン窒化膜（ＳｉＮｘ　）、半導体活性層１６とし
ての水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層、
ゲート電極１４に対向するよう設けられたトップ絶縁層
１７としてのシリコン窒化膜（ＳｉＮｘ　）、オーミッ
クコンタクト層１８としてのｎ＋　水素化アモルファス
シリコン（ｎ＋　ａ−Ｓｉ：Ｈ）層、ドレイン電極２１
とソース電極２２としてのクロム（Ｃｒ２）層、その上
に層間絶縁層２３としてポリイミド層、更にその上に配
線層２０またはトップ絶縁層１７の上部においてはａ−
Ｓｉ：Ｈ層の遮光用としてのアルミニウム（Ａｌ）の遮
光層２０′とを順次積層した逆スタガ構造のトランジス
タである。

【００２１】上記受光素子と薄膜トランジスタの構成に
おいて、図２及び図３に示す採光部４から光が入射して
原稿５の面で反射し、当該反射光を受光素子２にて受光
して受光量に応じて電荷が発生し、各受光素子２に発生
した電荷は、薄膜トランジスタのゲート電極１４が接続
するゲート線を順次オンすることによりデータ線を介し
て駆動用ＩＣに流れ、電圧値として読み取られ、画像信
号として出力されるようになっている。

【００２２】次に、本実施例のイメージセンサの製造方
法を図４（ａ）〜（ｄ）、図５（ｅ），（ｆ）、図６（
ｇ），（ｈ）のプロセス断面説明図を用いて説明する。

【００２３】まず、ガラス等の絶縁性透明基板１上に、
ゲート電極１４となる第１のクロム（Ｃｒ１）膜を約７
５０オングストローム程度の厚さにＤＣスパッタリング
により着膜し、フォトリソエッチングによりパターニン
グして薄膜トランジスタ（ＴＦＴ）のゲート電極１４を
形成する（図４（ａ）参照）。

【００２４】次に、プラズマＣＶＤ法（Ｐ−ＣＶＤ法）
によりゲート絶縁膜１５となる第１のＳｉＮｘ　膜１５
′を約３０００オングストローム程度の厚さに、半導体
活性層１６となるａ−Ｓｉ：Ｈ膜１６′を約５００オン
グストローム程度の厚さに、トップ絶縁層１７となる第
２のＳｉＮｘ　膜を約１５００オングストローム程度の
厚さに連続的に着膜し、フォトリソエッチングにより、
トップ絶縁層１７のパターンを形成する（図４（ｂ）参
照）。

【００２５】更に、オーミックコンタクト層１８として
ｎ＋　ａ−Ｓｉ：Ｈ膜１８′を約１０００オングストロ
ーム程度の厚さにＰ−ＣＶＤ法で、またＴＦＴのドレイ
ン電極２１、ソース電極２２及び受光素子下部の金属電
極１１となる第２のＣｒ膜１１′を約１５００オングス
トローム程度の厚さにＤＣスパッタリングにより着膜す
る（図４（ｃ）参照）。

【００２６】更に、受光素子２の光導電層１２となるａ
−Ｓｉ：Ｈ膜１２′を約１３０００オングストローム程
度の厚さにＰ−ＣＶＤ法で着膜する。更に、受光素子２
の透明電極１３となるＩＴＯ膜１３′をＤＣスパッタリ
ングにより約７００オングストローム程度の厚さで着膜
する（図４（ｄ）参照）。

【００２７】次に、ＩＴＯ膜１３′をフォトリソエッチ
ング工程でパターニングし、受光素子２の透明電極１３
を形成する。そして、レジストパターンをそのままにし
、これをマスクとしてａ−Ｓｉ膜１２′をドライエッチ
ングし、光導電層１２のパターンを形成する。次に、第
２のＣｒ膜１１′のフォトリソエッチングを行い、受光
素子２の金属電極１１、ＴＦＴのドレイン電極２１及び
ソース電極２２のパターンを形成する（図５（ｅ）参照
）。

【００２８】続いて、第１のＳｉＮｘ　膜１５′をフォ
トリソエッチングにより所望のパターンに形成した後、
イメージセンサ全体を覆うように、ポリイミド膜２３′
を約１．３μｍ程度の厚さに塗布し、フォトリソエッチ
ングにより透明電極１３の端部、ＴＦＴのドレイン電極
２１及びソース電極２２上の層間絶縁層２３にコンタク
トホール２４を開口形成する（図５（ｆ）参照）。

【００２９】次に、アルミニウム（Ａｌ）層２０″を約
１μｍ程度の厚さにＤＣスパッタリングにより着膜し、
フォトリソエッチングによりパターニングし、配線層２
０及び遮光層２０′を形成する（図６（ｇ）参照）。

【００３０】更に、パシベーション層２５としてポリイ
ミドを約３μｍ程度の厚さに塗布し、フォトリソエッチ
ングによりパターニングを行い、パシベーション層２５
を形成する。このようにしてイメージセンサが形成され
る（図６（ｈ）参照）。

【００３１】これによりセンサ部が形成され、全体とし
てセンサ部エリアが形成されるが、上記各層のフォトリ
ソエッチングプロセスにおいて、センサ部エリアの上下
左右の最も外側に配置されたセンサ部の外側に、これに
隣接して前記センサ部と同一形状のセルのダミーセンサ
部を１列設けるように上記製造プロセスで同時に形成す
る。すなわち、センサ部エリアの周囲を取り囲むように
ダミーセンサ部エリアを形成するようにする。

【００３２】次に、本実施例の２次元密着型イメージセ
ンサの光出力特性について図７、図８、図９の説明図を
用いて説明する。

【００３３】センサ部エリアの外側に隣接して上下左右
に各１行１列のダミーセンサ部を設けた場合の出力特性
を図７に、各２行２列のダミーセンサ部を設けた場合の
出力特性を図８に示して説明する。また、比較のため、
従来の２次元密着型イメージセンサの特性を示す図９を
使うことにする。図７、図８、図９の説明図は、任意の
センサ部エリアの１〜１５ｂｉｔ　までの出力を表した
ものである。

【００３４】図９に見られるように、従来のイメージセ
ンサでは１ｂｉｔ　目において出力の著しい低下が認め
られるが、図７の本実施例のイメージセンサでは１ｂｉ
ｔ　目の出力低下が大幅に改善されて２ｂｉｔ　目以降
とほぼ等しくなり、センサ部エリア全体の出力特性のば
らつきが小さくなっていることがわかる。

【００３５】また、図８に示すように、センサ部エリア
の外側に隣接して上下左右に各２行２列のダミーセンサ
部を設けた場合は、１行１列のダミーセンサ部を設けた
図７の場合に比べ、さらに出力のばらつきが軽減されて
いるが、２列目の効果は１列目ほど顕著ではなく、セン
サ部エリアの上下に１列ずつ、左右に１行ずつそれぞれ
設けただけでもその効果は十分であるといえる。

【００３６】本実施例のイメージセンサによれば、受光
素子２とこれに対応する採光部４を有するセンサ部６と
同一形状のダミーセンサ部７から成るダミーセンサ部エ
リア７′を、２次元に配置されたセンサ部エリア６′の
外側に隣接するように形成して、センサ部エリア６′を
ダミーセンサ部エリア７′で取り囲むようにしているの
で、すべてのセンサ部は同一形状の採光部を持つ上下左
右のセルに隣接することになり、センサ部エリア中の位
置に関係なくすべてのセンサ部内の受光素子２における
受光量を等しくすることができ、イメージセンサの出力
のばらつきを小さくし、Ｓ／Ｎ比を向上させることがで
きる効果がある。

【００３７】また、スイッチング素子としてＴＦＴを用
いる代わりに、フォトダイオードとブロッキングダイオ
ードが互いに逆極性になるように直列に接続して１組の
センサ部を形成し、これを複数個２次元に配列してセン
サ部エリアを形成したイメージセンサにおいても、本発
明のダミーセンサ部エリアを形成すれば、同様の効果が
得られる。

【００３８】また、本実施例によれば、製造過程におい
て新たな工程を必要としないので、歩留まりやスループ
ットの低下なくして高性能なイメージセンサを提供でき
る効果がある。

【００３９】

【発明の効果】本発明によれば、受光素子を有するセン
サ部を複数個２次元のマトリクス状に配列させて形成さ
れたセンサ部エリアの周囲に、センサ部と同一形状のダ
ミーセンサ部で取り囲むように形成して、すべてのセン
サ部が上下左右斜め方向８個の同一形状のセンサ部のセ
ルに隣接するようにした２次元密着型イメージセンサと
しているので、センサ部エリア中の位置に関係なく、す
べてのセンサ部内の受光素子の受光量を等しくすること
ができ、イメージセンサの出力のばらつきを小さくし、
Ｓ／Ｎ比を向上させることができる効果がある。

【図面の簡単な説明】

【図１】　　本発明の一実施例に係る２次元密着型イメ
ージセンサの平面概略図である。

【図２】　　図１の円内の拡大図である。

【図３】　　図２のＡ−Ａ′部分の断面説明図である。

【図４】　　（ａ）〜（ｄ）は本実施例の製造プロセス
の断面説明図である。

【図５】　　（ｅ）、（ｆ）は本実施例の製造プロセス
の断面説明図である。

【図６】　　（ｇ）、（ｈ）は本実施例の製造プロセス
の断面説明図である。

【図７】　　本実施例のイメージセンサの出力特性を示
す説明図である。

【図８】　　別の実施例のイメージセンサの出力特性を
示す説明図である。

【図９】　　従来のイメージセンサの出力特性を示す説
明図である。

【図１０】　　従来のイメージセンサの平面概略図であ
る。

【図１１】　　図１０の円内の拡大図である。

【図１２】　　図１１のＢ−Ｂ′部分の断面説明図であ
る。

【符号の説明】

１…基板、　　２…受光素子、　　３…薄膜トランジス
タ、　　４…採光部、　　５…原稿、　　６…センサ部
、　　６′…センサ部エリア、　　７…ダミーセンサ部
、　　７′…ダミーセンサ部エリア、　　８…走査回路
、　　１１…金属電極、　　１２…光導電層、　　１３
…透明電極、　　１４…ゲ−ト電極、　　１５…ゲート
絶縁膜、　　１６…半導体活性層、　　１７…トップ絶
縁層、　　１８…オーミックコンタクト層、２０…配線
層、　　２０′…遮光層、　　２１…ソース電極、　　
２２…ドレイン電極、　　２３…層間絶縁層、　　２４
…コンタクトホール、　　２５…パシベーション層、

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　基板上に形成された受光素子と前記受
   光素子に対応する採光部を具備するセンサ部を２次元の
   マトリクス状に配列させて形成したセンサ部エリアを有
   する２次元密着型イメージセンサにおいて、前記センサ
   部と同一形状のダミーセンサ部を前記センサ部エリアの
   外側に隣接して設けたことを特徴とする２次元密着型イ
   メージセンサ。