JPH04312128A - 命令実行順序制御回路 - Google Patents

命令実行順序制御回路

Info

Publication number
JPH04312128A
JPH04312128A JP10467391A JP10467391A JPH04312128A JP H04312128 A JPH04312128 A JP H04312128A JP 10467391 A JP10467391 A JP 10467391A JP 10467391 A JP10467391 A JP 10467391A JP H04312128 A JPH04312128 A JP H04312128A
Authority
JP
Japan
Prior art keywords
instruction
circuit
instructions
registers
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10467391A
Other languages
English (en)
Inventor
Yoichi Sakamoto
阪本 容一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP10467391A priority Critical patent/JPH04312128A/ja
Publication of JPH04312128A publication Critical patent/JPH04312128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は命令実行順序制御回路に関する。
【0002】
【従来技術】従来、命令実行順序制御回路においては、
図2に示すように、命令発行部1−1〜1−3から各々
独立に発行される命令101 〜103 を命令受付レ
ジスタ2−1〜2−3に取込んでいる。命令選択回路6
は命令選択制御回路7からの命令選択信号160にした
がって命令受付レジスタ2−1〜2−3からの命令11
1 〜113 のうち一つを選択し、選択した命令15
0 を命令出力レジスタ8に出力する。命令出力レジス
タ8は命令選択回路6からの命令150 を格納し、命
令実行判定回路9からの命令抑止信号183 に応じて
命令170 を図示せぬ記憶装置に送出する。
【0003】命令選択制御回路7は命令発行部1−1〜
1−3が発行した命令101 〜103 の優先順位を
判断し、その判断結果に基いて命令選択回路6に命令選
択信号160 を出力する。また、命令実行判定回路9
は命令発行部1−1〜1−3が発行した命令101 〜
103 が記憶装置の使用を要求し、その要求したバン
クが他装置(図示せず)の要求するバンクと同じバンク
のとき、優先して実行できるか否かを記憶装置からの記
憶装置使用情報190 によって判定する。その結果、
命令実行判定回路9は優先して実行することができると
判定すると、命令出力レジスタ8から記憶装置に命令1
70 を送出させる。また、命令実行判定回路9は優先
して実行することができないと判定すると、命令出力レ
ジスタ8に命令抑止信号183 を出力し、命令出力レ
ジスタ8に格納されている命令の記憶装置への送出を抑
止する。
【0004】このような従来の命令実行順序制御回路で
は、命令選択回路6で選択された命令150 が他装置
と同じバンクを要求している場合に、命令実行判定回路
9が優先して実行することができないと判定すると、命
令出力レジスタ8から記憶装置への命令170 の送出
が抑止されるので、装置全体として命令の送出が抑止さ
れてしまう。そのため、命令発行部1−1〜1−3が発
行した命令101 〜103 の中に空きバンクの使用
を要求している実行可能な命令があったとしても、その
実行可能な命令は抑止された命令が実行されるまで実行
できない。よって、装置全体の命令の処理効率が著しく
低下するという欠点があった。
【0005】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、命令の処理効率を向上さ
せることができる命令実行順序制御回路の提供を目的と
する。
【0006】
【発明の構成】本発明による命令実行順序制御回路は、
各々独立に命令を発行する複数の命令発行手段と、前記
複数の命令発行手段によって発行された命令を夫々保持
する複数の命令受付レジスタと、前記複数の命令受付レ
ジスタ各々に対応して設けられ、前記命令受付レジスタ
に保持された命令を退避する複数の退避レジスタと、前
記複数の命令受付レジスタ各々に対応して設けられ、前
記命令受付レジスタに保持された命令と前記退避レジス
タに退避された命令とのうち一方を選択する複数の命令
選択手段と、前記複数の命令発行手段によって発行され
た命令の優先順位を判定する優先順位判定手段と、前記
優先順位判定手段の判定結果にしたがって前記複数の命
令選択手段で選択された命令のうち一つを選択して出力
する出力命令選択手段と、他装置との競合状態を示す競
合情報に基いて前記出力命令選択手段で選択された命令
が実行可能か否かを判定する命令実行判定手段と、前記
命令実行判定手段によって実行不可と判定されたときに
前記出力命令選択手段で選択された命令に対応する前記
命令選択手段で前記退避レジスタに退避された命令が選
択されるように制御する制御手段とを有することを特徴
とする。
【0007】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0008】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、命令発行部1−1〜1−3
から各々独立して発行される命令101 〜103 は
命令受付レジスタ2−1〜2−3に格納される。このと
き、初めは自装置の命令が抑止されていないので、命令
切換制御回路5は命令受付レジスタ2−1〜2−3から
の命令111 〜113を選択するよう命令切換信号1
41 〜143 を命令切換回路4−1〜4−3に出力
する。命令切換回路4−1〜4−3では命令切換制御回
路5からの命令切換信号141 〜143 にしたがっ
て、命令受付レジスタ2−1〜2−3からの命令111
 〜113 を選択する。尚、命令切換制御回路5から
の命令切換信号141 〜143 が変化すると、命令
退避レジスタ3−1〜3−2に命令受付レジスタ2−1
〜2−3からの命令111 〜113 が退避され、命
令切換回路4−1〜4−3で命令退避レジスタ3−1〜
3−3からの命令121 〜123 が選択される。
【0009】命令選択制御回路7は各命令発行部1−1
〜1−3から発行された命令101 〜103の発行順
によって優先順位を判断し、その判断結果に基いて命令
選択信号160 を命令選択回路6に出力する。命令選
択回路6では命令選択制御回路7からの命令選択信号1
60 にしたがって、命令切換回路4−1〜4−3から
出力される命令131 〜133 の中で一番優先順位
の高い命令を選択する。命令選択回路6で選択された命
令150 は命令出力レジスタ8および命令実行判定回
路9に夫々出力されて格納される。
【0010】命令実行判定回路9は命令選択回路6から
送られてきた命令150 と、記憶装置(図示せず)か
ら送られてきた記憶装置使用情報190 とを比較し、
他装置(図示せず)が使用しているバンクと命令選択回
路6からの命令150 が要求するバンクとが一致する
か否かをチェックする。これと同時に、命令出力レジス
タ8から記憶装置に命令170 が出力される。
【0011】命令実行判定回路9はそれらのバンクが一
致しなければ、命令出力レジスタ8から出力された命令
170 が実行可能と判定し、記憶装置への命令破棄信
号182 をアクティブとしないので、命令出力レジス
タ8から出力された命令170 が実行される。また、
命令実行判定回路9はそれらのバンクが一致すると、命
令出力レジスタ8から出力された命令170 が実行不
可と判定し、記憶装置への命令破棄信号182 をアク
ティブとして命令出力レジスタ8から出力された命令1
70 を破棄するように記憶装置に報告する。同時に、
命令実行判定回路9は命令破棄報告181 によって命
令出力レジスタ8から出力された命令170 が実行で
きずに破棄されたことを命令切換制御回路5に報告する
。
【0012】このとき、たとえば命令発行部1−1から
発行された命令101 が破棄されたとすると、命令実
行判定回路9から命令切換制御回路5に命令破棄報告1
81 が出力されるので、命令切換制御回路5では命令
選択制御回路7からの命令選択信号160によって破棄
された命令がどこから発行されたのかを判定する。
【0013】命令切換制御回路5は破棄された命令が命
令発行部1−1から発行されたと判定すると、命令発行
部1−1に対応する命令退避レジスタ3−1および命令
切換回路4−1への命令切換信号141 を変化させる
。命令退避レジスタ3−1では命令切換信号141 が
変化することによって命令受付レジスタ2−1からの命
令111 を格納し、また命令切換回路4−1では命令
退避レジスタ3−1からの命令121 を出力するよう
切換える。
【0014】次に、命令選択回路6で優先順位にしたが
って、命令発行部1−2から発行されて命令受付レジス
タ2−2に格納された命令102 が選択されたとする
と、命令受付レジスタ2−2から出力された命令112
 が命令出力レジスタ8に格納される。同時に、命令実
行判定回路9ではその命令を記憶装置からの記憶装置使
用情報190 と比較して実行の可否が判定される。命
令実行判定回路9が実行可能と判定すると、命令実行判
定回路9から記憶装置への命令破棄信号182 がアク
ティブとならないので、命令出力レジスタ8から出力さ
れた命令170 が実行される。
【0015】さらに、命令選択回路6で優先順位にした
がって、命令発行部1−3から発行されて命令受付レジ
スタ2−3に格納された命令103 が選択されたとす
ると、命令受付レジスタ2−3から出力された命令11
3 が命令出力レジスタ8に格納される。同時に、命令
実行判定回路9ではその命令を記憶装置からの記憶装置
使用情報190と比較して実行の可否が判定される。命
令実行判定回路9が実行可能と判定すると、命令実行判
定回路9から記憶装置への命令破棄信号182 がアク
ティブとならないので、命令出力レジスタ8から出力さ
れた命令170 が実行される。
【0016】その後、命令選択回路6で優先順位にした
がって、命令発行部1−1からの命令101 が再び優
先されると、命令切換回路4−1は命令切換制御回路5
からの命令切換信号141 にしたがって命令退避レジ
スタ3−1からの命令121 を選択する。よって、命
令退避レジスタ3−1に退避しておいた命令が命令切換
回路4−1で選択されて命令選択回路6を介して命令出
力レジスタ8に格納される。これと同時に、命令実行判
定回路9によって命令退避レジスタ3−1に退避してお
いた命令、つまり命令発行部1−1からの命令101 
の実行の可否が再度判定される。 命令実行判定回路9が実行可能と判定すると、命令実行
判定回路9から記憶装置への命令破棄信号182 がア
クティブとならないので、命令出力レジスタ8から出力
された命令170 が実行される。
【0017】命令退避レジスタ3−1に退避しておいた
命令が実行されると、命令実行判定回路9から命令切換
制御回路5への命令破棄報告181 が出力されないの
で、命令切換制御回路5は命令発行部1−1に対応する
命令退避レジスタ3−1および命令切換回路4−1への
命令切換信号141 を変化させる。すなわち、命令切
換制御回路5は命令切換回路4−1に対して以後命令受
付レジスタ2−1からの命令111 を出力するよう制
御する。
【0018】このように、命令発行部1−1〜1−3か
ら各々独立に発行され、命令選択回路6で優先順位にし
たがって選択された命令が命令実行判定回路9で実行不
可と判定されたときに命令受付レジスタ2−1〜2−3
に保持された命令を退避レジスタ3−1〜3−3に退避
し、該命令が再度命令選択回路6で優先されるときに命
令切換回路4−1〜4−3で退避レジスタ3−1〜3−
3に退避された命令に切換えるようにすることによって
、他の命令発行部から発行された実行可能な命令を先に
実行させることができるので、命令の処理効率を向上さ
せることができる。
【0019】
【発明の効果】以上説明したように本発明によれば、複
数の命令発行部から独立に発行され、優先順位にしたが
って選択された命令が他装置との競合状態によって実行
不可と判定されたときにその命令を退避レジスタに退避
し、優先順位にしたがって再度優先されるときに退避レ
ジスタに退避された命令を選択するようにすることによ
って、命令の処理効率を向上させることができるという
効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】従来例の構成を示すブロック図である。
【符号の説明】
1−1〜1−3  命令発行部 2−1〜2−3  命令受付レジスタ 3−1〜3−3  命令退避レジスタ 4−1〜4−3  命令切換回路 5  命令切換制御回路 6  命令選択回路 7  命令選択制御回路 8  命令出力レジスタ 9  命令実行判定回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  各々独立に命令を発行する複数の命令
    発行手段と、前記複数の命令発行手段によって発行され
    た命令を夫々保持する複数の命令受付レジスタと、前記
    複数の命令受付レジスタ各々に対応して設けられ、前記
    命令受付レジスタに保持された命令を退避する複数の退
    避レジスタと、前記複数の命令受付レジスタ各々に対応
    して設けられ、前記命令受付レジスタに保持された命令
    と前記退避レジスタに退避された命令とのうち一方を選
    択する複数の命令選択手段と、前記複数の命令発行手段
    によって発行された命令の優先順位を判定する優先順位
    判定手段と、前記優先順位判定手段の判定結果にしたが
    って前記複数の命令選択手段で選択された命令のうち一
    つを選択して出力する出力命令選択手段と、他装置との
    競合状態を示す競合情報に基いて前記出力命令選択手段
    で選択された命令が実行可能か否かを判定する命令実行
    判定手段と、前記命令実行判定手段によって実行不可と
    判定されたときに前記出力命令選択手段で選択された命
    令に対応する前記命令選択手段で前記退避レジスタに退
    避された命令が選択されるように制御する制御手段とを
    有することを特徴とする命令実行順序制御回路。
JP10467391A 1991-04-10 1991-04-10 命令実行順序制御回路 Pending JPH04312128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10467391A JPH04312128A (ja) 1991-04-10 1991-04-10 命令実行順序制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10467391A JPH04312128A (ja) 1991-04-10 1991-04-10 命令実行順序制御回路

Publications (1)

Publication Number Publication Date
JPH04312128A true JPH04312128A (ja) 1992-11-04

Family

ID=14386993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10467391A Pending JPH04312128A (ja) 1991-04-10 1991-04-10 命令実行順序制御回路

Country Status (1)

Country Link
JP (1) JPH04312128A (ja)

Similar Documents

Publication Publication Date Title
JP3776449B2 (ja) マルチタスク低電力制御装置
JP2002533807A (ja) 割込み/ソフトウエア制御スレッド処理
US5410715A (en) Interrupt controller with selectable interrupt nesting function
JPH0219945A (ja) 主記憶制御装置
JP2001209549A (ja) 文脈切換えを実施する装置とその方法
US5710933A (en) System resource enable apparatus
JP2001117786A (ja) プロセススケジューリング装置およびプロセススケジューリング方法
US7080178B2 (en) Interrupt pre-emption and ordering within a data processing system
JPH09146839A (ja) キャッシュメモリ制御装置
US5412792A (en) Method and arrangement for controlling memory bank access requests in data processing system
JPS6389951A (ja) キヤツシユメモリ装置
JP3362673B2 (ja) チャネルコントロール装置
JPS60250438A (ja) 情報処理装置
JPH09231203A (ja) ベクトルストア追い越し制御回路
JPH0325558A (ja) マルチプロセッサシステムの主記憶アクセスリクエスト選択方式
JPH07325758A (ja) メモリコントローラ
JPH01284960A (ja) メモリ装置の使用優先順位決定方式
JP2006331008A (ja) メモリインタフェース
JPS61128371A (ja) ベクトル処理装置
JPH039431A (ja) 割込み処理方式
JPH0322142A (ja) マイクロプロセッサの割込み制御装置
JPH0311436A (ja) 記憶アクセス制御装置
JPH0440548A (ja) ディジタル信号プロセッサ
JPH02100155A (ja) データ処理システム
JPH0417530B2 (ja)