JPH04312189A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH04312189A JPH04312189A JP7900491A JP7900491A JPH04312189A JP H04312189 A JPH04312189 A JP H04312189A JP 7900491 A JP7900491 A JP 7900491A JP 7900491 A JP7900491 A JP 7900491A JP H04312189 A JPH04312189 A JP H04312189A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- signal
- multiplier
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は乗算器に関し、特にダ
イナミックレンジの改善に関する。
イナミックレンジの改善に関する。
【０００２】
【従来の技術】図３は従来の乗算器の一例を示す回路図
である。この乗算器はバイポーラトランジスタ３１，３
２，３３，３４，３５，３６、負荷抵抗３７，３８、エ
ミッタ抵抗３９，４０および定電流源４１を含む。トラ
ンジスタ３１，３２のベース間およびトランジスタ３３
，３４のベース間に信号源４２が接続され、トランジス
タ３５，３６のベース間に信号源４３が接続される。 電源端子４４に電源電位が与えられ、接地端子４５に接
地電位が与えられる。出力端子４６，４７から出力信号
が得られる。なお、定電流源４１は少なくとも１つのバ
イポーラトランジスタを含む。
である。この乗算器はバイポーラトランジスタ３１，３
２，３３，３４，３５，３６、負荷抵抗３７，３８、エ
ミッタ抵抗３９，４０および定電流源４１を含む。トラ
ンジスタ３１，３２のベース間およびトランジスタ３３
，３４のベース間に信号源４２が接続され、トランジス
タ３５，３６のベース間に信号源４３が接続される。 電源端子４４に電源電位が与えられ、接地端子４５に接
地電位が与えられる。出力端子４６，４７から出力信号
が得られる。なお、定電流源４１は少なくとも１つのバ
イポーラトランジスタを含む。
【０００３】この乗算器において、信号源４２よりトラ
ンジスタ３１，３２のベース間およびトランジスタ３３
，３４のベース間に第１の入力信号が与えられ、信号源
４３よりトランジスタ３５，３６のベース間に第２の入
力信号が与えられる。トランジスタ３１，３２のエミッ
タおよびトランジスタ３３，３４のエミッタから流れ出
す電流はそれぞれトランジスタ３５，３６により制御さ
れる。
ンジスタ３１，３２のベース間およびトランジスタ３３
，３４のベース間に第１の入力信号が与えられ、信号源
４３よりトランジスタ３５，３６のベース間に第２の入
力信号が与えられる。トランジスタ３１，３２のエミッ
タおよびトランジスタ３３，３４のエミッタから流れ出
す電流はそれぞれトランジスタ３５，３６により制御さ
れる。
【０００４】その結果、負荷抵抗３７，３８には信号源
４２の第１の入力信号の振幅が信号源４３の第２の入力
信号の振幅で変調された信号電流が流れる。したがって
、出力端子４６，４７間には、第１の入力信号と第２の
入力信号とを乗算した出力信号が得られる。
４２の第１の入力信号の振幅が信号源４３の第２の入力
信号の振幅で変調された信号電流が流れる。したがって
、出力端子４６，４７間には、第１の入力信号と第２の
入力信号とを乗算した出力信号が得られる。
【０００５】
【発明が解決しようとする課題】図３に示す従来の乗算
器では、電源端子４４と接地端子４５との間に少なくと
も３つのトランジスタが縦に接続されている。それぞれ
のトランジスタは、ベース−エミッタ間に順方向電圧を
有するため、入出力ダイナミックレンジを大きくするこ
とができないという問題点があった。
器では、電源端子４４と接地端子４５との間に少なくと
も３つのトランジスタが縦に接続されている。それぞれ
のトランジスタは、ベース−エミッタ間に順方向電圧を
有するため、入出力ダイナミックレンジを大きくするこ
とができないという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、入出力のダイナミックレンジを
大きく設計することができる乗算器を得ることを目的と
する。
ためになされたもので、入出力のダイナミックレンジを
大きく設計することができる乗算器を得ることを目的と
する。
【０００７】
【課題を解決するための手段】この発明に係る乗算器は
、複数の対数圧縮手段、加算手段および指数伸張手段を
備える。複数の対数圧縮手段は、複数の入力信号をそれ
ぞれ対数関数的に圧縮する。加算手段は、複数の対数圧
縮手段からの複数の出力信号を互いに加算する。指数伸
張手段は、加算手段の出力信号を指数関数的に伸張する
。
、複数の対数圧縮手段、加算手段および指数伸張手段を
備える。複数の対数圧縮手段は、複数の入力信号をそれ
ぞれ対数関数的に圧縮する。加算手段は、複数の対数圧
縮手段からの複数の出力信号を互いに加算する。指数伸
張手段は、加算手段の出力信号を指数関数的に伸張する
。
【０００８】
【作用】この発明に係る乗算器においては、複数の入力
信号がそれぞれ対数関数的に圧縮され、その圧縮された
複数の信号が直線的に加算され、その加算された信号が
指数関数的に伸張される。その結果、出力信号として、
複数の入力信号を互いに乗算した信号が得られる。
信号がそれぞれ対数関数的に圧縮され、その圧縮された
複数の信号が直線的に加算され、その加算された信号が
指数関数的に伸張される。その結果、出力信号として、
複数の入力信号を互いに乗算した信号が得られる。
【０００９】複数の入力信号がまず対数関数的に圧縮さ
れるので、入力信号のダイナミックレンジを大きくする
ことができる。また、加算された信号を指数関数的に伸
張することにより出力信号が得られるので、出力信号の
ダイナミックレンジを大きくすることができる。
れるので、入力信号のダイナミックレンジを大きくする
ことができる。また、加算された信号を指数関数的に伸
張することにより出力信号が得られるので、出力信号の
ダイナミックレンジを大きくすることができる。
【００１０】
【実施例】図１は、この発明の一実施例による乗算器の
構成を示すブロック図である。この乗算器は、第１の対
数圧縮回路１、第２の対数圧縮回路２、加算回路３およ
び指数伸張回路４を含む。第１の対数圧縮回路１は、入
力端子Ｉ１に与えられる第１の入力信号Ａを対数関数に
従って圧縮する。第２の対数圧縮回路２は、入力端子Ｉ
２に与えられる第２の入力信号Ｂを対数関数に従って圧
縮する。加算回路３は、第１の対数圧縮回路１の出力信
号と第２の対数圧縮回路２の出力信号とを加算する。指
数伸張回路４は、加算回路３の出力信号を指数関数に従
って伸張する。出力端子Ｏには、指数伸張回路４の出力
信号が与えられる。
構成を示すブロック図である。この乗算器は、第１の対
数圧縮回路１、第２の対数圧縮回路２、加算回路３およ
び指数伸張回路４を含む。第１の対数圧縮回路１は、入
力端子Ｉ１に与えられる第１の入力信号Ａを対数関数に
従って圧縮する。第２の対数圧縮回路２は、入力端子Ｉ
２に与えられる第２の入力信号Ｂを対数関数に従って圧
縮する。加算回路３は、第１の対数圧縮回路１の出力信
号と第２の対数圧縮回路２の出力信号とを加算する。指
数伸張回路４は、加算回路３の出力信号を指数関数に従
って伸張する。出力端子Ｏには、指数伸張回路４の出力
信号が与えられる。
【００１１】図１の乗算器の動作を説明する。入力端子
Ｉ１に第１の入力信号Ａが与えられ、入力端子Ｉ２に第
２の入力信号Ｂが与えられると、第１の対数圧縮回路１
の出力信号はｌｏｇＡとなり、第２の対数圧縮回路２の
出力信号はｌｏｇＢとなる。さらに、加算回路３の出力
信号は（ｌｏｇＡ＋ｌｏｇＢ）となる。ここで、（ｌｏ
ｇＡ＋ｌｏｇＢ）は、数学的にｌｏｇ（Ａ×Ｂ）に等し
い。したがって指数伸張回路４の出力信号はｅｌｏｇ（
ＡｘＢ）となる。ここで、ｅｌｏｇ（ＡｘＢ）は数学的
にＡ×Ｂに等しい。したがって、出力端子Ｏから出力さ
れる出力信号はＡ×Ｂとなる。
Ｉ１に第１の入力信号Ａが与えられ、入力端子Ｉ２に第
２の入力信号Ｂが与えられると、第１の対数圧縮回路１
の出力信号はｌｏｇＡとなり、第２の対数圧縮回路２の
出力信号はｌｏｇＢとなる。さらに、加算回路３の出力
信号は（ｌｏｇＡ＋ｌｏｇＢ）となる。ここで、（ｌｏ
ｇＡ＋ｌｏｇＢ）は、数学的にｌｏｇ（Ａ×Ｂ）に等し
い。したがって指数伸張回路４の出力信号はｅｌｏｇ（
ＡｘＢ）となる。ここで、ｅｌｏｇ（ＡｘＢ）は数学的
にＡ×Ｂに等しい。したがって、出力端子Ｏから出力さ
れる出力信号はＡ×Ｂとなる。
【００１２】図２は、図１の乗算器の詳細な構成を示す
回路図である。この乗算器は、バイポーラトランジスタ
５，６，７，８，９，１０，１１，１２、ダイオード１
３，１４、エミッタ抵抗１５，１６，１７，１８、負荷
抵抗１９，２０、および定電流源２１，２２，２３を含
む。
回路図である。この乗算器は、バイポーラトランジスタ
５，６，７，８，９，１０，１１，１２、ダイオード１
３，１４、エミッタ抵抗１５，１６，１７，１８、負荷
抵抗１９，２０、および定電流源２１，２２，２３を含
む。
【００１３】トランジスタ５，６のベース間に第１の入
力信号Ａを発生する信号源２４が接続される。トランジ
スタ７，８のベース間には第２の入力信号Ｂを発生する
信号源２５が接続される。電源端子２６には電源電位が
与えられ、接地端子２７には接地電位が与えられる。
力信号Ａを発生する信号源２４が接続される。トランジ
スタ７，８のベース間には第２の入力信号Ｂを発生する
信号源２５が接続される。電源端子２６には電源電位が
与えられ、接地端子２７には接地電位が与えられる。
【００１４】ダイオード１３は電源端子２６とトランジ
スタ５のコレクタとの間に接続され、ダイオード１４は
電源端子２６とトランジスタ６のコレクタとの間に接続
される。トランジスタ５，６のエミッタはそれぞれ抵抗
１５，１６を介して定電流源２１に接続される。
スタ５のコレクタとの間に接続され、ダイオード１４は
電源端子２６とトランジスタ６のコレクタとの間に接続
される。トランジスタ５，６のエミッタはそれぞれ抵抗
１５，１６を介して定電流源２１に接続される。
【００１５】トランジスタ９，１０のコレクタは電源端
子２６に接続される。トランジスタ９，１０のベースは
それぞれトランジスタ５，６のコレクタに接続される。 トランジスタ９，１０のエミッタはそれぞれトランジス
タ７，８のコレクタに接続される。トランジスタ７，８
のエミッタはそれぞれ抵抗１７，１８を介して定電流源
２２に接続される。
子２６に接続される。トランジスタ９，１０のベースは
それぞれトランジスタ５，６のコレクタに接続される。 トランジスタ９，１０のエミッタはそれぞれトランジス
タ７，８のコレクタに接続される。トランジスタ７，８
のエミッタはそれぞれ抵抗１７，１８を介して定電流源
２２に接続される。
【００１６】トランジスタ１１，１２のコレクタはそれ
ぞれ抵抗１９，２０を介して電源端子２６に接続される
。トランジスタ１１，１２のベースはそれぞれトランジ
スタ７，８のコレクタに接続される。トランジスタ１１
，１２のエミッタは定電流源２３に接続される。トラン
ジスタ１１，１２のコレクタはそれぞれ出力端子２８，
２９に接続される。
ぞれ抵抗１９，２０を介して電源端子２６に接続される
。トランジスタ１１，１２のベースはそれぞれトランジ
スタ７，８のコレクタに接続される。トランジスタ１１
，１２のエミッタは定電流源２３に接続される。トラン
ジスタ１１，１２のコレクタはそれぞれ出力端子２８，
２９に接続される。
【００１７】次に、図２の乗算器の回路動作を説明する
。トランジスタ５，６のコレクタには負荷としてそれぞ
れダイオード１３，１４が接続されている。したがって
、信号源２４によりトランジスタ５，６のベース間に第
１の入力信号Ａが与えられると、ダイオード１３，１４
にそれぞれコレクタ電流が流れる。ダイオードの順方向
電流−順方向電圧特性は対数関数特性となるので、トラ
ンジスタ５，６のコレクタ間には、第１の入力信号Ａの
電圧を対数関数に従って圧縮した出力電圧が得られる。
。トランジスタ５，６のコレクタには負荷としてそれぞ
れダイオード１３，１４が接続されている。したがって
、信号源２４によりトランジスタ５，６のベース間に第
１の入力信号Ａが与えられると、ダイオード１３，１４
にそれぞれコレクタ電流が流れる。ダイオードの順方向
電流−順方向電圧特性は対数関数特性となるので、トラ
ンジスタ５，６のコレクタ間には、第１の入力信号Ａの
電圧を対数関数に従って圧縮した出力電圧が得られる。
【００１８】一方、トランジスタ７，８のコレクタには
負荷としてそれぞれトランジスタ９，１０が接続されて
いる。したがって、信号源２５によりトランジスタ７，
８のベース間に第２の入力信号Ｂが与えられると、トラ
ンジスタ９，１０にコレクタ電流が流れる。トランジス
タのエミッタ電流−ベース・エミッタ間電圧特性はダイ
オードと同様に対数関数特性となるので、トランジスタ
７，８のコレクタ間には第２の入力信号Ｂの電圧を対数
関数に従って圧縮した出力電圧が得られる。
負荷としてそれぞれトランジスタ９，１０が接続されて
いる。したがって、信号源２５によりトランジスタ７，
８のベース間に第２の入力信号Ｂが与えられると、トラ
ンジスタ９，１０にコレクタ電流が流れる。トランジス
タのエミッタ電流−ベース・エミッタ間電圧特性はダイ
オードと同様に対数関数特性となるので、トランジスタ
７，８のコレクタ間には第２の入力信号Ｂの電圧を対数
関数に従って圧縮した出力電圧が得られる。
【００１９】ただし、トランジスタ５，６のコレクタ間
の出力電圧がトランジスタ９，１０のベース間に与えら
れるので、結局、トランジスタ７，８のコレクタ間には
第１の入力信号Ａを対数関数に従って圧縮した信号と第
２の入力信号Ｂを対数関数に従って圧縮した信号とが加
算された出力信号が得られる。この加算された出力信号
がトランジスタ１１，１２のベース間に与えられる。
の出力電圧がトランジスタ９，１０のベース間に与えら
れるので、結局、トランジスタ７，８のコレクタ間には
第１の入力信号Ａを対数関数に従って圧縮した信号と第
２の入力信号Ｂを対数関数に従って圧縮した信号とが加
算された出力信号が得られる。この加算された出力信号
がトランジスタ１１，１２のベース間に与えられる。
【００２０】トランジスタのベース・エミッタ間電圧−
コレクタ電流特性は指数関数特性となるので、出力端子
２８，２９間にはトランジスタ７，８のベース間の出力
信号を指数関数に従って伸張した信号が得られる。この
ようにして、出力端子２８，２９間には第１の入力信号
Ａと第２の入力信号Ｂとを乗算した信号が得られる。
コレクタ電流特性は指数関数特性となるので、出力端子
２８，２９間にはトランジスタ７，８のベース間の出力
信号を指数関数に従って伸張した信号が得られる。この
ようにして、出力端子２８，２９間には第１の入力信号
Ａと第２の入力信号Ｂとを乗算した信号が得られる。
【００２１】図２の乗算器においては、ダイオード１３
，１４、トランジスタ５，６、エミッタ抵抗１５，１６
および定電流源２１が第１の対数圧縮回路１を構成し、
トランジスタ７，８，９，１０、エミッタ抵抗１７，１
８および定電流源２２が第２の対数圧縮回路２を構成す
る。また、トランジスタ９，１０が加算回路３を構成す
る。さらに、負荷抵抗１９，２０、トランジスタ１１，
１２および定電流源２３が指数伸張回路４を構成する。
，１４、トランジスタ５，６、エミッタ抵抗１５，１６
および定電流源２１が第１の対数圧縮回路１を構成し、
トランジスタ７，８，９，１０、エミッタ抵抗１７，１
８および定電流源２２が第２の対数圧縮回路２を構成す
る。また、トランジスタ９，１０が加算回路３を構成す
る。さらに、負荷抵抗１９，２０、トランジスタ１１，
１２および定電流源２３が指数伸張回路４を構成する。
【００２２】なお、対数圧縮回路１、対数圧縮回路２、
加算回路３および指数伸張回路４の構成は、図２に示さ
れる構成に限定されず、他の構成であってもよい。
加算回路３および指数伸張回路４の構成は、図２に示さ
れる構成に限定されず、他の構成であってもよい。
【００２３】
【発明の効果】以上のようにこの発明によれば、複数の
入力信号をそれぞれ対数的に圧縮し、圧縮された信号を
互いに加算した後に加算された信号を指数関数的に伸張
しているので、入出力のダイナミックレンジが大きい乗
算器が得られる。
入力信号をそれぞれ対数的に圧縮し、圧縮された信号を
互いに加算した後に加算された信号を指数関数的に伸張
しているので、入出力のダイナミックレンジが大きい乗
算器が得られる。
【図１】この発明の一実施例による乗算器の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の乗算器の詳細な構成を示す回路図である
。
。
【図３】従来の乗算器の構成を示す回路図である。
１… 第１の対数圧縮回路
２… 第２の対数圧縮回路
３… 加算回路
４… 指数伸張回路
なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】 複数の入力信号をそれぞれ対数関数的
に圧縮する複数の対数圧縮手段、前記複数の対数圧縮手
段からの複数の出力信号を互いに加算する加算手段、お
よび前記加算手段の出力信号を指数関数的に伸張する指
数伸張手段を備えた、乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7900491A JPH04312189A (ja) | 1991-04-11 | 1991-04-11 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7900491A JPH04312189A (ja) | 1991-04-11 | 1991-04-11 | 乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04312189A true JPH04312189A (ja) | 1992-11-04 |
Family
ID=13677810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7900491A Withdrawn JPH04312189A (ja) | 1991-04-11 | 1991-04-11 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04312189A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284498A (ja) * | 2001-07-16 | 2009-12-03 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
-
1991
- 1991-04-11 JP JP7900491A patent/JPH04312189A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284498A (ja) * | 2001-07-16 | 2009-12-03 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030923A (en) | Variable gain amplifier | |
| US5561392A (en) | Logarithmic amplifier employing cascaded full-wave rectifiers including emitter-coupled pairs with unbalanced emitter degeneration as logarithmic elements | |
| US4473780A (en) | Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit | |
| JPH0671180B2 (ja) | 利得制御信号の関数として入力信号に利得を与える装置 | |
| US4878031A (en) | Class B variable gain control circuit | |
| US5352944A (en) | Apparatus and method for producing a temperature-independent current signal in an automatic gain control circuit | |
| JPH04312189A (ja) | 乗算器 | |
| US4331931A (en) | Gain control systems | |
| US4237426A (en) | Transistor amplifier | |
| US4316107A (en) | Multiplier circuit | |
| US4278839A (en) | Tangent function generator for AM stereo | |
| US3533005A (en) | Highly linear gain-controlled video amplifier circuit | |
| KR920008785B1 (ko) | 직류신호 변환용 회로 | |
| US5065112A (en) | Amplification circuit with improved linearity | |
| US3965436A (en) | Compressor and expander circuits for compander system | |
| US4613776A (en) | Voltage to current conversion circuit | |
| US4843302A (en) | Non-linear temperature generator circuit | |
| US3500032A (en) | Analog multiplier,divider,variable gain element | |
| US6617910B2 (en) | Low noise analog multiplier utilizing nonlinear local feedback elements | |
| US3145345A (en) | Transistor linear peak detector for signals having wide dynamic range | |
| US4027270A (en) | Class ABC amplifier circuit | |
| US4311873A (en) | Bias control circuit and method for use in audio reproduction system or the like | |
| JPS6213262Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPH0427258Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |